專利名稱：搭橋晶粒多晶硅薄膜晶體管的制作方法
搭橋晶粒多晶娃薄膜晶體管技術領域
本發(fā)明總的涉及多晶粒薄膜晶體管(TFT)，更具體地，涉及一種沒有源漏極摻雜處理的搭橋晶粒結(jié)構(gòu)的多晶硅薄膜晶體管。
背景技術：
為實現(xiàn)多晶硅TFT有源矩陣顯示器面板的工業(yè)化制造，需要很高質(zhì)的多晶硅膜。它需要滿足以下要求:低溫加工、可以在大面積玻璃襯上實現(xiàn)、低制造成本、穩(wěn)定的制造工藝、高性能、一致的特性、以及晶硅TFT的高可靠性。
高溫多晶硅技術可以用來實現(xiàn)高性能TFT，但是它不能用于商業(yè)顯示器面板中使用的普通玻璃襯底。在這樣的情形下必須使用低溫多晶硅(LTPS)。有三種主要的LTPS技術:(1)通過在600°C長時間退火的固相結(jié)晶(SPC) ；(2)準分子激光晶化(ELC)或閃光燈退火；以及(3)金屬誘導結(jié)晶(MIC)及其有關變體。ELC產(chǎn)生最好的結(jié)果但是昂貴，SPC成本最低但是花的時間長，這些技術都不能滿足上述低成本和高性能的所有要求。
所有多晶薄膜材料所共有的是，膜的晶粒在尺寸、晶體取向和形狀上基本上隨機分布。晶界通常也對優(yōu)良TFT的形成有害，當該多晶薄膜被用作TFT中的有源層時，電特性取決于在有源溝道中存在多少晶粒和晶界。
所有現(xiàn)有技術的共同問題是，它們以不可預料的模式(pattern)在TFT有源溝道內(nèi)形成許多晶粒。晶粒的分布是隨機的，使得TFT的電特性在襯底上有些不均勻。該電特性的寬分布對顯示器的性能有害并且導致問題，例如mura缺陷和亮度不均勻。
多晶薄膜晶體管的晶粒形成隨機的網(wǎng)絡。對于任何半導體材料例如硅、鍺、硅鍺合金、三五族化合物半導體、以及有機半導體來說，事實都是如此。晶粒內(nèi)部的傳導幾乎與晶體材料相同，而跨過晶界的傳導更差并且造成遷移率的，總體損失并且增加的閾值電壓。在由這種多晶薄膜制成的薄膜晶體管(TFT)的有源溝道內(nèi)部，晶粒結(jié)構(gòu)幾乎是二維隨機網(wǎng)絡。隨機性以及相應而生的可變電導不利地影響顯示器性能和圖像質(zhì)量。
如圖1a所示的典型多晶硅結(jié)構(gòu)，低溫多晶硅膜101包括晶粒102。在相鄰的晶粒102之間有明顯的晶界103。每個晶粒102的長度大小從數(shù)十納米到幾微米，并且被認為是單晶。許多位錯、堆垛層錯以及懸掛鍵的缺陷分布在所述晶界103中。由于不同的制備方法，低溫多晶硅膜101內(nèi)部的晶粒102可以隨機分布或沿確定的取向。至于常規(guī)的低溫多晶硅膜101，在晶界103中有嚴重的缺陷，如圖1b中所示。在晶界103中的嚴重缺陷將引入高勢壘104。垂直于載流子105傳輸方向的所述勢壘104 (或傾斜勢壘的垂直分量)將影響載流子的初始狀態(tài)和能力。對于在該低溫多晶硅膜101上制造的薄膜晶體管，閾值電壓和場效應遷移率受晶界勢壘104限制。當高的反向柵電壓施加在TFT中時，分布在結(jié)區(qū)域中的晶界103也引起大的漏電流。
在美國專利US 2010/0171546A1 (該專利的全部內(nèi)容均作為背景技術援引于此)，披露了一種搭橋晶粒(BG)結(jié)構(gòu)的多晶硅薄膜晶體管(TFT)。采用摻雜BG多晶硅線，本征或輕摻雜通道被分隔成多個區(qū)域。單個柵極覆蓋了整個包括摻雜線的有源通道，用來控制電流的流動。BG TFT的源漏極區(qū)域需要進一步的二次重摻雜處理。圖2是搭橋晶粒(BG)結(jié)構(gòu)的多晶硅薄膜晶體管的源和漏注入的示意圖。如圖2中所示，劑量為4*1014/cm2的硼離子903利用柵電極802作為離子阻擋層被注入溝道。源和漏902被形成。柵電極802下面的溝道901未摻雜。使用BG多晶硅作為有源層，TFT被設計成使電流垂直流過在通道結(jié)晶區(qū)域的平行線，晶界的影響可以減少。與傳統(tǒng)的低溫多晶硅TFT相比，BG多晶硅TFT的可靠性，均勻性和電學性能都得到顯著的改善。發(fā)明內(nèi)容
本發(fā)明的目的是為了提供更好的布局和簡化BG多晶硅薄膜晶體管的制造工藝。利用所披露的新布局，源/漏極摻雜處理是沒有必要的。從而簡化了制造工藝和制造周期，降低了成本。由于沒有源/漏極摻雜過程，摻雜活化的處理也是沒有必要的。因此，有著金屬柵極的η型TFT的源/漏極摻雜物激活問題也迎刃而解了。
本申請公開了一種新結(jié)構(gòu)的架橋結(jié)晶多晶硅薄膜晶體管及其制造過程。
其中該搭橋晶粒多晶硅薄膜晶體管包括一個由低溫多晶硅半導體材料構(gòu)成的有源層，在有源層中具有多個橫向?qū)щ姌?；橫向?qū)щ姌虻奈恢么怪庇跍系绤^(qū)域內(nèi)所需電流的流動方向；同時，橫向?qū)щ姌虻奈恢闷叫杏谠?漏極區(qū)域內(nèi)所需電流的流動方向。
該形成搭橋晶粒多晶硅薄膜晶體管的制造過程，包括如下步驟:步驟一、制造多晶硅薄膜，形成一個有源區(qū)域；步驟二、制造多個彼此大致平行導線；導線的位置垂直于有源區(qū)域中溝道區(qū)域內(nèi)所需電流的流動方向；同時，導線的位置平行于有源區(qū)域中源/漏極區(qū)域內(nèi)所需電流的流動方向。
通過應用所披露的新結(jié)構(gòu)，源/漏極摻雜處理不再是必要的。在傳統(tǒng)的BGTFT中所披露的兩個離子注入過程，可以減少到一個。
通過上述技術方案，本發(fā)明提供下列優(yōu)點:改善電性能；改善場效應遷移率；改善接通電流的均勻性。降低成本；減小閾值電壓和漏電流；晶粒遷移率和晶界電阻的隨機性減??；在“接通”狀態(tài)中降低勢壘和改善載流子遷移率；在“關斷”狀態(tài)中減小漏電流；簡化工藝和縮短了處理時間；在形成金屬柵極之后不再需要對源漏極摻雜物進行激活。


圖1a是現(xiàn)有技術中典型多晶硅結(jié)構(gòu)；
圖1b是圖1a的相應勢壘的圖2是美國專利US 2010/0171546Α1多晶硅薄膜晶體管的源和漏注入的示意圖3是BG線的導電性的各向異性測試結(jié)構(gòu)布局；
圖4是BG線電導率的測試結(jié)果；
圖5是搭橋晶粒多晶硅薄膜晶體管布局的第一實施例；
圖6是搭橋晶粒多晶硅薄膜晶體管布局的第二實施例；
圖7是搭橋晶粒多晶硅薄膜晶體管布局的第一實施例的傳輸特性；
圖8是搭橋晶粒多晶硅薄膜晶體管布局的第二實施例的傳輸特性。
具體實施方式
下面結(jié)合附圖和具體實施例對本發(fā)明提供的一種沒有源漏極摻雜處理的搭橋晶粒多晶硅薄膜晶體管及其制造方法進行詳細描述。
同時在這里做以說明的是，為了使實施例更加詳盡，下面的實施例為最佳、優(yōu)選實施例，對于一些公知技術本領域技術人員也可采用其他替代方式而進行實施；同時，附圖并不是按比例嚴格繪制，其重點僅是放在公開的原理上。
所發(fā)明的BG TFTs布局利用BG線導電性的各向異性(電流平行于BG線方向與電流垂直于BG線方向的電學特性不相同)，以消除美國專利號為US2010/0171546A1的專利中的源極/漏極摻雜過程。
BG線是沿Y軸方向的摻雜區(qū)域。當沿著BG線施加電壓，在電流流動路徑就沒有能量勢壘。因此，BG結(jié)構(gòu)表現(xiàn)出較低的電阻率。相反，當跨過幾對BG線施加電壓時，BG結(jié)構(gòu)就會出現(xiàn)高電阻率，因為那里形成了由一系列摻雜BG線(301)和未摻雜區(qū)域(302)形成的半導體接觸結(jié)。圖3給出了 BG結(jié)構(gòu)導電率的測試。
測試步驟和結(jié)果如圖4所示。當在電極11和12之間施加電壓，則測量到PA量級范圍的電流。當在電極11和21之間施加電壓，則測量結(jié)果為mA量級范圍的電流。此結(jié)果說明，平行和垂直BG線的方向，電阻率有很大的區(qū)別。在平行于BG線的方向，電阻很小。而在垂直于BG線的方向，電阻極大。兩方向的電阻率相差達9個數(shù)量級。
基于以上這樣的事實，根據(jù)本發(fā)明第一實施例，設計出一種新的搭橋晶粒多晶硅薄膜晶體管有源層布局，其中該搭橋晶粒多晶硅薄膜晶體管包括一個由低溫多晶硅半導體材料構(gòu)成的有源層，在有源層中具有多個橫向?qū)щ姌?。其中橫向?qū)щ姌虻奈恢么怪庇跍系绤^(qū)域內(nèi)所需電流的流動方向；同時，橫向?qū)щ姌虻奈恢闷叫杏谠?漏極區(qū)域內(nèi)所需電流的流動方向。
在圖5中，提出一個Z字形有源層，即將有源層中的源極區(qū)與漏極區(qū)構(gòu)造為一不對稱的位置，溝道區(qū)域分別連接源極區(qū)的一端與漏極區(qū)的另一端，從而將有源層設計成Z字形。優(yōu)選的，該橫向?qū)щ姌驅(qū)挾刃∮?0 μ m,間距小于10 μ m ;橫向?qū)щ姌蚴峭ㄟ^對溝道層摻雜形成；更為優(yōu)選的是，其中低溫多晶硅半導體材料的半導體是由激光退火、固相晶化或金屬誘導晶化形成的低溫多晶硅材料。
同時，采用玻璃襯底支撐上述半導體材料，并以柵極覆蓋了有源溝道的大部分，包括多個高電阻和低電阻的橫穿區(qū)域，并且柵極與上述有源溝道絕緣。其中的橫穿區(qū)域可優(yōu)選為摻雜形成平行線，上述橫穿區(qū)域摻雜劑的單位面積劑量的選取范圍為IXio14/Cm2-1X 1016/cm2,優(yōu)選為2X 1015/cm2-4X IO1Vcm2 ;摻雜區(qū)域是以離子注入方式形成的。以p型溝道的器件為例，柵極上的一個負偏壓開啟TFT，漏極加負電壓。電流沿著BG線從源極流向溝道區(qū)域。柵極上的負偏壓誘導有源層反型。溝道因此導電且電流沿著BG線流入漏極區(qū)域。實心箭頭代表源極/漏極區(qū)域中電流流向。在器件關閉狀態(tài)，正偏電壓施于柵極，溝道不導電。一系列反偏結(jié)阻礙了電流。結(jié)果，電流不能流經(jīng)溝道區(qū)域。
本設計與美國專利US 2010/0171546A1的主要區(qū)別在于:
在美國專利US 2010/0171546A1中，BG線在器件溝道及源極漏極區(qū)域中都是垂直于電流流動方向的。源極漏極的形成是由另外的離子注入工藝進行二次摻雜來實現(xiàn)的。
在本設計中，充分利用了 BG線的導電性的各向異性。在源極漏極區(qū)域，使電流的流動方向與BG線平行。而在器件溝道中，使電流流動方向與BG線垂直。
前文已經(jīng)證實，在沿著BG線長度的方向，電阻很小，BG線的導電性很高。因此在源極漏極區(qū)域，如果電流沿著與BG線平行方向流動，此路徑的電阻很小，因此不需要再進行第二次離子注入工藝進行摻雜。
而在器件溝道區(qū)域，電流的方向是與BG線垂直的。這樣設計使得本專利設計的器件保持了美國專利us 2010/0171546A1所提及的所有優(yōu)點。
在本發(fā)明的具體實施例中，控制電流的流向與BG線的相對方向，是由全新設計有源層的形狀(Z型和C型)來實現(xiàn)的(相對于傳統(tǒng)的矩形有源層設計)。
根據(jù)本發(fā)明第二實施例，設計出一種新的搭橋晶粒多晶硅薄膜晶體管有源層布局，如圖6所示。提出一個C形有源層，將有源層構(gòu)造為源/漏極區(qū)域上下對稱，而溝道區(qū)域位于源/漏極區(qū)域左側(cè)，以連接源/漏極區(qū)域，從而將有源層設計成C字形。第二實施例的工作原理與本發(fā)明的第一實施例設計的Z形設備相同。實心箭頭代表源極/漏極區(qū)域中電流的流向。虛線箭頭代表溝道中電流的流向。其中該搭橋晶粒多晶硅薄膜晶體管包括一個由低溫多晶硅半導體材料構(gòu)成的有源層，在有源層中具有多個橫向?qū)щ姌?。其中橫向?qū)щ姌虻奈恢么怪庇跍系绤^(qū)域內(nèi)所需電流的流動方向；同時，橫向?qū)щ姌虻奈恢闷叫杏谠?漏極區(qū)域內(nèi)所需電流的流動方向。優(yōu)選的，該橫向?qū)щ姌驅(qū)挾刃∮?0 μ m,間距小于10 μ m ;橫向?qū)щ姌蚴峭ㄟ^對溝道層摻雜形成；更為優(yōu)選的是，其中低溫多晶硅半導體材料的半導體是由激光退火、固相晶化或金屬誘導晶化形成的低溫多晶硅材料。同時，采用玻璃襯底支撐上述半導體材料，并以柵極覆蓋了有源溝道的大部分，包括高電阻和低電阻的多個橫穿區(qū)域，并且柵極與上述有源溝道絕緣。其中的橫穿區(qū)域可優(yōu)選為摻雜形成平行線，上述多個橫穿區(qū)域摻雜劑的單位面積劑量的選取范圍為I X IO1Vcm2-1 X 1016/cm2，優(yōu)選為2 X IO15/cm2-4X IO1Vcm2 ;摻雜區(qū)域是以離子注入方式形成的。
上述兩種實施例中TFT新布局的應用，設備制造工藝幾乎與美國專利號為美國專利US 2010/0171546A1中BG TFT發(fā)明相同。唯一的區(qū)別是在刻蝕成柵極電極后該發(fā)明沒有源極/漏極摻雜過程或者摻雜激活過程。同時對于本領域技術人員可以理解的是，雖然在實施例一二中形成的是Z字形有源層或C字形有源層，然而這僅是較佳實施例，根據(jù)說明書及其附圖可以理解任何實施例的其他變形對于本領域技術人員也是顯而易見的，諸如其他非對稱有源層字形、以及反向C字形等，也均可以實現(xiàn)本發(fā)明。當然，為了增加布線的方便性，也可以做成H字形或工字線，把對角或位于溝道一側(cè)的做為源漏極即可。
接下來，本發(fā)明根據(jù)上述新的搭橋晶粒多晶硅薄膜晶體管有源層布局，提供了一種制造形成多晶硅半導體薄膜的方法，首先制造多晶硅薄膜，形成一個有源區(qū)域；然后制造多個彼此大致平行導線；其中導線的位置垂直于有源區(qū)域中溝道區(qū)域內(nèi)所需電流的流動方向；同時，導線的位置平行于有源區(qū)域中源/漏極區(qū)域內(nèi)所需電流的流動方向。
該導線為橫向?qū)щ姌?；其中即將有源層中的源極區(qū)與漏極區(qū)構(gòu)造為一不對稱的位置，溝道區(qū)域分別連接源極區(qū)的一端與漏極區(qū)的另一端，從而將有源層設計成Z字形；或?qū)⒂性磳訕?gòu)造為源/漏極區(qū)域上下對稱，而溝道區(qū)域位于源/漏極區(qū)域左側(cè)，以連接源/漏極區(qū)域，從而將有源層設計成C字形。所述導線寬度小于10 μ m、間距小于10 μ m。
由非晶硅薄膜形成多晶硅薄膜和制造多個導線的次序可以調(diào)換。并且在形成多晶硅半導體薄膜時進行摻雜多晶硅薄膜從而形成導線。其中的摻雜過程可以選用掩模板的光刻技術、兩束相干激光束的光波干涉的光刻技術、或者利用納米壓印過程。
更進一步的，在制造形成多晶硅半導體薄膜的方法中，采用大面積光柵制造技術或電子束直接寫入圖案化半導體薄膜與摻雜的橫向區(qū)域形成一個有源區(qū)域，電流流動方向跨過橫向區(qū)域；同時，形成源極/漏極區(qū)域，電流流動方向沿著橫向區(qū)域；在有源區(qū)域上沉積絕緣層然后在有源區(qū)域頂部形成柵極；上述柵極圖案覆蓋除了薄膜晶體管兩端用于形成源極和漏極區(qū)域的全部有源溝道；光刻絕緣層形成源極和漏極電接觸。柵極形成后源極或漏極區(qū)域不需要額外的摻雜或激活。
以下各段會給出實驗結(jié)果并進行分析。
實驗結(jié)果
具有上文所設計結(jié)構(gòu)的TFT被制造出來且進行測試。用于示范，作為有源層的材料是IOOnm厚的固相結(jié)晶多晶硅。柵介質(zhì)是70nm厚的低溫LPCVD沉淀二氧化硅。
運用第一實施例和第二實施例的設備傳輸特性分別如圖7和圖8所示。晶體管的尺寸是W = 24μπι, LI = L2 = L3 = 20 μ m，W和L1-L3定義在圖5和圖6中標記。
為了方便比較，沒有BG線但具有源極/漏極離子植入過程的具有相同尺寸的設備也在作為參考的圖7和圖8中所示。
設備性能的重要參數(shù)在下表中列出:(使用W/L = 24/60，Vds_5V計算).
權利要求
1.一種搭橋晶粒多晶硅薄膜晶體管，包括一個由低溫多晶硅半導體材料構(gòu)成的有源層，有源層中具有多個橫向?qū)щ姌?；其特征在于，橫向?qū)щ姌虻奈恢么怪庇跍系绤^(qū)域內(nèi)所需電流的流動方向；同時，橫向?qū)щ姌虻奈恢闷叫杏谠?漏極區(qū)域內(nèi)所需電流的流動方向。
2.如權利要求1所述的晶體管，其特征在于，有源層中的源極區(qū)與漏極區(qū)構(gòu)造為一不對稱的位置，溝道區(qū)域分別連接源極區(qū)的一端與漏極區(qū)的另一端，有源層設計成Z字形。
3.如權利要求1所述的晶體管，其特征在于，有源層構(gòu)造為源/漏極區(qū)域上下對稱，溝道區(qū)域位于源/漏極區(qū)域左側(cè)以連接源/漏極區(qū)域，有源層設計成C字形。
4.如權利要求1所述的晶體管，其特征在于，有源層中的橫向?qū)щ姌驅(qū)挾刃∮?0μ m，間距小于10 μ m。
5.如權利要求1所述的晶體管，其特征在于，橫向?qū)щ姌蛲ㄟ^對溝道層摻雜形成。
6.如權利要求1所述的晶體管，其特征在于，半導體是由激光退火、固相晶化或金屬誘導晶化形成的低溫多晶硅材料。
7.如權利要求1所述的晶體管，其特征在于，還包括支撐上述半導體材料的玻璃襯底。
8.如權利要求1所述的晶體管，其特征在于，柵極覆蓋上述有源溝道的大部分，包括多個高電阻和低電阻的橫穿區(qū)域，并且柵極與上述有源溝道絕緣。
9.如權利要求8所述的晶體管，其特征在于，橫穿區(qū)域摻雜形成平行線。
10.如權利要求8所述的晶體管，其特征在于，橫穿區(qū)域摻雜劑的單位面積劑量為I X IO14/cm2-l X IO16/cm2,優(yōu)選為 2 X IO15/cm2-4X IO15/cm2。
11.如權利要求8所述的晶體管，其特征在于，摻雜區(qū)域以離子注入方式形成。
12.如權利要求1所述的晶體管，其特征在于，控制終端控制載流子在源極/漏極區(qū)域沿著導電線流動，并穿越多晶硅半導體溝道。
13.如權利要求12所述的晶體管，其特征在于，所述源極/漏極和所述半導體區(qū)域成型于一個由低溫多晶娃構(gòu)成的共同層。
全文摘要
本發(fā)明披露了一種新結(jié)構(gòu)的搭橋晶粒多晶硅薄膜晶體管(TFT)。使用BG多晶硅作為有源層，TFT通道區(qū)域，電流垂直流過平行的BG線。相比之下，在源/漏區(qū)，電流平行流過BG線。利用BG線導電性的的各向異性，可以不必進行源/漏極摻雜處理。制造過程可以簡化，與傳統(tǒng)的沒有BG結(jié)構(gòu)的多晶硅薄膜晶體管相比，所披露的沒有源漏摻雜的BG多晶硅TFT保持了有源漏極摻雜處理的BG-TFT的所有優(yōu)點。
文檔編號H01L29/786GK103137664SQ201110389558
公開日2013年6月5日 申請日期2011年11月30日 優(yōu)先權日2011年11月30日
發(fā)明者周瑋, 趙淑云, 郭海成 申請人:廣東中顯科技有限公司