專利名稱：低導(dǎo)通電阻的超高壓nldmos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別是涉及一種低導(dǎo)通電阻的超高壓NLDMOS的結(jié)構(gòu)及其制備方法。
背景技術(shù)：
在LDMOS(Laterally Diffused Metal Oxide Semiconductor,橫向擴(kuò)散金屬氧化物半導(dǎo)體)器件中，導(dǎo)通電阻Rsp是一個(gè)重要的指標(biāo)，在保證擊穿電壓及輸出特性曲線等正常的情況下，Rsp越小越好。因此，為了制作高性能的開關(guān)LDM0S，需要采用各種方法減小LDMOS 的 Rsp。目前，在超高壓NLDMOS (例如:700V的NLDM0S)器件中，通常需要使用P-TOP (P降場(chǎng)層)來(lái)使NLDMOS器件達(dá)到其既定的擊穿電壓(Breakdown Voltage,BV)。為了減小超高壓NLDMOS的導(dǎo)通電阻Rsp，需要在兩個(gè)P-TOP之間留一個(gè)間隙，這樣電流就可以從右邊的P-TOP的上面和下面流動(dòng)，最后匯聚在兩個(gè)P-TOP的間隙處，流向溝道。此間隙的位置通常放置在L0C0S(場(chǎng)氧化層)的下面，如圖1所示，這種放置間隙的方式雖然對(duì)LDMOS的BV沒有影響，但實(shí)際上其從漏極到源極的雙通道的長(zhǎng)度并沒有達(dá)到最大，離溝道還有一段距離，因此驅(qū)動(dòng)電流沒有達(dá)到最大，即導(dǎo)通電阻Rsp沒有被優(yōu)化到最小。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題之一是提供一種低導(dǎo)通電阻的超高壓NLDMOS器件，它結(jié)構(gòu)簡(jiǎn)單，且導(dǎo)通電阻低。為解決上述技術(shù)問題，本發(fā)明的低導(dǎo)通電阻的超高壓NLDMOS器件，包含有兩個(gè)Ρ-Τ0Ρ，這兩個(gè)P-TOP之間的間隙位于該超高壓NLDMOS器件源端的P阱與場(chǎng)氧化層邊界之間的區(qū)域。較佳的，兩個(gè)P-TOP的邊界分別置于所述場(chǎng)氧化層邊界的兩邊。本發(fā)明要解決的技術(shù)問題之二是提供上述超高壓NLDMOS器件的制備方法。為解決上述技術(shù)問題，本發(fā)明的低導(dǎo)通電阻的超高壓NLDMOS器件的制備方法，包括以下步驟:I)在P型襯底上注入磷；2)高溫推進(jìn)形成深N阱；3)熱生長(zhǎng)形成場(chǎng)氧化層；4)硼注入，在源端形成P阱；5)硼注入，形成P-TOP ;6)生長(zhǎng)柵極氧化層，然后淀積多晶硅；通過(guò)刻蝕定義出多晶硅柵和多晶硅場(chǎng)板的位置，再淀積二氧化硅并刻蝕，形成有側(cè)墻的多晶硅柵及多晶硅場(chǎng)板；7)用多晶硅柵和場(chǎng)氧化層作為硬質(zhì)掩模，在器件區(qū)注入磷或砷，形成源、漏的N+ ；8)注入硼，形成P阱引出所需的P+。
本發(fā)明通過(guò)將超高壓NLDMOS器件的兩個(gè)P-TOP之間的間隙位置放置在靠近源端的P阱與LOCOS邊界之間的區(qū)域，使漏極到源極的雙通道的長(zhǎng)度達(dá)到最長(zhǎng)，從而使驅(qū)動(dòng)電流達(dá)到了最大，導(dǎo)通電阻Rsp被優(yōu)化到最小值。


圖1是現(xiàn)有的700V NLDMOS結(jié)構(gòu)示意圖。圖2是本發(fā)明實(shí)施例的700V NLDMOS的制作工藝流程示意圖。圖3 5是三種不同結(jié)構(gòu)的700V NLDMOS的電流流向?qū)Ρ葓D；其中，圖3是兩個(gè)P-TOP的邊界分別置于LOCOS邊界的兩邊的結(jié)構(gòu)；圖4是兩個(gè)P-TOP的間隙位于P阱與LOCOS邊界的正下方的結(jié)構(gòu)；圖5是兩個(gè)P-TOP的間隙位于LOCOS的下方的結(jié)構(gòu)(即圖1的結(jié)構(gòu))。圖6是圖3 5的三種不同結(jié)構(gòu)的700V NLDMOS的漏端電流Id與柵電壓Vg的線性關(guān)系對(duì)比圖。
具體實(shí)施例方式為對(duì)本發(fā)明的技術(shù)內(nèi)容、特點(diǎn)與功效有更具體的了解，現(xiàn)以700V的NLDMOS為例，結(jié)合圖示的實(shí)施方式，對(duì)該700V NLDMOS的結(jié)構(gòu)和制備方法詳述如下:如圖2所示，本實(shí)施例的700V NLDMOS的制作工藝流程，包括以下步驟:步驟1，如圖2(a)所示，在P型襯底(P SUB)上注入磷，能量為IOOkeV 300keV，劑量為IO11 IO14CnT2 ;然后再經(jīng)過(guò)高溫推進(jìn)形成DNW(De印N Well，深的N型阱)，溫度為1000°C 1200°C，時(shí)間為100分鐘 500分鐘。步驟2，如圖2(b)所示，通過(guò)熱生長(zhǎng)形成場(chǎng)氧化層，場(chǎng)氧化層的厚度為4000 8000A;同時(shí)，通過(guò)一次或多次硼注入，在源端形成P阱，注入的能量為OkeV 2000keV，劑量為 IO11 1015cnT2。步驟3，如圖2 (C)所示，通過(guò)硼注入，形成兩個(gè)Ρ-Τ0Ρ，兩個(gè)P-TOP之間的間隙的位置處于靠近源端的P阱與場(chǎng)氧化層邊界之間的區(qū)域。注入的能量為IOOkeV 2000keV，劑量為 IO11 1015cnT2。步驟4，如圖2(d)所示，生長(zhǎng)柵極氧化層；在柵極氧化層生長(zhǎng)完成后，淀積多晶硅；通過(guò)刻蝕定義出多晶硅柵和多晶硅場(chǎng)板的位置，再淀積二氧化硅并刻蝕，形成有側(cè)墻的多晶娃棚及多晶娃場(chǎng)板；然后，再利用多晶硅柵和場(chǎng)氧化層作為硬質(zhì)掩模，在器件區(qū)單次或多次注入磷或砷，形成源、漏的N+(N Plus)，注入的能量為OkeV 200keV，劑量為IO13 IO16CnT2 ；最后，單次或多次注入硼，形成P阱引出所需要的P+(P Plus)，能量為OkeV 200keV，劑量為 IO13 IO16CnT2。上述步驟3中，在P-TOP注入時(shí)，兩個(gè)P-TOP的邊界分別置于LOCOS邊界的兩邊為最佳，這是因?yàn)?，此時(shí)兩個(gè)P-TOP都是直的，而不是彎曲的，電流走過(guò)的距離可以達(dá)到最優(yōu)，如圖3所示，從而可以使電流達(dá)到最大，即導(dǎo)通電阻Rsp達(dá)到最小。如果兩個(gè)P-TOP的間隙置于P阱和LOCOS邊界之間的正下方，則由于P-TOP注入時(shí)穿過(guò)柵氧和場(chǎng)氧的程度不同，會(huì)導(dǎo)致在LOCOS邊界處P-TOP發(fā)生彎曲，使P-TOP下面通道的電流走的距離拉長(zhǎng)，如圖4所示，這會(huì)使總的電流有所減小，但與現(xiàn)有的700V NLDMOS結(jié)構(gòu)(圖1、5所示，間隙置于LOCOS下方)相比，電流還是會(huì)大很多。進(jìn)一步用TCAD軟件對(duì)前述三種結(jié)構(gòu)的700V NLDMOS進(jìn)行仿真，以比較三種結(jié)構(gòu)的漏端電流。四端條件分別為:vd = 0.1V，Vg = 6V，Vs = Vb = 0V, (Vd為漏端電壓，Vg為柵電壓，Vs為高邊懸浮電源參考電壓，Vb為高邊懸浮電源電壓)，結(jié)果如圖6所示，其中，實(shí)線(a)代表兩個(gè)P-TOP的邊界分別置于LOCOS邊界的兩邊的結(jié)構(gòu)，虛線(b)代表兩個(gè)P-TOP的間隙位于P阱與LOCOS邊界的正下方的結(jié)構(gòu)，點(diǎn)劃線(c)代表現(xiàn)有的兩個(gè)P-TOP的間隙位于LOCOS的下方的結(jié)構(gòu)(即圖1所示的結(jié)構(gòu))。從圖6可以看出，曲線(a)和(b)的漏端電流Id明顯要大于曲線(c)的，即本實(shí)施例的700V NLDMOS的結(jié)構(gòu)，與現(xiàn)有的700V NLDMOS結(jié)構(gòu)相比，具有更大的漏端電流和更小的導(dǎo)通電阻。另外，需要說(shuō)明的是，上述700V NLDMOS結(jié)構(gòu)的制作工藝與B⑶(Bipolar，CMOSDM0S)工藝是完全兼容的。
權(quán)利要求
1.低導(dǎo)通電阻的超高壓NLDMOS器件，包含有兩個(gè)Ρ-Τ0Ρ，其特征在于，兩個(gè)P-TOP之間的間隙位于所述器件源端的P阱與場(chǎng)氧化層邊界之間的區(qū)域。
2.根據(jù)權(quán)利要求1所述的NLDMOS器件，其特征在于，所述兩個(gè)P-TOP的邊界分別置于所述場(chǎng)氧化層邊界的兩邊。
3.權(quán)利要求1所述的超高壓NLDMOS器件的制備方法，其特征在于，包括以下步驟: 1)在P型襯底上注入磷； 2)高溫推進(jìn)形成深N阱； 3)熱生長(zhǎng)形成場(chǎng)氧化層； 4)硼注入，在源端形成P阱； 5)硼注入，形成P-TOP； 6)生長(zhǎng)柵極氧化層，然后淀積多晶硅；通過(guò)刻蝕定義出多晶硅柵和多晶硅場(chǎng)板的位置，再淀積二氧化硅并刻蝕，形成有側(cè)墻的多晶硅柵及多晶硅場(chǎng)板；7)用多晶硅柵和場(chǎng)氧化層作為硬質(zhì)掩模，在器件區(qū)注入磷或砷，形成源、漏的N+； 8)注入硼，形成P阱引出所需的P+。
4.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟I)中，磷注入的能量為IOOkeV 300keV，劑量為 IO11 IO14CnT2。
5.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟2)中，形成深N阱的溫度為1000°C 1200°C，時(shí)間為100分鐘 500分鐘。
6.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟3)中，所述場(chǎng)氧化層的厚度為4000 8000Λ。
7.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟4)中，所述硼注入的能量為OkeV 2000keV，劑量為 IO11 IO15CnT2。
8.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟5)中，所述硼注入的能量為IOOkeV 2000keV，劑量為 IO11 IO15CnT2。
9.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟7)中，所述磷或砷注入的能量為OkeV 200keV，劑量為 IO13 IO16CnT2。
10.根據(jù)權(quán)利要求3所示的制備方法，其特征在于，步驟8)中，所述硼注入的能量為OkeV 200keV，劑量為 IO13 IO16CnT2。
全文摘要
本發(fā)明公開了一種低導(dǎo)通電阻的超高壓NLDMOS器件，其兩個(gè)P-TOP之間的間隙位于器件源端的P阱與場(chǎng)氧化層邊界之間的區(qū)域。本發(fā)明還公開了上述器件的制備方法。該超高壓NLDMOS器件通過(guò)將兩個(gè)P-TOP的間隙位置放置在靠近源端的P阱與LOCOS邊界之間的區(qū)域，增大了漏極到源極的雙通道的長(zhǎng)度，從而增大了驅(qū)動(dòng)電流，并大幅降低了導(dǎo)通電阻Rsp。
文檔編號(hào)H01L21/265GK103094341SQ201110350818
公開日2013年5月8日 申請(qǐng)日期2011年11月8日 優(yōu)先權(quán)日2011年11月8日
發(fā)明者董金珠 申請(qǐng)人:上海華虹Nec電子有限公司