專利名稱：陣列基板及使用該陣列基板的顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示設(shè)備，尤其涉及一種顯示設(shè)備的像素結(jié)構(gòu)。
背景技術(shù)：
目前常見的電子紙顯示設(shè)備中，為了減輕其薄膜晶體管陣列基板漏電的情形，薄膜晶體管陣列基板的每一像素結(jié)構(gòu)通常配置有兩個串聯(lián)的薄膜晶體管。
圖1是現(xiàn)有像素結(jié)構(gòu)的兩個串聯(lián)的薄膜晶體管的示意圖。請參考圖1，現(xiàn)有技術(shù)中，每一像素結(jié)構(gòu)包括串聯(lián)的第一薄膜晶體管110與第二薄膜晶體管120。第一薄膜晶體管110包括第一柵極112、第一源極114、第一漏極116以及第一半導(dǎo)體圖案118。第一柵極112、第一源極114、第一漏極116以及第一半導(dǎo)體圖案118分別呈矩形，第一源極114與第一漏極116分別與第一柵極112局部重疊。第一半導(dǎo)體圖案118配置于第一柵極112上方，且部分第一半導(dǎo)體圖案118被第一源極114及第一漏極116覆蓋。
第二薄膜晶體管120包括第二柵極122、第二源極124、第二漏極126以及第二半導(dǎo)體層128。第二柵極122、第二源極124、第二漏極126以及第二半導(dǎo)體層128分別呈矩形，第二源極124與第二漏極126分別與第二柵極122局部重疊。第二半導(dǎo)體層128配置于第二柵極122上方，且部分第二半導(dǎo)體層128被第二源極124及第二漏極126覆蓋。此外，第一漏極116連接第二源極124，且第一漏極116與第二源極124構(gòu)成矩形電極。
在現(xiàn)有技術(shù)中，第一源極114與第一柵極112之間的重疊區(qū)域會產(chǎn)生雜散電容，且第二漏極126與第二柵極122之間的重疊區(qū)域也會產(chǎn)生雜散電容。因雜散電容會增加像素結(jié)構(gòu)的消耗功率，所以有必要設(shè)法減少雜散電容。然而，在現(xiàn)有技術(shù)中，為了使第一源極114 與第一柵極112之間的通道以及第二源極124與第二柵極122之間的通道具有合適的寬度 W以及長度L，第一源極114、第一漏極116、第二源極124以及第二漏極126的面積無法縮減。因此，第一源極114與第一柵極112之間的重疊區(qū)域以及第二漏極126與第二柵極122 之間的重疊區(qū)域無法有效縮減，導(dǎo)致雜散電容偏高。發(fā)明內(nèi)容
本發(fā)明提供一種陣列基板，以降低消耗功率。
本發(fā)明另提出一種顯示設(shè)備，以降低消耗功率。
為了達到上述優(yōu)點或其它優(yōu)點，本發(fā)明的一個實施例提出一種陣列基板，其包括基板、多條掃描線以及多條數(shù)據(jù)線。掃描線沿第一方向配置于基板上，數(shù)據(jù)線沿第二方向配置于基板上并與掃描線絕緣相交以定義出多個像素結(jié)構(gòu)，其中第一方向垂直于第二方向， 且每一像素結(jié)構(gòu)包括第一薄膜晶體管、第二薄膜晶體管以及像素電極。第一薄膜晶體管包括第一柵極、第一源極以及第一漏極。第一柵極連接至掃描線，第一源極配置于第一柵極上方并與第一柵極部分重疊。第一源極的一端連接至數(shù)據(jù)線。第一漏極配置于第一柵極上方， 第一漏極具有至少一個第一凹槽，且部分第一源極位于此至少一個第一凹槽內(nèi)。第二薄膜晶體管包括第二柵極、第二源極以及第二漏極。第二柵極連接至掃描線，第二源極配置于第二柵極上方，并連接第一漏極。第二源極具有至少一個第二凹槽。第二漏極配置于第二柵極上方，并與第二柵極部分重疊，而部分第二漏極位于此至少一個第二凹槽內(nèi)。像素電極連接至第二漏極。
在本發(fā)明的一個實施例中，上述第一柵極與第二柵極之間存有間隙。
在本發(fā)明的一個實施例中，上述第一柵極與第二柵極彼此相連。
在本發(fā)明的一個實施例中，上述至少一個第一凹槽的槽口與至少一個第二凹槽的槽口朝向相反方向。
在本發(fā)明的一個實施例中，上述第一漏極包括第一連接段以及從第一連接段延伸而出的多個第一延伸段，多個第一延伸段彼此相對，至少一個第一凹槽位于多個第一延伸段與第一連接段之間，第二源極包括與第一連接段相連的第二連接段以及從第二連接段延伸而出的多個第二延伸段，多個第二延伸段彼此相對，至少一個第二凹槽位于多個第二延伸段與第二連接段之間。
在本發(fā)明的一個實施例中，上述至少一個第一凹槽與至少一個第二凹槽的數(shù)量分別為一個，且第一漏極與第二源極連接成H型電極。
在本發(fā)明的一個實施例中，上述第一源極與第二漏極分別為條狀電極。
在本發(fā)明的一個實施例中，上述至少一個第一凹槽的數(shù)量為多個，而第一源極包括多個條狀電極。
在本發(fā)明的一個實施例中，上述至少一個第二凹槽的數(shù)量為多個，而第二漏極包括多個條狀電極。
在本發(fā)明的一個實施例中，上述陣列基板還包括第一絕緣層以及第二絕緣層，第一絕緣層配置于基板上，并覆蓋掃描線、第一柵極與第二柵極，第二絕緣層覆蓋數(shù)據(jù)線、第一源極、第一漏極、第二源極以及第二漏極，第一薄膜晶體管還包括第一半導(dǎo)體圖案，第一半導(dǎo)體圖案配置于第一絕緣層上，并與第一柵極部分重疊，第一源極與第一漏極覆蓋部分第一半導(dǎo)體圖案，第二薄膜晶體管還包括第二半導(dǎo)體圖案，第二半導(dǎo)體圖案配置于第一絕緣層上，并與第二柵極部分重疊，第二源極與第二漏極覆蓋部分第二半導(dǎo)體圖案。
在本發(fā)明的一個實施例中，上述第一半導(dǎo)體圖案與第二半導(dǎo)體圖案之間存有間隙。
在本發(fā)明的一個實施例中，上述第一半導(dǎo)體圖案與第二半導(dǎo)體圖案彼此相連。
在本發(fā)明的一個實施例中，上述像素電極配置于第二絕緣層上，并通過第二絕緣層中的開口而連接至第二漏極。
在本發(fā)明的一個實施例中，上述部分第一半導(dǎo)體圖案延伸至第一柵極外而未與第一柵極重疊，部分第二半導(dǎo)體圖案延伸至第二柵極外而未與第二柵極重疊。
為了達到上述優(yōu)點或其它優(yōu)點，本發(fā)明另提出一種顯示設(shè)備，其包括上述的陣列基板、與此陣列基板相對的對向基板以及配置于陣列基板與對向基板之間的顯示層。
相較于現(xiàn)有技術(shù)，本發(fā)明的實施例因?qū)⒉糠值谝辉礃O設(shè)置于第一漏極的第一凹槽內(nèi)，且將部分第二漏極設(shè)置于第二源極的第二凹槽內(nèi)，所以在通道的寬長比與現(xiàn)有技術(shù)相同的條件下，本發(fā)明的實施例的像素結(jié)構(gòu)能有效降低第一源極與第一柵極的重疊區(qū)域的面積以及第二漏極與第二柵極的重疊區(qū)域的面積。如此，能減少第一源極與第一柵極之間的雜散電容以及第二漏極與第二柵極之間的雜散電容，以降低像素結(jié)構(gòu)的消耗功率，進而降低本發(fā)明的陣列基板及顯示設(shè)備的消耗功率。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是現(xiàn)有像素結(jié)構(gòu)的兩個串聯(lián)的薄膜晶體管的示意圖。
圖2是本發(fā)明一個實施例的一種陣列基板的示意圖。
圖3是圖2中區(qū)域R的放大示意圖。
圖4是沿圖3的A-A線的剖面示意圖。
圖5為圖2的陣列基板的局部剖面示意圖。
圖6是本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的示意圖。
圖7為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。
圖8為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。
圖9為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。
圖10為本發(fā)明一個實施例的顯示設(shè)備的示意圖。
具體實施方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的陣列基板及使用該陣列基板的顯示設(shè)備其具體實施方式
、方法、步驟、結(jié)構(gòu)、特征及功效，詳細說明如后。
圖2是本發(fā)明一個實施例的一種陣列基板的示意圖，圖3是圖2中區(qū)域R的放大示意圖，而圖4是沿圖3的A-A線的剖面示意圖。請參考圖2到圖4,本實施例的陣列基板 200包括基板210、多條掃描線220以及多條數(shù)據(jù)線230。掃描線220沿第一方向Dl配置于基板210上，數(shù)據(jù)線230沿第二方向D2配置于基板210上并與掃描線220絕緣相交以定義出多個像素結(jié)構(gòu)201，其中第一方向Dl垂直于第二方向D2。每一像素結(jié)構(gòu)201包括第一薄膜晶體管240、第二薄膜晶體管250以及像素電極260。
第一薄膜晶體管240包括第一柵極242、第一源極244以及第一漏極246。第一柵極242例如呈矩形，但不以此為限。第一柵極242連接至掃描線220，而第一源極244配置于第一柵極242上方并與第一柵極242部分重疊。第一源極244的一端連接至數(shù)據(jù)線230。 此第一源極244例如是以未與第一柵極242重疊的一端連接至數(shù)據(jù)線230。第一源極244 例如是條狀電極。此外，第一漏極246配置于第一柵極242上方，第一漏極246具有一第一凹槽247，且部分第一源極244位于第一凹槽247內(nèi)。更詳細地說，第一漏極246例如是整個位于第一柵極242的正上方。第一漏極246例如包括第一連接段246a以及從第一連接段246a的兩端延伸而出的兩個第一延伸段246b,且這兩個第一延伸段246b彼此相對。第一凹槽247例如是位于這兩個第一延伸段246b與第一連接段246a之間。
第二薄膜晶體管250包括第二柵極252、第二源極254以及第二漏極256。第二柵極252例如呈矩形，但不以此為限。第二柵極252連接至掃描線220，第二源極254配置于第二柵極252上方并連接第一漏極246。第二源極254具有第二凹槽255。更詳細地說，第二源極254例如是整個位于第二柵極252上方。第二源極254包括第二連接段254a以及從第二連接段254a的兩端延伸而出的兩個第二延伸段254b，且這兩個第二延伸段254b彼此相對。第二凹槽255位于這兩個第二延伸段254b與第二連接段254a之間。第一漏極246 通過第一連接段246a與第二源極254的第二連接段254a相連，其中第一漏極246與第二源極254例如連接成H型電極。第一凹槽247的槽口與第二凹槽255的槽口例如是朝向相反方向。此外，第二漏極256配置于第二柵極252上方，并與第二柵極252部分重疊，而部分第二漏極256位于第二凹槽255內(nèi)。第二漏極256例如是條狀電極，而像素電極260連接至第二漏極256。
在本實施例中，第一柵極242與第二柵極252之間例如存有間隙，但在另一個實施例中，第一柵極242也可與第二柵極252彼此相連。此外，數(shù)據(jù)線230、第一源極244、第一漏極246、第二源極254以及第二漏極256例如是屬于同一金屬層。掃描線220、第一柵極 242與第二柵極252屬于另一金屬層。
本實施例的陣列基板200例如還包括第一絕緣層270以及第二絕緣層280。第一絕緣層270配置于基板210上，并覆蓋掃描線220、第一柵極242與第二柵極252。第二絕緣層280覆蓋數(shù)據(jù)線230、第一源極244、第一漏極246、第二源極254、第二漏極256以及像素電極260。此外，第一薄膜晶體管240還包括第一半導(dǎo)體圖案248，其配置于第一絕緣層 270上，并與第一柵極242部分重疊。第一源極244與第一漏極246覆蓋部分第一半導(dǎo)體圖案248。第一半導(dǎo)體圖案248例如包括半導(dǎo)體材料層248a以及配置于半導(dǎo)體材料層248a 上的奧姆接觸層(Ohmic contact layer)248b。奧姆接觸層248b包括分別被第一源極244 及第一漏極246覆蓋的兩個分離的圖案。另外，第二薄膜晶體管250還包括第二半導(dǎo)體圖案258，其配置于第一絕緣層270上，并與第二柵極252部分重疊。第二源極254與第二漏極256覆蓋部分第二半導(dǎo)體圖案258。第二半導(dǎo)體圖案258例如包括半導(dǎo)體材料層258a以及配置于半導(dǎo)體材料層258a上的奧姆接觸層258b。奧姆接觸層258b包括分別被第二源極254及第二漏極256覆蓋的兩個分離的圖案。在本實施例中，第一半導(dǎo)體圖案248與第二半導(dǎo)體圖案258之間例如存有間隙，但在另一個實施例中，第一半導(dǎo)體圖案248與第二半導(dǎo)體圖案258可彼此相連。
圖5為圖2的陣列基板的局部剖面示意圖。請參考圖5，本實施例的像素電極260 連接至第二漏極256的未與第二柵極252重疊的部分。具體而言，像素電極260例如是配置于第二絕緣層280上，并通過第二絕緣層280中的開口 282而連接至第二漏極256。像素電極260可為金屬電極或透明電極。
請再參考圖3，在本實施例中，因部分第一源極244設(shè)置于第一漏極246的第一凹槽247內(nèi)，且部分第二漏極256設(shè)置于第二源極254的第二凹槽255內(nèi)，所以第一源極244 被第一漏極246局部圍繞,而第二漏極256被第二源極254局部圍繞,如此能有效增加第一源極244與第一漏極246之間的通道寬度Wl以及第二源極254與第二漏極256之間的通道寬度W2。在通道寬度W1、W2與現(xiàn)有技術(shù)的通道寬度W (如圖1所示)相同且通道長度L1、 L2與現(xiàn)有技術(shù)的通道長度L (如圖1所示)相同的條件下，本實施例的像素結(jié)構(gòu)201中，第一源極244與第一柵極242的重疊區(qū)域的面積以及第二柵極252與第二漏極256的重疊區(qū)域的面積能有效縮減。如此，能減少第一源極244與第一柵極242之間的雜散電容以及第二漏極256與第二柵極252之間的雜散電容，以降低像素結(jié)構(gòu)201的消耗功率，進而降低陣列基板200的消耗功率。
需要說明的是，上述第一源極244、第一漏極246、第二源極254、第二漏極256的形狀僅為舉例之用，且第一漏極246與第二源極254連接后的整體形狀也僅為舉例之用，其并非用以限定本發(fā)明。
此外，在圖6所示的另一個實施例中，部分第一半導(dǎo)體圖案248c可延伸至第一柵極242外而未與第一柵極242重疊,部分第二半導(dǎo)體圖案258c可延伸至第二柵極252外而未與第二柵極252重疊，如此可降低漏電的情形。
另外，在本發(fā)明其它實施例中，第一漏極的第一凹槽的數(shù)量可為一個或多于一個， 第二源極的第二凹槽的數(shù)量也可為一個或多于一個，且第一凹槽的數(shù)量與第二凹槽的數(shù)量可相同或不同。此外，第一源極的條狀電極的數(shù)量可對應(yīng)第一凹槽的數(shù)量，而第二漏極的條狀電極的數(shù)量可對應(yīng)第二凹槽的數(shù)量。以下將配合附圖來說明第一凹槽與第二凹槽的數(shù)量不同的實施例以及第一凹槽與第二凹槽的數(shù)量分別為多個的實施例，但其并非用以限定本發(fā)明。
圖7為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。請參考圖 7，本實施例的陣列基板與圖2的陣列基板相似，主要差別處在于第一薄膜晶體管。本實施例的第一薄膜晶體管240a的第一漏極246c包括多個第一凹槽247，而圖7是以兩個第一凹槽247為例。具體而言,本實施例的第一漏極246c的第一延伸段246b的數(shù)量例如為三個, 而上述兩個第一凹槽247是位于這些第一延伸段246b與第一連接段246a之間。此外，第一源極244a包括多個條狀電極244b，其中條狀電極244b的數(shù)量例如與第一凹槽247的數(shù)量相同。每一條狀電極244b位于對應(yīng)的一個第一凹槽247內(nèi)。
圖8為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。請參考圖 8，本實施例的陣列基板與圖2的陣列基板相似，主要差別處在于第二薄膜晶體管。本實施例的第二薄膜晶體管250a的第二源極254c包括多個第二凹槽255，而圖8是以兩個第二凹槽255為例。具體而言，本實施例的第二源極254c的第二延伸段254b的數(shù)量例如為三個， 而上述兩個第二凹槽255是位于這些第二延伸段254b與第二連接段254a之間。此外，第二漏極256a包括多個條狀電極256b，其中條狀電極256b的數(shù)量例如與第二凹槽255的數(shù)量相同。每一條狀電極256b位于對應(yīng)的一個第二凹槽255內(nèi)。
圖9為本發(fā)明另一個實施例的陣列基板的一個像素結(jié)構(gòu)的局部示意圖。請參考圖9，本實施例的陣列基板與圖2的陣列基板相似，差別處在于本實施例的第一薄膜晶體管 240a與第二薄膜晶體管250a的第一凹槽247與第二凹槽255的數(shù)量分別為多個。此外，第一源極244a包括分別配置于對應(yīng)的第一凹槽247內(nèi)的多個條狀電極244b，第二漏極256a 包括分別位于對應(yīng)的第二凹槽255內(nèi)的多個條狀電極256b。需要說明的是，在第一凹槽247 與第二凹槽255的數(shù)量分別為多個的實施例中，第一凹槽247與第二凹槽255的數(shù)量也可不相同。
圖10為本發(fā)明一個實施例的顯示設(shè)備的示意圖。請參考圖10,本實施例的顯示設(shè)備300包括陣列基板310、與此陣列基板310相對的對向基板320以及配置于陣列基板310 與對向基板320之間的顯示層330。陣列基板310可為上述任意一個實施例的陣列基板，而顯示層330可為液晶顯示層、電泳顯示層等，若顯示層330為液晶顯示層，則本實施例的顯示設(shè)備還包括發(fā)光模塊(圖未示)以提供光源，但均不以此為限。
本發(fā)明實施例的顯示設(shè)備300因使用的陣列基板310的消耗功率較低，所以具有消耗功率較低的優(yōu)點。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種陣列基板，其特征是，所述陣列基板包括基板、多條掃描線以及多條數(shù)據(jù)線，所述多條掃描線沿第一方向配置于所述基板上； 所述多條數(shù)據(jù)線沿第二方向配置于所述基板上并與所述多條掃描線絕緣相交以定義出多個像素結(jié)構(gòu)，其中所述第一方向垂直于所述第二方向，且每一所述像素結(jié)構(gòu)包括第一薄膜晶體管、第二薄膜晶體管以及像素電極； 所述第一薄膜晶體管配置于所述基板上，所述第一薄膜晶體管包括第一柵極、第一源極以及第一漏極，所述第一柵極連接至所述掃描線，所述第一源極配置于所述第一柵極上方，并與所述第一柵極部分重疊，所述第一源極的一端連接至所述數(shù)據(jù)線，所述第一漏極配置于所述第一柵極上方，所述第一漏極具有至少一個第一凹槽，且部分所述第一源極位于所述至少一個第一凹槽內(nèi)； 所述第二薄膜晶體管配置于所述基板上，所述第二薄膜晶體管包括第二柵極、第二源極、以及第二漏極，所述第二柵極連接至所述掃描線， 所述第二源極配置于所述第二柵極上方，并連接所述第一漏極，所述第二源極具有至少一個第二凹槽；所述第二漏極配置于所述第二柵極上方，并與所述第二柵極部分重疊，而部分所述第二漏極位于所述至少一個第二凹槽內(nèi)； 所述像素電極連接至所述第二漏極。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征是所述第一柵極與所述第二柵極之間存有間隙。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征是所述第一柵極與所述第二柵極彼此相連。
4.根據(jù)權(quán)利要求1所述的陣列基板，其特征是所述至少一個第一凹槽的槽口與所述至少一個第二凹槽的槽口朝向相反方向。
5.根據(jù)權(quán)利要求1所述的陣列基板，其特征是所述第一漏極包括第一連接段以及從所述第一連接段延伸而出的多個第一延伸段，所述多個第一延伸段彼此相對，所述至少一個第一凹槽位于所述多個第一延伸段與所述第一連接段之間，所述第二源極包括與所述第一連接段相連的第二連接段以及從所述第二連接段延伸而出的多個第二延伸段，所述多個第二延伸段彼此相對，所述至少一個第二凹槽位于所述多個第二延伸段與所述第二連接段之間。
6.根據(jù)權(quán)利要求5所述的陣列基板，其特征是所述至少一個第一凹槽與所述至少一個第二凹槽的數(shù)量分別為一個，且所述第一漏極與所述第二源極連接成H型電極。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征是所述第一源極與所述第二漏極分別為條狀電極。
8.根據(jù)權(quán)利要求5所述的陣列基板，其特征是所述至少一個第一凹槽的數(shù)量為多個，而所述第一源極包括多個條狀電極。
9.根據(jù)權(quán)利要求5所述的陣列基板，其特征是所述至少一個第二凹槽的數(shù)量為多個，而所述第二漏極包括多個條狀電極。
10.根據(jù)權(quán)利要求1所述的陣列基板，其特征是所述陣列基板還包括第一絕緣層以及第二絕緣層，所述第一絕緣層配置于所述基板上，并覆蓋所述掃描線、所述第一柵極與所述第二柵極，所述第二絕緣層覆蓋所述數(shù)據(jù)線、所述第一源極、所述第一漏極、所述第二源極以及所述第二漏極，所述第一薄膜晶體管還包括第一半導(dǎo)體圖案，所述第一半導(dǎo)體圖案配置于所述第一絕緣層上，并與所述第一柵極部分重疊，所述第一源極與所述第一漏極覆蓋部分所述第一半導(dǎo)體圖案，所述第二薄膜晶體管還包括第二半導(dǎo)體圖案，所述第二半導(dǎo)體圖案配置于所述第一絕緣層上，并與所述第二柵極部分重疊，所述第二源極與所述第二漏極覆蓋部分所述第二半導(dǎo)體圖案。
11.根據(jù)權(quán)利要求10所述的陣列基板，其特征是所述第一半導(dǎo)體圖案與所述第二半導(dǎo)體圖案之間存有間隙。
12.根據(jù)權(quán)利要求10所述的陣列基板，其特征是所述第一半導(dǎo)體圖案與所述第二半導(dǎo)體圖案彼此相連。
13.根據(jù)權(quán)利要求10所述的陣列基板，其特征是所述像素電極配置于所述第二絕緣層上，并通過所述第二絕緣層中的開口而連接至所述第二漏極。
14.根據(jù)權(quán)利要求10所述的陣列基板，其特征是部分所述第一半導(dǎo)體圖案延伸至所述第一柵極外而未與所述第一柵極重疊，部分所述第二半導(dǎo)體圖案延伸至所述第二柵極外而未與所述第二柵極重疊。
15.一種顯示設(shè)備，其特征是，所述顯示設(shè)備包括 如權(quán)利要求第I至14項的任一項所述的陣列基板、對向基板以及顯示層， 所述對向基板與所述陣列基板相對； 所述顯示層配置于所述陣列基板與所述對向基板之間。
全文摘要
本發(fā)明涉及一種陣列基板，其掃描線與數(shù)據(jù)線在基板上定義出像素結(jié)構(gòu)，像素結(jié)構(gòu)包括第一薄膜晶體管、第二薄膜晶體管與像素電極。第一薄膜晶體管包括連接掃描線的第一柵極、在第一柵極上方并部分重疊第一柵極的第一源極及在第一柵極上方的第一漏極。第一源極的一端連接數(shù)據(jù)線。第一漏極具有至少一個第一凹槽且部分第一源極在第一凹槽內(nèi)。第二薄膜晶體管包括連接掃描線的第二柵極、在第二柵極上方并連接第一漏極的第二源極及在第二柵極上方并部分重疊第二柵極的第二漏極。第二源極具有至少一個第二凹槽，部分第二漏極在第二凹槽內(nèi)。像素電極連接第二漏極。本發(fā)明還涉及一種使用該陣列基板的顯示設(shè)備。本發(fā)明陣列基板及使用該陣列基板的顯示設(shè)備可降低消耗功率。
文檔編號H01L29/417GK103035636SQ20111032827
公開日2013年4月10日 申請日期2011年10月26日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者劉全豐, 吳淇銘, 張嘉仁 申請人:元太科技工業(yè)股份有限公司