專利名稱：半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思涉及一種半導(dǎo)體器件，更具體地說(shuō)，涉及一種堆疊半導(dǎo)體封裝件和一種制造該堆疊半導(dǎo)體封裝件的方法。
背景技術(shù)：
由于半導(dǎo)體工業(yè)的最新發(fā)展和用戶的需求，電子器件逐漸具有大的容量，因此，作為電子器件的核心組件的半導(dǎo)體器件也會(huì)需要進(jìn)行高度集成。然而，可能難以減少高集成度的半導(dǎo)體器件的設(shè)計(jì)規(guī)則。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思提供了一種具有大的容量和最小化的體積的半導(dǎo)體封裝件和一種制造所述半導(dǎo)體封裝件的方法。根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種制造半導(dǎo)體封裝件的方法，所述方法包括以下步驟利用粘結(jié)層將半導(dǎo)體基底附接在支撐基底上，其中，所述半導(dǎo)體基底包括多個(gè)第一半導(dǎo)體芯片和芯片切割區(qū)域，其中，所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片通過(guò)所述芯片切割區(qū)域彼此分開(kāi)，所述半導(dǎo)體基底包括其上形成有有源區(qū)域的第一表面和與所述第一表面相對(duì)的第二表面；在所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片之間的芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述半導(dǎo)體基底分成多個(gè)第一半導(dǎo)體芯片；將分別與所述多個(gè)第一半導(dǎo)體芯片對(duì)應(yīng)的多個(gè)第二半導(dǎo)體芯片附接到所述多個(gè)第一半導(dǎo)體芯片；形成模塑層，以填充所述第一切割凹槽；在所述模塑層中形成具有比所述第一切口寬度小的第二切口寬度的第二切割凹槽，從而將所述模塑層分成覆蓋所述多個(gè)第一半導(dǎo)體芯片中的一個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片中的相應(yīng)的一個(gè)第二半導(dǎo)體芯片的各個(gè)模塑層。形成所述第一切割凹槽的步驟包括將所述芯片切割區(qū)域的一部分和所述粘結(jié)層的一部分去除。在形成所述第二切割凹槽的步驟中，所述模塑層的在所述粘結(jié)層的一部分被去除的地方形成的部分可被所述第二切割凹槽分開(kāi)，從而形成相對(duì)于所述半導(dǎo)體基底的面對(duì)所述支撐基底的所述第一表面突出的突出部。所述多個(gè)第一半導(dǎo)體芯片可以分別包括多個(gè)第一貫穿電極。在利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟中，可以將所述半導(dǎo)體基底的所述第一表面形成為接觸所述粘結(jié)層。所述方法還可以包括以下步驟在將所述半導(dǎo)體基底附接在所述支撐基底上之后，通過(guò)從所述半導(dǎo)體基底的所述第二表面去除所述半導(dǎo)體基底的一部分來(lái)暴露所述多個(gè)第一貫穿電極。所述多個(gè)第一半導(dǎo)體芯片還可以包括分別電連接到所述多個(gè)第一貫穿電極的多個(gè)第一連接凸起，其中，利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟可以包括形成所述多個(gè)第一連接凸起，以使所述多個(gè)第一連接凸起被所述粘結(jié)層圍繞。在第二半導(dǎo)體芯片中形成的半導(dǎo)體器件可以經(jīng)由所述多個(gè)第一貫穿電極中的至少一些第一貫穿電極被電連接到所述多個(gè)第一連接凸起中的至少一些第一連接凸起。所述第二半導(dǎo)體芯片還可以包括分別與所述多個(gè)第一貫穿電極中的至少一些第一貫穿電極對(duì)應(yīng)的多個(gè)第二連接凸起，在附接所述第二半導(dǎo)體芯片的步驟中，可以將所述多個(gè)第二連接凸起形成為接觸相應(yīng)的第一貫穿電極。可以將所述多個(gè)第一連接凸起附接在第一半導(dǎo)體芯片的第一表面上?？梢詫⑺龆鄠€(gè)第一連接凸起附接在第一半導(dǎo)體芯片的第二表面上。所述多個(gè)第一貫穿電極可以將形成在第一半導(dǎo)體芯片或第二半導(dǎo)體芯片中的半導(dǎo)體器件電連接到所述多個(gè)第一連接凸起。所述多個(gè)第一連接凸起的厚度可以小于所述粘結(jié)層的厚度。所述粘結(jié)層的在所述第一切割凹槽中被去除的部分的深度可以小于第一連接凸起的厚度。形成所述模塑層的步驟可以包括使用所述模塑層完全地覆蓋所述多個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片。形成所述模塑層的步驟可以包括使用所述模塑層完全包圍所述多個(gè)第二半導(dǎo)體
-H-· I I心片。所述方法還可以包括以下步驟在形成所述模塑層之前，對(duì)第一半導(dǎo)體芯片和與該第一半導(dǎo)體芯片對(duì)應(yīng)的第二半導(dǎo)體芯片執(zhí)行測(cè)試。在利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟中，可以將所述第二表面形成為接觸所述粘結(jié)層。在形成所述第二切割凹槽的步驟中，所述模塑層的在形成所述第二切割凹槽之后的剩余部分可以被形成為完全地覆蓋所述第一切割凹槽的側(cè)壁。在形成所述第二切割凹槽的步驟中，可以將所述第二切割凹槽形成為穿過(guò)所述模塑層。可以將所述多個(gè)第二半導(dǎo)體芯片附接到所述多個(gè)第一半導(dǎo)體芯片。所述多個(gè)第二半導(dǎo)體芯片中的至少一些第二半導(dǎo)體芯片可以包括多個(gè)第二貫穿電極。根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種制造半導(dǎo)體封裝件的方法，所述方法包括以下步驟利用粘結(jié)層將第一半導(dǎo)體基底附接到支撐基底上，其中，所述第一半導(dǎo)體基底包括多個(gè)第一半導(dǎo)體芯片和第一芯片切割區(qū)域，其中，所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片通過(guò)所述第一芯片切割區(qū)域彼此分開(kāi)，其中， 所述多個(gè)第一半導(dǎo)體芯片分別包括多個(gè)第一貫穿電極；將第二半導(dǎo)體基底附接在所述第一半導(dǎo)體基底上，其中，所述第二半導(dǎo)體基底包括多個(gè)第二半導(dǎo)體芯片和第二芯片切割區(qū)域， 其中，所述多個(gè)第二半導(dǎo)體芯片中的第一個(gè)第二半導(dǎo)體芯片和第二個(gè)第二半導(dǎo)體芯片通過(guò)所述第二芯片切割區(qū)域彼此分開(kāi)，其中，所述多個(gè)第二半導(dǎo)體芯片分別包括多個(gè)第二貫穿電極；在所述第一半導(dǎo)體基底的所述第一芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述第一半導(dǎo)體基底分成第一半導(dǎo)體芯片，并在所述第二半導(dǎo)體基底的所述第二芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述第二半導(dǎo)體基底分成第二半導(dǎo)體芯片；形成模塑層，以填充所述第一切割凹槽；在所述模塑層中形成具有比所述第一切口寬度小的第二切口寬度的第二切割凹槽，從而將所述模塑層分成覆蓋所述多個(gè)第一半導(dǎo)體芯片中的一個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片中的相應(yīng)的一個(gè)第二半導(dǎo)體芯片的各個(gè)模塑層。在形成所述第一切割凹槽的步驟中，可以將所述第一芯片切割區(qū)域的一部分、所述第二芯片切割區(qū)域的一部分和所述粘結(jié)層的一部分一起去除。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以是同類半導(dǎo)體芯片。所述方法還可以包括以下步驟在形成所述第二切割凹槽之后，將所述粘結(jié)層和所述支撐基底與所述多個(gè)第一半導(dǎo)體芯片分離。根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括 第一半導(dǎo)體芯片，具有第一表面和與所述第一表面相對(duì)的第二表面，其中，穿過(guò)所述第一表面和所述第二表面的多個(gè)貫穿電極形成在所述第一半導(dǎo)體芯片中；至少一個(gè)第二半導(dǎo)體芯片，堆疊在所述第一半導(dǎo)體芯片的所述第二表面上；多個(gè)第一連接凸起，附接在所述第一半導(dǎo)體芯片的所述第一表面上，并電連接到所述第一半導(dǎo)體芯片或所述至少一個(gè)第二半導(dǎo)體芯片；模塑層，覆蓋所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片，其中，所述模塑層包括被延伸為從所述第一半導(dǎo)體芯片的所述第一表面突出的突出部。所述突出部可以沿著所述第一表面的邊界連續(xù)地延伸。所述突出部從所述第一表面突出的高度可小于第一連接凸起的高度。所述第一表面可以是第一半導(dǎo)體芯片的有源表面?？蛇x地，所述第二表面可以是第一半導(dǎo)體芯片的有源表面。所述至少一個(gè)第二半導(dǎo)體芯片可以被附接到所述第一半導(dǎo)體芯片，使得所述至少一個(gè)第二半導(dǎo)體芯片的有源表面面對(duì)第一半導(dǎo)體芯片。所述至少一個(gè)第二半導(dǎo)體芯片的表面積可小于所述第一半導(dǎo)體芯片的表面積。所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片可以是同類半導(dǎo)體芯片，在所述第一半導(dǎo)體芯片中剩余的劃道的表面積大于在所述至少一個(gè)第二半導(dǎo)體芯片中剩余的劃道的表面積。所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片可以是同類半導(dǎo)體芯片，在所述第一半導(dǎo)體芯片中剩余的劃道的表面積可以與在所述至少一個(gè)第二半導(dǎo)體芯片中剩余的劃道的表面積相同?？梢园ǘ鄠€(gè)第二半導(dǎo)體芯片，所述多個(gè)第二半導(dǎo)體芯片的表面積可等于或小于所述第一半導(dǎo)體芯片的表面積。


通過(guò)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，本發(fā)明構(gòu)思的示例性實(shí)施例將更加易于理解，在附圖中
圖IA和圖IB以及圖2至圖7是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件的剖視圖和仰視圖；圖8至圖17是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖IA的半導(dǎo)體封裝件的方法的剖視圖；圖18和圖19是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖2的半導(dǎo)體封裝件的方法的剖視圖，圖2的半導(dǎo)體封裝件是圖1的半導(dǎo)體封裝件的修改實(shí)施例；圖20至圖M是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖3的半導(dǎo)體封裝件的剖視圖；圖25和圖沈是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖4的半導(dǎo)體封裝件的方法的剖視圖；圖27至圖31是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖6的半導(dǎo)體封裝件的方法的剖視圖；圖32至圖34是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖7的半導(dǎo)體封裝件的方法的剖視圖；圖35和圖36是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體封裝件的方法的流程圖；圖37是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)卡的示意圖；圖38是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的電子系統(tǒng)的示意圖。
具體實(shí)施例方式現(xiàn)在將參照附圖更充分地描述本發(fā)明構(gòu)思，在附圖中示出了本發(fā)明構(gòu)思的示例性實(shí)施例。然而，在不脫離本發(fā)明構(gòu)思的技術(shù)教導(dǎo)的情況下，本領(lǐng)域的普通技術(shù)人員可以以多種不同的形式來(lái)實(shí)施本發(fā)明構(gòu)思。換言之，本發(fā)明構(gòu)思的具體的結(jié)構(gòu)描述和功能描述僅以描述性的含義提供；可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變，因此不應(yīng)當(dāng)被解釋為限于這里闡述的實(shí)施例。因?yàn)楸景l(fā)明構(gòu)思不限于在本說(shuō)明書中描述的實(shí)施例，因此，應(yīng)當(dāng)理解的是，本發(fā)明構(gòu)思包括在本發(fā)明構(gòu)思的精神和范圍內(nèi)包含的各種變型示例或可選的等同物。將理解的是，在整個(gè)說(shuō)明書中，當(dāng)元件被稱為“連接到”或“接觸”另一元件時(shí)，該元件可以直接“連接到”或“接觸”另一元件，或者也可以存在中間元件。另一方面，當(dāng)組件被稱為“直接連接到”或“直接接觸”另一元件時(shí)，將理解的是，不存在中間元件。用于描述元件之間的關(guān)系的其它措辭應(yīng)當(dāng)以類似的方式進(jìn)行解釋(例如，“在...之間”與“直接在...之間”、“相鄰”與“直接相鄰”等)。在本說(shuō)明書中，使用諸如“第一”、“第二”等的術(shù)語(yǔ)來(lái)描述不同的元件。然而，明顯的是，元件不應(yīng)受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅是用來(lái)將一個(gè)元件與另一元件區(qū)分開(kāi)來(lái)。例如，在不脫離本發(fā)明構(gòu)思的教導(dǎo)的情況下，第一元件可被命名為第二元件，類似地，第二元件可被命名為第一元件。這里使用的術(shù)語(yǔ)僅是為了描述具體實(shí)施例的目的，而不意圖限制示例實(shí)施例。如這里所使用的，除非上下文另外明確地指出，否則單數(shù)形式“一個(gè)(種)”和“所述(該)”也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，說(shuō)明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。除非另有定義，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。將進(jìn)一步理解，術(shù)語(yǔ) (例如，在通用字典中定義的術(shù)語(yǔ))應(yīng)該被解釋為具有與相關(guān)領(lǐng)域和本說(shuō)明書的上下文中它們的意思一致的意思。在附圖中，相同的標(biāo)號(hào)指示相同的元件或者在本發(fā)明構(gòu)思的技術(shù)精神的范圍內(nèi)可替換的相應(yīng)的元件。圖IA和圖IB以及圖2至圖7是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件la、lb、 IcUdUeUfiP Ig的剖視圖和仰視圖。圖IA是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件Ia的剖視圖。參照?qǐng)D1A，半導(dǎo)體封裝件Ia包括多個(gè)半導(dǎo)體芯片，S卩，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。在圖IA中示出的半導(dǎo)體封裝件Ia包括三個(gè)半導(dǎo)體芯片，但是也可以包括兩個(gè)或更多個(gè)半導(dǎo)體芯片。根據(jù)當(dāng)前實(shí)施例，第三半導(dǎo)體芯片C3將被稱為被堆疊得距離第一半導(dǎo)體芯片Cl最遠(yuǎn)的半導(dǎo)體芯片。即，當(dāng)?shù)谝话雽?dǎo)體芯片Cl是指最下面的半導(dǎo)體芯片時(shí)，第三半導(dǎo)體芯片C3是指最上面的半導(dǎo)體芯片。因此，如果半導(dǎo)體封裝件Ia包括兩個(gè)半導(dǎo)體芯片，則僅包括第一半導(dǎo)體芯片Cl和第三半導(dǎo)體芯片C3，并且下面的描述可以是這種情形。第一半導(dǎo)體芯片Cl包括至少一個(gè)第一貫穿電極120。第二半導(dǎo)體芯片C2可以包括至少一個(gè)第二貫穿電極120a，第三半導(dǎo)體芯片C3可以包括至少一個(gè)第三貫穿電極120b。通過(guò)在半導(dǎo)體基底上形成包括晶體管、電阻器、電容器或?qū)щ娋€路等的各個(gè)半導(dǎo)體器件然后將半導(dǎo)體基底分成芯片，由此可形成第一半導(dǎo)體芯片Cl。半導(dǎo)體基底可以由具有平坦的上表面的典型的半導(dǎo)體基底(例如，硅基底)形成?？蛇x地，半導(dǎo)體基底可以由諸如絕緣體上硅(SOI)基底、硅-鍺基底、碳化硅基底或鎵-砷基底的化合物半導(dǎo)體基底形成。為了形成第一半導(dǎo)體芯片Cl，可以沿著形成在半導(dǎo)體基底上的劃道(scribe lane)切割半導(dǎo)體基底。因此，在第一半導(dǎo)體芯片Cl周圍會(huì)包括在沿著劃道切割半導(dǎo)體基底時(shí)剩余的第一剩余劃道區(qū)域Si。在下文中，“半導(dǎo)體芯片”將指通過(guò)將已經(jīng)執(zhí)行了半導(dǎo)體加工工藝的半導(dǎo)體晶片分成各個(gè)裸片(die)而形成的半導(dǎo)體晶片塊；即，“半導(dǎo)體芯片”指的是各個(gè)半導(dǎo)體器件。在下文中，“劃道”指的是半導(dǎo)體晶片上的各個(gè)裸片之間的區(qū)域，表示未形成相應(yīng)的半導(dǎo)體器件的區(qū)域，或者表示以晶片級(jí)形成用于測(cè)試的測(cè)試圖案或半導(dǎo)體器件的區(qū)域，或者表示形成用于工藝穩(wěn)定性的虛擬圖案的區(qū)域。當(dāng)將半導(dǎo)體晶片分成各個(gè)裸片時(shí)，劃道被去除，但是劃道的與各個(gè)裸片相鄰的部分會(huì)保留，以防止各個(gè)裸片(即，半導(dǎo)體芯片)產(chǎn)生缺陷。第一半導(dǎo)體芯片Cl可以包括第一表面102和與第一表面102相對(duì)的第二表面 104a。第一表面102是形成第一有源區(qū)域Al之處，各個(gè)半導(dǎo)體器件形成在第一有源區(qū)域Al 中；第一表面102也可被稱為第一有源表面102。第一保護(hù)層140和導(dǎo)電的第一焊盤160可以形成在第一半導(dǎo)體芯片Cl的第一表面102上。另外，多個(gè)第一連接凸起180可以附接到每個(gè)第一焊盤160，以便電連接到外部裝置，例如，另一半導(dǎo)體芯片或板。第一連接凸起180中的一些可以經(jīng)由重新布置的線路(未示出)被電連接到形成在第一有源區(qū)域Al中的各個(gè)半導(dǎo)體器件。第一連接凸起180可以包括從由導(dǎo)電凸起、導(dǎo)電間隔件、焊球、管腳陣列(PGA)和它們的組合組成的組中選擇的一種。例如，第一保護(hù)層140可以包含氮化硅。用于在第一焊盤160和包括在第一半導(dǎo)體芯片Cl中的各個(gè)半導(dǎo)體器件之間進(jìn)行電連接的線路或重新布置的線路可以形成在第一保護(hù)層140的下方或內(nèi)部。第一焊盤160可以暴露在第一保護(hù)層140處。第一焊盤160的暴露表面和第一保護(hù)層140的暴露表面可以在同一平面上?？蛇x地，雖然在圖IA中未示出，但是第一焊盤160 的暴露表面可以比第一保護(hù)層140的暴露表面高或低。第一連接凸起180中的一些可以電連接到第一貫穿電極120，從而被電連接到第二半導(dǎo)體芯片C2或第三半導(dǎo)體芯片C3。這里，與半導(dǎo)體芯片電連接表示與形成在半導(dǎo)體芯片中的各個(gè)半導(dǎo)體器件電連接。第一貫穿電極120可被形成為穿過(guò)第一半導(dǎo)體芯片Cl。然而，可選地，第一貫穿電極120可以不經(jīng)由導(dǎo)電材料(例如，第一焊盤160)而直接暴露在第一表面102或第二表面10 處。第一貫穿電極120的一部分可以從第一半導(dǎo)體芯片Cl的第二表面10 突出。 第一貫穿電極120可以包含Ag、Au、Cu、W、Al或h。絕緣材料層(未示出)圍繞第一貫穿電極120形成，從而使第一半導(dǎo)體芯片Cl的接觸第一貫穿電極120的部分與第一貫穿電極120電絕緣。絕緣材料可以包括例如氧化硅、
氮化硅、氮氧化硅、金屬硅酸鹽或有機(jī)硅酸鹽。另外，還可以在第一貫穿電極120和絕緣材料層之間形成阻擋層(未示出)和/ 或種子層(未示出)。阻擋層可以包含例如11、1111 11、(0、]\111、11慰、附8、1^或13仏因?yàn)榘雽?dǎo)體芯片通常由硅形成，所以第一貫穿電極120通常被稱為硅通孔(TSV)， 但第一貫穿電極120不限于穿過(guò)硅基底。因此，當(dāng)?shù)谝回灤╇姌O120穿過(guò)由除了硅之外的材料形成的半導(dǎo)體芯片時(shí)，第一貫穿電極120也可被稱為TSV。第二半導(dǎo)體芯片C2可以附接在第一半導(dǎo)體芯片Cl的第二表面10 上。附接到第二半導(dǎo)體芯片C2的多個(gè)第二連接凸起180a可以與形成在第一半導(dǎo)體芯片Cl中的每個(gè)第一貫穿電極120接觸，由此將第一貫穿電極120電連接到第二半導(dǎo)體芯片C2。另外，第一填充材料層60a可以形成在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間?？蛇x地，第一填充材料層60a可以與模塑層80(稍后將加以描述)由相同的材料形成。如上所述，當(dāng)?shù)谝惶畛洳牧蠈?0a與模塑層80 —起形成時(shí)，第一填充材料層60a可以是模塑層80的一部分。包括在第二半導(dǎo)體芯片C2中的第二有源區(qū)域A2、第二連接凸起180a、第二貫穿電極120a、第二保護(hù)層140a和至少一個(gè)第二焊盤160a的描述在這里未被提及，它們可以分別對(duì)應(yīng)于包括在第一半導(dǎo)體芯片Cl中的第一有源區(qū)域Al、第一連接凸起180、第一貫穿電極 120、第一保護(hù)層140和第一焊盤160的描述。同樣，第三半導(dǎo)體芯片C3也可以附接在第二半導(dǎo)體芯片C2上。在這種情況下，第三半導(dǎo)體芯片C3可以經(jīng)由多個(gè)第三連接凸起180b被電連接到第二半導(dǎo)體芯片C2的第二貫穿電極120a。第三半導(dǎo)體芯片C3可以包括第三貫穿電極120b。然而，如果第三半導(dǎo)體芯片C3是被設(shè)置為距離第一半導(dǎo)體芯片Cl最遠(yuǎn)的最上面的半導(dǎo)體芯片，則第三半導(dǎo)體芯片C3可以不包括第三貫穿電極120b。當(dāng)?shù)谌雽?dǎo)體芯片C3包括第三貫穿電極120b時(shí)，第三半導(dǎo)體芯片C3與第二半導(dǎo)體芯片C2是相同類型的半導(dǎo)體芯片，并且可以以相同的工藝批量生產(chǎn)。包括在第三半導(dǎo)體芯片C3中的第三有源區(qū)域A3、第三連接凸起180b、第三貫穿電極120b、第三保護(hù)層140b和第三焊盤160b的描述在這里未被提及，它們可以分別對(duì)應(yīng)于包括在第一半導(dǎo)體芯片Cl中的第一有源區(qū)域Al、第一連接凸起180、第一貫穿電極120、第一保護(hù)層140和第一焊盤160的描述。在圖IA中，第一至第三貫穿電極120、120a和120b順次地對(duì)齊，但是不限于此。只要第一至第三貫穿電極120、120a和120b如上所述地彼此連接，則它們的對(duì)齊方式不受限制。即，第一至第三貫穿電極120、120a和120b可以通過(guò)形成在第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3中的重新布置的線路非順次地對(duì)齊。另外，在圖IA中，第一連接凸起180、第一焊盤160、第一貫穿電極120、第二連接凸起180a、第二焊盤160a、第二貫穿電極120a、第三連接凸起180b、第三焊盤160b和第三貫穿電極120b彼此順序地連接，但是不限于此。S卩，第一連接凸起180和第一焊盤160中的一些可以連接到第一貫穿電極120，但其余的一些可以不連接到第一貫穿電極120，而連接到第一有源區(qū)域Al。同樣，第二連接凸起180a和第二焊盤160a中的一些可以連接到第二貫穿電極 120a，但其余的一些可以不連接到第二貫穿電極120a，而連接到第二有源區(qū)域A2。另外，第三連接凸起180b和第三焊盤160b可以不連接到第三貫穿電極120b，而連接到第三有源區(qū)域A3。第一連接凸起180中的一些可以連接到所有的第一有源區(qū)域Al、第二有源區(qū)域A2 和第三有源區(qū)域A3。例如，連接到外部電源的一些第一連接凸起180連接到所有的第一有源區(qū)域Al、第二有源區(qū)域A2和第三有源區(qū)域A3，由此向第一有源區(qū)域Al、第二有源區(qū)域A2 和第三有源區(qū)域A3提供電力。S卩，參照?qǐng)D1A，作為示例，第一連接凸起180、第一焊盤160、第一貫穿電極120、第二連接凸起180a、第二焊盤160a、第二貫穿電極120a、第三連接凸起180b、第三焊盤160b 和第三貫穿電極120b經(jīng)由貫穿電極從最下面的半導(dǎo)體芯片(例如，第一半導(dǎo)體芯片Cl)的外部連接端子連接到最上面的半導(dǎo)體芯片(例如，第三半導(dǎo)體芯片C3)。第二半導(dǎo)體芯片C2的芯片表面積和第三半導(dǎo)體芯片C3的芯片表面積可以小于第一半導(dǎo)體芯片Cl的芯片表面積。在這種情況下，第二半導(dǎo)體芯片C2可以使第一半導(dǎo)體芯片Cl的一部分暴露。第三半導(dǎo)體芯片C3的芯片表面積可以小于第二半導(dǎo)體芯片C2的芯片表面積。在這種情況下，第三半導(dǎo)體芯片C3可以使第二半導(dǎo)體芯片C2的一部分暴露?？蛇x地，第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以具有相同的芯片表面積。只要模塑層80圍繞第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3，與在圖IA中不同， 第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3就可以具有比第一半導(dǎo)體芯片Cl的芯片表面積大的芯片表面積。在第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3中，具有相同的芯片表面積的半導(dǎo)體芯片可以是同類(homogeneous)半導(dǎo)體芯片。在第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3中，具有不同的芯片表面積的半導(dǎo)體芯片可以是異類(heterogeneous)半導(dǎo)體芯片。如稍后將描述的，第一半導(dǎo)體芯片Cl被提供為包括多個(gè)第一半導(dǎo)體芯片Cl的半導(dǎo)體基底，并在將所述多個(gè)第一半導(dǎo)體芯片Cl分開(kāi)之后將各自分開(kāi)的第二半導(dǎo)體芯片C2 和第三半導(dǎo)體芯片C3附接到第一半導(dǎo)體芯片Cl。第一半導(dǎo)體芯片Q、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3中的一些可以包括存儲(chǔ)裝置。可選地，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3中的一些可以包括邏輯裝置。例如，半導(dǎo)體封裝件Ia可以包括包含存儲(chǔ)裝置的半導(dǎo)體芯片以及控制該存儲(chǔ)裝置的半導(dǎo)體芯片。可選地，半導(dǎo)體封裝件Ia可以是例如包括各種類型的半導(dǎo)體芯片的芯片上系統(tǒng)(SOC)。第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以被模塑層80圍繞。然而，第一半導(dǎo)體芯片Cl的第一表面102可以不被模塑層80圍繞，而可被暴露。模塑層80可以完全包圍第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3的側(cè)面。 另外，模塑層80可以完全包圍半導(dǎo)體芯片，使得被設(shè)置為距離第一半導(dǎo)體芯片Cl最遠(yuǎn)的最上面的半導(dǎo)體芯片(例如，第三半導(dǎo)體芯片C3)不被暴露。模塑層80可以包括從第一半導(dǎo)體芯片Cl的第一表面102突出第一厚度Tl的突出部80a。模塑層80可以包含例如環(huán)氧模塑料(EMC)或陶瓷材料。第一厚度Tl可以為例如5 μ m至20 μ m。突出部80a的第一厚度Tl可以小于第二厚度T2，第二厚度T2是從第一表面102測(cè)量的第一連接凸起180的厚度。第二厚度T2可以為例如10 μ m至40 μ m。突出部80a可以沿第一半導(dǎo)體芯片Cl的側(cè)面延伸，以從第一表面102突出。因此， 突出部80a的寬度Dl可以與形成在第一半導(dǎo)體芯片Cl的側(cè)面上的模塑層80的厚度相同。 因此，第一半導(dǎo)體芯片Cl的第一表面102可以完全暴露在模塑層80處。突出部80a可以保護(hù)第一半導(dǎo)體芯片Cl的第一表面102的可能相對(duì)弱的側(cè)面。然而，當(dāng)使用第一連接凸起180將半導(dǎo)體封裝件Ia附接到外部裝置時(shí)，突出部80a可被形成為從第一表面102突出得比第一連接凸起180少，以免中斷第一連接凸起180和外部裝置之間的連接。因此，只有第一半導(dǎo)體芯片Cl的第一表面102和附接到第一半導(dǎo)體芯片Cl的第一連接凸起180在半導(dǎo)體封裝件Ia中暴露，其余元件可以被模塑層80圍繞。圖IB示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件Ia的仰視圖。參照?qǐng)D1B，多個(gè)第一連接凸起180可以附接在包括在半導(dǎo)體封裝件Ia中的第一半導(dǎo)體芯片Cl的第一表面102上。突出部80a可以沿第一半導(dǎo)體芯片Cl的邊界(即，沿第一表面102的邊界)連續(xù)地延伸。圖IB的半導(dǎo)體封裝件Ia的仰視圖也可以應(yīng)用于下面將描述的根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例的其它半導(dǎo)體封裝件。下面描述的根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例的半導(dǎo)體封裝件可以包括與參照?qǐng)DIA 的實(shí)施例描述的元件等效或?qū)?yīng)的元件。圖2是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件Ib 的剖視圖。在圖2中示出的元件的描述在這里未被提及，在圖2中示出的元件可以對(duì)應(yīng)于參照?qǐng)DIA描述的元件。參照?qǐng)D2，半導(dǎo)體封裝件Ib包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖IA的半導(dǎo)體封裝件Ia不同，形成在圖2的半導(dǎo)體封裝件Ib中的模塑層80可以使第三半導(dǎo)體芯片C3的一部分暴露。S卩，第三半導(dǎo)體芯片C3的與第三有源區(qū)域A3相對(duì)的表面可以暴露在模塑層80 處。熱沉、熱電裝置等可以選擇性地附接到第三半導(dǎo)體芯片C3的暴露表面。與在圖IA中示出的半導(dǎo)體封裝件Ia不同，包括在半導(dǎo)體封裝件Ib中的第三半導(dǎo)體芯片C3可以不包括貫穿電極。然而，當(dāng)需要電源的裝置(例如，熱電裝置)被附接到第三半導(dǎo)體芯片C3的暴露表面時(shí)，與圖IA的半導(dǎo)體封裝件Ia相同，第三半導(dǎo)體芯片C3可以包括第三貫穿電極120b。S卩，在根據(jù)本發(fā)明構(gòu)思的修改實(shí)施例的半導(dǎo)體封裝件Ib中，第三半導(dǎo)體芯片C3的一部分可以暴露在模塑層80處，從而使整個(gè)半導(dǎo)體封裝件Ib的高度減小。可選地，熱沉或熱電裝置可以附接到半導(dǎo)體封裝件lb，從而有助于半導(dǎo)體封裝件Ib的熱輻射。圖3是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件Ic 的剖視圖。參照?qǐng)D3，半導(dǎo)體封裝件Ic包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖IA的半導(dǎo)體封裝件Ia不同，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以具有相同的芯片表面積。如稍后將描述的，第一半導(dǎo)體芯片Cl被提供為包括第一半導(dǎo)體芯片Cl的半導(dǎo)體基底，第二半導(dǎo)體芯片C2被提供為包括第二半導(dǎo)體芯片C2的半導(dǎo)體基底，第三半導(dǎo)體芯片 C3被提供為包括第三半導(dǎo)體芯片C3的半導(dǎo)體基底。將第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3附接并將其一同分成相應(yīng)的半導(dǎo)體芯片。半導(dǎo)體封裝件Ic可以是堆疊有同類半導(dǎo)體芯片的堆疊封裝件。例如，半導(dǎo)體封裝件Ic可以是堆疊有同類半導(dǎo)體存儲(chǔ)器芯片的堆疊存儲(chǔ)器封裝件，以提高單個(gè)封裝件的存儲(chǔ)容量。圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3，可以包括在切割劃道之后留下的第一至第三剩余劃道區(qū)域S1、S2和S3。當(dāng)?shù)谝话雽?dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3具有相同的芯片表面積并且是同類半導(dǎo)體芯片時(shí)，第一至第三剩余劃道區(qū)域Si、S2和S3也可以具有相同的表面積。第一至第三剩余劃道區(qū)域Si、 S2和S3的表面積是指在形成第一有源區(qū)域Al、第二有源區(qū)域A2和第三有源區(qū)域A3的表面上留下的劃道的表面積。圖4是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件Id 的剖視圖。參照?qǐng)D4，半導(dǎo)體封裝件Id包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖3的半導(dǎo)體封裝件Ic不同，形成在圖4的半導(dǎo)體封裝件Id中的模塑層80可以使第三半導(dǎo)體芯片C3的一部分暴露。
即，第三半導(dǎo)體芯片C3的與第三有源區(qū)域A3相對(duì)的表面可以暴露在半導(dǎo)體封裝件Id中的模塑層80處。熱沉、熱電裝置等可以選擇性地附接到第三半導(dǎo)體芯片C3的暴露表面。另外，雖然在圖4中未示出，但是與圖3的半導(dǎo)體封裝件Ic相同，第三半導(dǎo)體芯片C3 可以包括第三貫穿電極120b。圖5是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件Ie 的剖視圖。參照?qǐng)D5，半導(dǎo)體封裝件Ie包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖IA的半導(dǎo)體封裝件Ia不同，在圖5中示出的半導(dǎo)體封裝件Ie中，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以具有相同的芯片表面積。在圖5中示出的半導(dǎo)體封裝件Ie在制造工藝方面與圖IA的半導(dǎo)體封裝件Ia明顯不同。包括在圖5的半導(dǎo)體封裝件Ie中的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2可以與包括在圖3中示出的半導(dǎo)體封裝件Ic中的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2 以相同的方式形成。另外，包括在圖5中示出的半導(dǎo)體封裝件Ie中的第三半導(dǎo)體芯片C3可以與包括在圖IA中示出的半導(dǎo)體封裝件Ia中的第二半導(dǎo)體芯片C2或第三半導(dǎo)體芯片C3以相同的方式形成。S卩，將第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2提供并附接為包括多個(gè)(例如) 第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的半導(dǎo)體基底，并且在將各自分開(kāi)的第三半導(dǎo)體芯片C3附接之后將第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2分成相應(yīng)的半導(dǎo)體芯片。S卩，圖5的半導(dǎo)體封裝件Id是在圖IA中示出的半導(dǎo)體封裝件Ia和在圖3中示出的半導(dǎo)體封裝件Ic的組合。因此，通過(guò)將制造根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的半導(dǎo)體封裝件Ia的方法(將參照?qǐng)D19描述)和制造半導(dǎo)體封裝件Ic的方法(將參照?qǐng)D20至圖M描述)組合，由此可制造根據(jù)第五實(shí)施例的半導(dǎo)體封裝件le。半導(dǎo)體封裝件Ie可以是堆疊有多個(gè)同類半導(dǎo)體芯片和具有相對(duì)小的芯片表面積的至少一個(gè)半導(dǎo)體芯片的堆疊封裝件。例如，半導(dǎo)體封裝件Ie可以是同類半導(dǎo)體存儲(chǔ)器芯片和用于控制半導(dǎo)體存儲(chǔ)器芯片的控制器芯片堆疊在一起的堆疊存儲(chǔ)器封裝件，以提高單個(gè)封裝件中的存儲(chǔ)容量。圖6是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件If 的剖視圖。參照?qǐng)D6，半導(dǎo)體封裝件If包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖IA的半導(dǎo)體封裝件Ia不同，在圖6中示出的半導(dǎo)體封裝件If中，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以為同類半導(dǎo)體芯片。然而，與圖IA的半導(dǎo)體封裝件Ia相同，在圖6中示出的半導(dǎo)體封裝件If的第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以具有比第一半導(dǎo)體芯片Cl的芯片表面積小的芯片表面積。參照?qǐng)D3和圖6，圖3的半導(dǎo)體封裝件Ic和圖6的半導(dǎo)體封裝件If可以包括作為同類半導(dǎo)體芯片的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。然而，包括在半導(dǎo)體封裝件If中的第一剩余劃道區(qū)域Sl可以具有比第二半導(dǎo)體芯片C2的第二剩余劃道區(qū)域S2或第三半導(dǎo)體芯片C3的第三剩余劃道區(qū)域S3的表面積大的表面積。因此， 包括在圖6中示出的半導(dǎo)體封裝件If中的第一半導(dǎo)體芯片Cl可以具有比第二半導(dǎo)體芯片 C2或第三半導(dǎo)體芯片C3的表面積大的表面積。因此，在圖6中示出的實(shí)施例的半導(dǎo)體封裝件If對(duì)應(yīng)于在圖IA中示出的實(shí)施例的半導(dǎo)體封裝件la，其中，使用同類半導(dǎo)體芯片作為第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片 C2和第三半導(dǎo)體芯片C3。半導(dǎo)體封裝件If可以是堆疊有同類半導(dǎo)體芯片的堆疊封裝件。例如，半導(dǎo)體封裝件If可以是堆疊有同類半導(dǎo)體存儲(chǔ)器芯片的堆疊存儲(chǔ)器封裝件，以提高單個(gè)封裝件中的
存儲(chǔ)容量。圖7是示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例的半導(dǎo)體封裝件Ig 的剖視圖。參照?qǐng)D7，半導(dǎo)體封裝件Ig包括第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片 C3。與圖IA的半導(dǎo)體封裝件Ia不同，第一半導(dǎo)體芯片Cl的第一表面102(即，第一有源表面102)面對(duì)第二半導(dǎo)體芯片C2。另外，雖然在圖7中未示出，但是第二半導(dǎo)體芯片C2的有源表面可以面對(duì)第三半導(dǎo)體芯片C3。S卩，在圖IA中示出的半導(dǎo)體封裝件Ia中，第一半導(dǎo)體芯片Cl可以具有“面朝下” 的形式，其中，第一半導(dǎo)體芯片Cl的有源表面面向下。然而，圖7的半導(dǎo)體封裝件Ig的第一半導(dǎo)體芯片Cl可以具有“面朝上”的形式，其中，第一半導(dǎo)體芯片Cl的有源表面面向上。因此，與在圖IA中示出的半導(dǎo)體封裝件Ia不同，在圖7中示出的半導(dǎo)體封裝件Ig 可以具有“面對(duì)面”的形式，其中，第一半導(dǎo)體芯片Cl的有源表面和第二半導(dǎo)體芯片C2的有源表面彼此面對(duì)。半導(dǎo)體封裝件Ig可以是可在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的信號(hào)傳輸速度顯著時(shí)應(yīng)用的堆疊半導(dǎo)體封裝件。圖8至圖17是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體封裝件Ia的方法的剖視圖。圖8是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的提供半導(dǎo)體封裝件Ia的第一預(yù)備半導(dǎo)體基底100的操作的剖視圖。參照?qǐng)D8，第一預(yù)備半導(dǎo)體基底100包括第一表面102和與第一表面102相對(duì)的第二表面104。第一預(yù)備半導(dǎo)體基底100也可被稱為第一半導(dǎo)體基底100。使用術(shù)語(yǔ)第一預(yù)備半導(dǎo)體基底100是為了將第一預(yù)備半導(dǎo)體基底100與在圖12中示出的第一半導(dǎo)體基底IOOa區(qū)分開(kāi)。在圖12中示出的第一半導(dǎo)體基底IOOa是指在圖8中示出的第一預(yù)備半導(dǎo)體基底100的一部分被去除之后第一預(yù)備半導(dǎo)體基底100的剩余部分。因此，當(dāng)需要與在圖12中示出的第一半導(dǎo)體基底IOOa進(jìn)行比較時(shí)，可以提及第一預(yù)備半導(dǎo)體基底100，但是在所有其它情況下，第一預(yù)備半導(dǎo)體基底100可被稱為第一半導(dǎo)體基底100。例如，第一預(yù)備半導(dǎo)體基底100可以由具有平坦的上表面的典型的半導(dǎo)體基底 (例如，硅基底)形成。可選地，例如，第一預(yù)備半導(dǎo)體基底100可以由諸如SOI基底、硅-鍺基底、碳化硅基底或鎵-砷基底的化合物半導(dǎo)體基底形成。第一預(yù)備半導(dǎo)體基底100可以由芯片區(qū)域CR和芯片切割區(qū)域SLR形成，各個(gè)半導(dǎo)體器件形成在芯片區(qū)域CR中，從而形成半導(dǎo)體芯片，芯片切割區(qū)域SLR位于各個(gè)半導(dǎo)體芯片之間并用于使各個(gè)半導(dǎo)體芯片分開(kāi)。第一半導(dǎo)體基底100的芯片區(qū)域CR和芯片切割區(qū)域SLR也可被稱為第一芯片區(qū)域和第一芯片切割區(qū)域。芯片切割區(qū)域SLR可以是指通常被稱為劃道的部分。因此，芯片區(qū)域CR可以分別由芯片切割區(qū)域SLR區(qū)分開(kāi)。稍后將描述的第一半導(dǎo)體芯片可以分別對(duì)應(yīng)于各個(gè)芯片區(qū)域 CR以及圍繞各個(gè)芯片區(qū)域CR的芯片切割區(qū)域SLR的一部分?？梢栽诘谝活A(yù)備半導(dǎo)體基底100的第一表面102上形成各個(gè)半導(dǎo)體器件。因此，可以在第一表面102上形成第一有源區(qū)域Al，各個(gè)半導(dǎo)體器件將形成在第一有源區(qū)域Al中。 因此，第一表面102可被稱為第一有源表面102?？梢栽诘谝活A(yù)備半導(dǎo)體基底100中埋置第一貫穿電極120。第一貫穿電極120可以包含 Ag、Au、Cu、W、Al 或 h。第一貫穿電極120可以完全穿過(guò)第一預(yù)備半導(dǎo)體基底100，從而從第一表面102 延伸到第二表面104。然而，第一貫穿電極120可以不完全穿過(guò)第一預(yù)備半導(dǎo)體基底100， 使得第一貫穿電極120僅在第一預(yù)備半導(dǎo)體基底100的一部分在隨后的操作中被去除之后才具有穿透形式。即，為了使第一貫穿電極120可以穿過(guò)在圖12中示出的第一半導(dǎo)體基底 IOOa(稍后將加以描述)，可以在第一預(yù)備半導(dǎo)體基底100中將第一貫穿電極120埋置到預(yù)定的深度，并且第一貫穿電極120可以不延伸到第二表面104?？梢栽诘谝回灤╇姌O120和第一預(yù)備半導(dǎo)體基底100的與第一貫穿電極120相鄰的部分之間形成絕緣材料層(未示出)。絕緣材料層可以包含例如氧化硅、氮化硅、氮氧化硅、金屬硅酸鹽或有機(jī)硅酸鹽。另外，還可以在第一貫穿電極120和絕緣材料層之間形成阻擋層(未示出)和/ 或種子層(未示出)。例如，阻擋層可以包含11、1111 11、(0、]\111、_、慰、附8、1^或1&1在第一半導(dǎo)體基底100的第一表面102上形成其中形成有各個(gè)半導(dǎo)體器件的第一有源區(qū)域Al之后，可以形成保護(hù)第一有源區(qū)域Al的第一保護(hù)層140。第一保護(hù)層140可以由單層材料層或多層堆疊的材料層形成。第一保護(hù)層140可以由絕緣材料形成。第一保護(hù)層140可以包含例如氮化物或氧化物。第一預(yù)備半導(dǎo)體基底100可以包括暴露在第一保護(hù)層140處的第一焊盤160。第一焊盤160可以電連接到第一貫穿電極120或第一有源區(qū)域Al中的各個(gè)半導(dǎo)體器件?？梢栽诘谝缓副P160和第一貫穿電極120之間或者在第一焊盤160和第一有源區(qū)域Al之間形成重新配電線路(未示出)。第一焊盤160或第一貫穿電極120的位置可以根據(jù)重新配電線路而不同。當(dāng)形成重新配電線路時(shí)，第一保護(hù)層140可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括保護(hù)第一有源區(qū)域Al的層和用于重新布置的線路的絕緣層。圖9是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的形成半導(dǎo)體封裝件Ia的多個(gè)第一連接凸起180的操作的剖視圖。參照?qǐng)D9，第一連接凸起180形成在第一預(yù)備半導(dǎo)體基底100上。第一連接凸起 180均可附接到第一焊盤160，以與第一焊盤160接觸。
第一連接凸起180可以包括從由導(dǎo)電凸起、導(dǎo)電間隔件、焊球、管腳陣列(PGA)和/ 或它們的組合組成的組中選擇的一種結(jié)構(gòu)。第一貫穿電極120或第一有源區(qū)域Al可以經(jīng)由第一連接凸起180被電連接到外部裝置，例如，另一半導(dǎo)體芯片或板。第一連接凸起180可以自第一預(yù)備半導(dǎo)體基底100的第一表面102起具有第一高度HI。第一高度Hl可以為例如ΙΟμπι至40μπι。第一高度Hl可以對(duì)應(yīng)于參照?qǐng)DIA描述的第二厚度Τ2。圖10是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的提供半導(dǎo)體封裝件Ia的支撐基底10的操作的剖視圖。參照?qǐng)D10，提供附接有粘結(jié)層20的支撐基底10。例如，支撐基底10可以為半導(dǎo)體基底，例如，硅基底、玻璃基底、陶瓷基底或金屬基底。粘結(jié)層20具有粘結(jié)特性，并且因?yàn)檎辰Y(jié)層20不被固化，所以粘結(jié)層20可以是柔性的。粘結(jié)層20可以相對(duì)于支撐基底10具有第二高度Η2。第二高度Η2可以為至少30 μ m,且小于或等于200 μ m?？梢灶A(yù)先形成粘結(jié)層20，然后將粘結(jié)層20附接在支撐基底10上，或者可以通過(guò)用粘結(jié)材料涂覆支撐基底10并使其退火來(lái)形成粘結(jié)層20。例如，粘結(jié)層20可以由硅樹(shù)脂、環(huán)氧樹(shù)脂、聚酰亞胺樹(shù)脂或丙烯酸樹(shù)脂形成。在支撐基底10上設(shè)置附接有第一連接凸起180的第一預(yù)備半導(dǎo)體基底100。附接到第一預(yù)備半導(dǎo)體基底100的第一連接凸起180和附接在支撐基底10上的粘結(jié)層20可以彼此面對(duì)。圖11是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的將第一預(yù)備半導(dǎo)體基底100附接到半導(dǎo)體封裝件Ia的支撐基底10的操作的剖視圖。參照?qǐng)D11，使用粘結(jié)層20將第一預(yù)備半導(dǎo)體基底100附接到支撐基底10。可以將第一預(yù)備半導(dǎo)體基底100的第一表面102設(shè)置為面對(duì)形成在支撐基底10上的粘結(jié)層20。如果粘結(jié)層20是柔性的，第一連接凸起180的第一高度Hl小于粘結(jié)層20的第二高度H2，那么，第一連接凸起180的暴露表面可以被粘結(jié)層20完全包圍。因此，粘結(jié)層20 可以圍繞第一預(yù)備半導(dǎo)體基底100的第一表面102的暴露部分和第一連接凸起180的暴露表面。然后，為了將第一預(yù)備半導(dǎo)體基底100穩(wěn)固地附接到支撐基底10，可以選擇性地執(zhí)行用于使粘結(jié)層20的一部分或整個(gè)粘結(jié)層20固化的退火操作。圖12是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的將半導(dǎo)體封裝件Ia的第一預(yù)備半導(dǎo)體基底100的一部分去除的操作的剖視圖。參照?qǐng)D12，從第二表面104去除在圖11中示出的第一預(yù)備半導(dǎo)體基底100的一部分，以使第一貫穿電極120暴露。為了使第一貫穿電極120暴露，可以執(zhí)行化學(xué)機(jī)械拋光 (CMP)操作或蝕刻操作。如上所述，將在圖11中示出的第一預(yù)備半導(dǎo)體基底100的一部分去除以形成如在圖12中示出的第一半導(dǎo)體基底IOOa的操作被稱為背面打磨(back-lap)工藝。嚴(yán)格地說(shuō)，在圖11中示出的第一預(yù)備半導(dǎo)體基底100的第二表面104與在圖12 中示出的第一半導(dǎo)體基底IOOa的第二表面10 是不同的，但是因?yàn)樗鼈兙c相同的第一表面102相對(duì)，所以可以將兩者均稱為第二表面。由于拋光選擇性或蝕刻選擇性，所以第一貫穿電極120的從第一半導(dǎo)體基底IOOa的第二表面10 暴露的部分可以從第一半導(dǎo)體基底IOOa的第二表面10 突出。圖13是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在半導(dǎo)體封裝件Ia的第一半導(dǎo)體基底 IOOa中形成第一切割凹槽Kl的操作的剖視圖。參照?qǐng)D13，在第一半導(dǎo)體基底IOOa中形成第一切割凹槽K1，從而將第一半導(dǎo)體基底IOOa分成多個(gè)第一半導(dǎo)體芯片Cl?？梢酝ㄟ^(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域 SLR的一部分來(lái)形成第一切割凹槽K1?？梢酝ㄟ^(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR的一部分和芯片切割區(qū)域SLR中的粘結(jié)層20的一部分來(lái)形成第一切割凹槽Kl?？梢允褂玫镀蚣す鈦?lái)形成第一切割凹槽Kl。在經(jīng)由第一切割凹槽Kl將芯片切割區(qū)域SLR的那部分去除之后，芯片切割區(qū)域 SLR的圍繞芯片區(qū)域CR的剩余部分可被稱為第一剩余劃道區(qū)域Si?？梢酝ㄟ^(guò)僅去除粘結(jié)層20的一部分來(lái)形成第一切割凹槽K1，從而不暴露支撐基底10?？梢酝ㄟ^(guò)去除粘結(jié)層20的相對(duì)于第一半導(dǎo)體基底IOOa達(dá)到第三高度H3的部分來(lái)形成第一切割凹槽K1。因此，第三高度H3可小于第一高度HI。例如，第三高度H3可以為 5 μ m至20 μ m。另外，第三高度H3是從粘結(jié)層20去除的那部分的深度。另外，第三高度H3可小于第二高度H2。因此，可以通過(guò)去除粘結(jié)層20達(dá)第一半導(dǎo)體基底IOOa的第一表面102與第一連接凸起180的最上面的表面之間的深度來(lái)形成第一切割凹槽Kl。另外，因?yàn)榈谝话雽?dǎo)體基底IOOa的第一半導(dǎo)體芯片Cl在第一半導(dǎo)體基底IOOa中彼此分開(kāi)，所以第一半導(dǎo)體芯片Cl的兩個(gè)相對(duì)的表面分別是第一半導(dǎo)體基底IOOa的第一表面102的一部分和第二表面10 的一部分。因此，可以將第一半導(dǎo)體芯片Cl的兩個(gè)相對(duì)的表面稱為第一表面102和第二表面l(Ma。第一半導(dǎo)體芯片Cl可以由芯片區(qū)域CR和圍繞芯片區(qū)域CR的第一剩余劃道區(qū)域 Sl形成。圖14是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在半導(dǎo)體封裝件Ia的第一半導(dǎo)體芯片Cl 上附接多個(gè)第二半導(dǎo)體芯片C2的操作的剖視圖。參照?qǐng)D14，將第二半導(dǎo)體芯片C2附接到彼此分開(kāi)的第一半導(dǎo)體芯片Cl?？梢苑謩e對(duì)應(yīng)于第一半導(dǎo)體芯片Cl附接第二半導(dǎo)體芯片C2。附接第二半導(dǎo)體芯片C2以將其堆疊在第一半導(dǎo)體芯片Cl上，使得第一半導(dǎo)體芯片Cl的第二表面10 的多個(gè)部分暴露。艮口， 第二半導(dǎo)體芯片C2可以具有比第一半導(dǎo)體芯片Cl的芯片表面積小的芯片表面積。只要第一切割凹槽Kl未被第二半導(dǎo)體芯片C2完全覆蓋，第二半導(dǎo)體芯片C2就可以具有比第一半導(dǎo)體芯片Cl的芯片表面積大的芯片表面積。然而，在這種情況下，第二半導(dǎo)體芯片C2之間的距離還需要大于第二切割凹槽K2(稍后將參照?qǐng)D17加以描述)的第二寬度W2。第二半導(dǎo)體芯片C2可以包括第二有源區(qū)域Α2，各個(gè)半導(dǎo)體器件將形成在第二有源區(qū)域Α2中。另外，可以在第二半導(dǎo)體芯片C2中形成保護(hù)第二有源區(qū)域Α2的第二保護(hù)層 140a和暴露在第二保護(hù)層140a處的第二焊盤160a。另外，可以在每個(gè)第二焊盤160a上附接電連接到每個(gè)第二焊盤160a的多個(gè)第二連接凸起180a。包括在第二半導(dǎo)體芯片C2中的第二有源區(qū)域A2、第二連接凸起180a、第二貫穿電極120a、第二保護(hù)層140a和第二焊盤160a的描述在這里未被提及，它們可以分別對(duì)應(yīng)于包括在第一半導(dǎo)體芯片Cl中的第一有源區(qū)域Al、第一連接凸起180、第一貫穿電極120、第一保護(hù)層140和第一焊盤160的描述。可以附接第二半導(dǎo)體芯片C2，使得第二連接凸起180a面對(duì)第一半導(dǎo)體芯片Cl的第二表面10如。第二連接凸起180a可以與從第一半導(dǎo)體芯片Cl的第二表面10 暴露的每個(gè)第一貫穿電極120接觸，從而被電連接到每個(gè)第一貫穿電極120。可以在第二半導(dǎo)體芯片C2中形成第二貫穿電極120a。然而，當(dāng)將要形成的半導(dǎo)體封裝件僅包括兩個(gè)半導(dǎo)體芯片(即，第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2)時(shí)，可以不形成第二貫穿電極120a。第二焊盤160a可以電連接到第二有源區(qū)域A2或第二貫穿電極120a。因此，第一連接凸起180可以電連接到第二有源區(qū)域或第二貫穿電極120a，或者可以經(jīng)由第一貫穿電極120被電連接到第一有源區(qū)域Al?？梢栽诘谝话雽?dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間形成第一底部填充材料層 60a。第一底部填充材料層60a可以用作第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的粘結(jié)層?？蛇x地，第一底部填充材料層60a可以填充第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片 C2之間的空間。第一底部填充材料層60a可以在將第二半導(dǎo)體芯片C2附接在第一半導(dǎo)體芯片Cl上之前預(yù)先形成，或者可以在附接第二半導(dǎo)體芯片C2之后形成?？蛇x地，在該操作中可以不形成第一底部填充材料層60a。在這種情況下，稍后將參照?qǐng)D16描述的模塑層80可以用作第一底部填充材料層60a。圖15是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在半導(dǎo)體封裝件Ia的第二半導(dǎo)體芯片C2 上附接第三半導(dǎo)體芯片C3的操作的剖視圖。參照?qǐng)D15，在堆疊在第一半導(dǎo)體芯片Cl上的第二半導(dǎo)體芯片C2上分別附接第三半導(dǎo)體芯片C3。在圖15中，每個(gè)第三半導(dǎo)體芯片C3的芯片表面積與每個(gè)第二半導(dǎo)體芯片 C2的芯片表面積相同，但不限于此。例如，每個(gè)第三半導(dǎo)體芯片C3的芯片表面積可以小于每個(gè)第二半導(dǎo)體芯片C2的芯片表面積。第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3之間的連接的描述在這里未被提及，其可以對(duì)應(yīng)于第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的連接的描述。圖16是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的形成半導(dǎo)體封裝件Ia的模塑層80的操作的剖視圖。參照?qǐng)D16，模塑層80被形成為覆蓋第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80可被形成為完全填充第一切割凹槽K1。模塑層80可以包含例如EMC或陶瓷材料。如上所述，第一底部填充材料層60a可以在前述操作中單獨(dú)形成，或者可被形成為模塑層80的一部分。另外，第二底部填充材料層60b可以在前述操作中單獨(dú)形成，或者可被形成為模塑層80的一部分。圖17是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在半導(dǎo)體封裝件Ia中形成第二切割凹槽 K2的操作的剖視圖。參照?qǐng)D17，將模塑層80的一部分去除，以形成第二切割凹槽K2。通過(guò)去除模塑層 80和/或粘結(jié)層20的一部分來(lái)形成第二切割凹槽K2，使得第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3未被暴露。
具體地說(shuō)，第二切割凹槽K2可以被形成為使得第二切割凹槽K2不暴露第一切割凹槽Kl的側(cè)壁。即，即使當(dāng)形成有第二切割凹槽K2時(shí)，仍可以通過(guò)剩余的模塑層80來(lái)完全覆蓋第一切割凹槽Kl的側(cè)壁。因此，第二切割凹槽K2可以具有比第一切割凹槽Kl的第一寬度Wl小的第二寬度W2。另外，第二切割凹槽K2的中心和第一切割凹槽Kl的中心盡可能地彼此對(duì)應(yīng)，使得模塑層80保留在第二切割凹槽K2的側(cè)壁和第一切割凹槽Kl的側(cè)壁之間。具體地說(shuō)，模塑層80的填充在形成于粘結(jié)層20中的第一切割凹槽Kl中且在形成第二切割凹槽K2之后保留的部分可以是突出部80a。在圖IA中示出的半導(dǎo)體封裝件Ia的突出部80a的寬度Dl可以對(duì)應(yīng)于第一切割凹槽Kl的第一寬度Wl和第二切割凹槽K2的第二寬度W2之間的差的一半?？梢栽谀Ｋ軐?0中形成第二切割凹槽K2，從而將模塑層80分成覆蓋多個(gè)第一半導(dǎo)體芯片Cl中的一個(gè)第一半導(dǎo)體芯片Cl、與多個(gè)第二半導(dǎo)體芯片C2中的一個(gè)第二半導(dǎo)體芯片C2對(duì)應(yīng)且與多個(gè)第三半導(dǎo)體芯片C3中的一個(gè)第三半導(dǎo)體芯片C3對(duì)應(yīng)的各個(gè)模塑層。第二切割凹槽K2可被形成為穿過(guò)模塑層80，使得相應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3形成一個(gè)半導(dǎo)體封裝件。即，可以通過(guò)第二切割凹槽 K2來(lái)執(zhí)行半導(dǎo)體封裝件之間的分離的劃片操作(singulation)。另外，第二切割凹槽K2可被形成為不穿過(guò)粘結(jié)層20。即，支撐基底10可以不暴露于第二切割凹槽K2中。因此，支撐基底10在隨后的工藝中被分離之后可以被重新使用。第四高度H4 ( S卩，第二切割凹槽K2距離第一表面102的深度)可以大于第三高度 H3(即，第一切割凹槽Kl距離第一表面102的深度)。另外，第四高度H4可以小于第二高度H2。因此，第四高度H4可以大于至少5 μ m,且小于200 μ m(即，第二高度H2的厚度的上限)?？梢酝ㄟ^(guò)使用刀片或激光來(lái)形成第二切割凹槽K2?？梢允褂眯纬蓪挼那锌趯挾鹊牡镀蛐纬烧那锌趯挾鹊牡镀蛘呤褂眠@兩種刀片來(lái)形成第一切割凹槽Kl和第二切割凹槽K2。可選地，可以使用形成相對(duì)寬的寬度的激光來(lái)形成第一切割凹槽K1，并可以使用形成相對(duì)窄的寬度的激光來(lái)形成第二切割凹槽K2。接下來(lái)，通過(guò)移除其上附接有粘結(jié)層20的支撐基底10，可以形成多個(gè)各自分開(kāi)的半導(dǎo)體封裝件Ia(其中一個(gè)半導(dǎo)體封裝件Ia在圖IA中示出)。因此，第一厚度Tl (即，在圖IA中示出的半導(dǎo)體封裝件Ia的突出部80a的厚度)可以對(duì)應(yīng)于第三高度H3 (即，第一切割凹槽Kl在粘結(jié)層20中的深度)。因此，在圖IA中示出的半導(dǎo)體封裝件Ia中，可以形成與劃道的一部分對(duì)應(yīng)的具有相對(duì)窄的寬度的薄模塑層80。因此，可以形成與芯片級(jí)封裝件(CSP)類似的半導(dǎo)體封裝件。 另外，可以通過(guò)使用貫穿電極形成堆疊半導(dǎo)體封裝件來(lái)減小芯片體積或者使芯片體積最小化。圖18和圖19是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造圖2的半導(dǎo)體封裝件的方法的剖視圖，圖2的半導(dǎo)體封裝件是圖1的半導(dǎo)體封裝件的修改實(shí)施例。圖18是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在本發(fā)明構(gòu)思的半導(dǎo)體封裝件Ia的修改實(shí)施例中形成模塑層80的操作的剖視圖。圖18示出了在執(zhí)行圖8至圖15的形成半導(dǎo)體封裝件Ia的方法的操作之后制造半導(dǎo)體封裝件Ib的方法，但下文中在第三半導(dǎo)體芯片C3 的結(jié)構(gòu)方面有所不同。
參照?qǐng)D18，模塑層80被形成為圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80可以被形成為完全填充第一切割凹槽K1。模塑層80可以包含例如EMC或陶瓷材料。模塑層80完全覆蓋第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2，但是可以使第三半導(dǎo)體芯片C3的一部分暴露。即，第三半導(dǎo)體芯片C3的與第三有源區(qū)域A3相對(duì)的表面可以暴露在模塑層80處。與在圖8至圖15中示出的第三半導(dǎo)體芯片C3不同，在圖18中示出的第三半導(dǎo)體芯片C3可以不包括貫穿電極。然而，當(dāng)在隨后的操作中將需要附加電源的裝置(例如，熱電裝置)附接到第三半導(dǎo)體芯片C3的暴露表面時(shí)，與在圖8至圖15中示出的第三半導(dǎo)體芯片C3相同，第三半導(dǎo)體芯片C3可以包括第三貫穿電極120b。圖19是示出在參照?qǐng)D18描述的操作中形成的模塑層80中形成第二切割凹槽K2 的操作的剖視圖。參照?qǐng)D19，將模塑層80的一部分去除，從而形成第二切割凹槽K2?？梢酝ㄟ^(guò)去除模塑層80和/或粘結(jié)層20的一部分來(lái)形成第二切割凹槽K2，使得第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3未被暴露。具體地說(shuō)，第二切割凹槽K2可以被形成為未暴露第一切割凹槽Kl的側(cè)壁。因此， 第二切割凹槽K2可以被形成為具有比第一切割凹槽Kl的第一寬度Wl窄的第二寬度WZ0模塑層80的填充在形成于粘結(jié)層20中的第一切割凹槽Kl中且在形成第二切割凹槽K2之后保留的部分可以是突出部80a。接下來(lái)，通過(guò)移除其上附接有粘結(jié)層20的支撐基底10，可以形成多個(gè)各自分開(kāi)的半導(dǎo)體封裝件Ib (其中一個(gè)半導(dǎo)體封裝件Ib在圖2中示出)。因此，第一厚度Tl ( S卩，在圖 2中示出的半導(dǎo)體封裝件Ib的突出部80a的厚度)可以對(duì)應(yīng)于第三高度H3(即，第一切割凹槽Kl在粘結(jié)層20中的深度)。圖20至圖M是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體封裝件Ic的方法的剖視圖。圖20至圖M示出了在參照?qǐng)D8至圖12描述的方法的操作之后執(zhí)行的操作。因此，根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的制造半導(dǎo)體封裝件Ic的方法對(duì)應(yīng)于參照?qǐng)D8至圖12 描述的方法。圖20是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中將第二半導(dǎo)體基底200a附接到第一半導(dǎo)體基底IOOa的操作的剖視圖。參照?qǐng)D20，將第二半導(dǎo)體基底200a附接在第一半導(dǎo)體基底IOOa上。第二半導(dǎo)體基底200a可以與第一半導(dǎo)體基底IOOa是相同類型的半導(dǎo)體基底。即，可以在第二半導(dǎo)體基底200a中形成與在第一半導(dǎo)體基底IOOa中形成的各個(gè)半導(dǎo)體器件的類型相同的各個(gè)半導(dǎo)體器件，并且第二半導(dǎo)體基底200a可以包括與第一半導(dǎo)體基底IOOa的芯片區(qū)域CR具有相同的表面積的芯片區(qū)域CR和與第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR具有相同的表面積的芯片切割區(qū)域SLR。第一半導(dǎo)體基底IOOa的芯片區(qū)域CR和芯片切割區(qū)域SLR也可以分別被稱為第一芯片區(qū)域和第一芯片切割區(qū)域。制造第二半導(dǎo)體基底200a的方法可以對(duì)應(yīng)于參照?qǐng)D8至圖12描述的制造第一半導(dǎo)體基底IOOa的方法。即，根據(jù)參照?qǐng)D8至圖12描述的制造第一半導(dǎo)體基底IOOa的方法來(lái)形成兩個(gè)半導(dǎo)體基底。然后，在將一個(gè)半導(dǎo)體基底附接在支撐基底10上時(shí)，將所述一個(gè)半導(dǎo)體基底與另一半導(dǎo)體基底分離。粘結(jié)層20也與另一半導(dǎo)體基底分離。在這種情況下， 所述一個(gè)半導(dǎo)體基底可以對(duì)應(yīng)于第一半導(dǎo)體基底100a，另一半導(dǎo)體基底可以對(duì)應(yīng)于第二半導(dǎo)體基底200a。然而，制造第二半導(dǎo)體基底200a的方法不限于此，并且可以是在不脫離本發(fā)明構(gòu)思的技術(shù)范圍的情況下能由本領(lǐng)域的普通技術(shù)人員選擇的任何方法。包括在第二半導(dǎo)體芯片C2中的第二有源區(qū)域A2、第二連接凸起180a、第二貫穿電極120a、第二保護(hù)層140a和第二焊盤160a的描述在這里未被提及，它們可以分別對(duì)應(yīng)于包括在第一半導(dǎo)體芯片Cl中的第一有源區(qū)域Al、第一連接凸起180、第一貫穿電極120、第一保護(hù)層140和第一焊盤160的描述。可以將第二半導(dǎo)體基底200a對(duì)齊并附接在第一半導(dǎo)體基底IOOa上，使得第一半導(dǎo)體基底IOOa的芯片區(qū)域CR和芯片切割區(qū)域SLR分別與第二半導(dǎo)體基底200a的芯片區(qū)域CR和芯片切割區(qū)域SLR彼此對(duì)應(yīng)。第二半導(dǎo)體基底200a的第二連接凸起180a可以與第一半導(dǎo)體基底IOOa接觸，從而對(duì)應(yīng)于第一半導(dǎo)體基底IOOa的第一貫穿電極120。因此，第二連接凸起180a和第一貫穿電極120可以彼此電連接。另外，可以在第一半導(dǎo)體基底IOOa和第二半導(dǎo)體基底200a之間形成第一填充材料層60a?？蛇x地，第一填充材料層60a可以與模塑層80(稍后將進(jìn)行描述)由相同的材料形成。當(dāng)?shù)谝惶畛洳牧蠈?0a和模塑層80 —起形成時(shí)，第一填充材料層60a可以是模塑層 80的一部分。圖21是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中將第三半導(dǎo)體基底300a附接到第二半導(dǎo)體基底200a的操作的剖視圖。參照?qǐng)D21，在附接在第一半導(dǎo)體基底IOOa上的第二半導(dǎo)體基底200a上附接第三半導(dǎo)體基底300a。可以按照與參照?qǐng)D20描述的在第一半導(dǎo)體基底100a上附接第二半導(dǎo)體基底200a 的方式相同的方式，在第二半導(dǎo)體基底200a上附接第三半導(dǎo)體基底300a。圖22是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第一切割凹槽Kla的操作的剖視圖。 參照?qǐng)D22，在第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a 中形成第一切割凹槽Kla，從而將第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a分別分成第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3?？梢酝ㄟ^(guò)去除第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a的芯片切割區(qū)域SLR的一部分來(lái)形成第一切割凹槽Kla?？梢酝ㄟ^(guò)去除第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a的芯片切割區(qū)域SLR的一部分同時(shí)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR中的粘結(jié)層20的一部分來(lái)形成第一切割凹槽Kla。可以使用刀片或激光來(lái)形成第一切割凹槽Kla。 在通過(guò)形成第一切割凹槽Kla將第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a的芯片切割區(qū)域SLR的一部分去除之后，芯片切割區(qū)域SLR的圍繞第一半導(dǎo)體基底100a、第二半導(dǎo)體基底200a和第三半導(dǎo)體基底300a的芯片區(qū)域CR的剩余部分可以分別被稱為第一剩余劃道區(qū)域Si、第二剩余劃道區(qū)域S2和第三剩余劃道區(qū)域S3。
可以通過(guò)僅去除粘結(jié)層20的一部分來(lái)形成第一切割凹槽Kla，使得支撐基底10未被暴露?？梢酝ㄟ^(guò)去除粘結(jié)層20的相對(duì)于第一半導(dǎo)體基底IOOa達(dá)到第三高度H3a的部分來(lái)形成第一切割凹槽Kla。因此，第三高度H3a可以小于第一高度HI。第三高度H3a可以為例如大約5 μ m至20 μ m。另外，第三高度H3a可以小于第二高度H2。因此，可以通過(guò)去除粘結(jié)層20達(dá)第一半導(dǎo)體基底IOOa的第一表面102與第一連接凸起180的最上面的表面之間的深度來(lái)形成第一切割凹槽Kla。第一半導(dǎo)體芯片Cl可以由第一半導(dǎo)體基底IOOa的芯片區(qū)域CR以及圍繞該芯片區(qū)域CR的第一剩余劃道區(qū)域Sl形成，第二半導(dǎo)體芯片C2可以由第二半導(dǎo)體基底200a的芯片區(qū)域CR以及圍繞該芯片區(qū)域CR的第二剩余劃道區(qū)域S2形成，第三半導(dǎo)體芯片C3可以由第三半導(dǎo)體基底300a的芯片區(qū)域CR以及圍繞該芯片區(qū)域CR的第三剩余劃道區(qū)域S3 形成。圖23是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成模塑層80的操作的剖視圖。參照?qǐng)D23，模塑層80被形成為完全覆蓋第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2 和第三半導(dǎo)體芯片C3。模塑層80可以被形成為完全填充第一切割凹槽Kla。例如，模塑層 80可以包含EMC或陶瓷材料。如上所述，第一底部填充材料層60a可以在前述操作中單獨(dú)地形成，或者可以一起形成為模塑層80的一部分。同樣，第二底部填充材料層60b可以在前述操作中單獨(dú)地形成，或者可以一起形成為模塑層80的一部分。圖M是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第二切割凹槽K2a的操作的剖視圖。參照?qǐng)D對(duì)，通過(guò)去除模塑層80的一部分來(lái)形成第二切割凹槽K2a。可以通過(guò)去除模塑層80和/或粘結(jié)層20的一部分來(lái)形成第二切割凹槽K2a，使得第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3未被暴露。第四高度H4a(即，第二切割凹槽Kh距離第一表面102的深度)可以大于上面描述的第三高度H3a。另外，第四高度!1如可以小于第二高度H2。因此，第四高度!1如可以大于至少大約5 μ m,且小于大約200 μ m(即，第二高度H2的厚度的上限)。具體地說(shuō)，第二切割凹槽Kh可以被形成為不使第一切割凹槽Kla的側(cè)壁暴露。因此，第二切割凹槽Kh可以被形成為具有比第一切割凹槽Kla的第一寬度Wla窄的第二寬度W2a。另外，第二切割凹槽K2a的中心和第一切割凹槽Kla的中心盡可能地彼此對(duì)應(yīng)，使得模塑層80保留在第二切割凹槽K2a的側(cè)壁和第一切割凹槽Kla的側(cè)壁之間。具體地說(shuō)， 模塑層80的填充在形成于粘結(jié)層20中的第一切割凹槽Kla中且在形成第二切割凹槽K2a 之后保留的部分可以是突出部80a。第二切割凹槽Kh可以被形成為穿過(guò)模塑層80，使得相應(yīng)的第一半導(dǎo)體芯片Cl、 第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3形成一個(gè)半導(dǎo)體封裝件。可以使用刀片或激光來(lái)形成第二切割凹槽K2a。接下來(lái)，通過(guò)移除其上附接有粘結(jié)層20的支撐基底10，可以形成多個(gè)各自分開(kāi)的半導(dǎo)體封裝件Ic (其中一個(gè)半導(dǎo)體封裝件Ic在圖3中示出)。因此，第一厚度Tl (即，在圖3中示出的半導(dǎo)體封裝件Ic的突出部80a的厚度)可以對(duì)應(yīng)于第三高度H3a(即，第一切割凹槽Kla在粘結(jié)層20中的深度)。圖25和圖沈是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的制造半導(dǎo)體封裝件Id的方法的剖視圖。圖25是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成模塑層80的操作的剖視圖。圖25示出了在執(zhí)行圖20至圖22的形成半導(dǎo)體封裝件Ic的方法的操作之后制造半導(dǎo)體封裝件Id的方法，但下文中在第三半導(dǎo)體芯片C3的結(jié)構(gòu)方面不同。參照?qǐng)D25，形成模塑層80，以圍繞第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。模塑層80可以被形成為完全填充第一切割凹槽Kla。模塑層80可以包含例如EMC或陶瓷材料。模塑層80完全覆蓋第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2，但可以使第三半導(dǎo)體芯片C3的一部分暴露。即，第三半導(dǎo)體芯片C3的與第三有源區(qū)域A3相對(duì)的表面可以暴露在模塑層80處。與在圖20至圖22中示出的第三半導(dǎo)體芯片C3不同，在圖25中示出的第三半導(dǎo)體芯片C3可以不包括貫穿電極。圖沈是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第二切割凹槽K2a的操作的剖視圖。參照?qǐng)D沈，將模塑層80的一部分去除，從而形成第二切割凹槽K2a。可以通過(guò)去除模塑層80和/或粘結(jié)層20的一部分來(lái)形成第二切割凹槽K2a，使得第一半導(dǎo)體芯片Cl、 第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3未被暴露。具體地說(shuō)，第二切割凹槽Kh可以被形成為不使第一切割凹槽Kla的側(cè)壁暴露。因此，第二切割凹槽Kh可以被形成為具有比第一切割凹槽Kla的第一寬度Wla窄的第二寬度擬a。模塑層80的填充在形成于粘結(jié)層20中的第一切割凹槽Kla中且在形成第二切割凹槽I^a之后保留的部分可以是突出部80a。接下來(lái)，通過(guò)移除其上附接有粘結(jié)層20的支撐基底10，可以形成多個(gè)各自分開(kāi)的半導(dǎo)體封裝件Id(其中一個(gè)半導(dǎo)體封裝件Id在圖4中示出)。因此，第一厚度Tl (即，在圖4中示出的半導(dǎo)體封裝件Id的突出部80a的厚度)可以對(duì)應(yīng)于第三高度H3a(即，第一切割凹槽Kla在粘結(jié)層20中的深度)。圖27至圖31是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體封裝件If的方法的剖視圖。根據(jù)參照?qǐng)D27至圖31描述的當(dāng)前實(shí)施例的方法的描述在這里未被包括，其可以對(duì)應(yīng)于根據(jù)參照?qǐng)D13至圖17描述的實(shí)施例的方法的描述。圖27是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第一切割凹槽Kl的操作的剖視圖。圖27示出了在參照?qǐng)D8至圖12描述的制造半導(dǎo)體封裝件的方法之后執(zhí)行的操作。參照?qǐng)D27和圖13，在第一半導(dǎo)體基底IOOa中形成第一切割凹槽K1，從而將第一半導(dǎo)體基底IOOa分成多個(gè)第一半導(dǎo)體芯片Cl。可以通過(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR的一部分來(lái)形成第一切割凹槽K1。可以通過(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR的一部分和芯片切割區(qū)域SLR中的粘結(jié)層20的一部分來(lái)形成第一切割凹槽K1?？梢允褂玫镀蚣す鈦?lái)形成第一切割凹槽K1?？梢酝ㄟ^(guò)僅去除粘結(jié)層20的一部分來(lái)形成第一切割凹槽K1，以使支撐基底10未被暴露。可以通過(guò)去除粘結(jié)層20的相對(duì)于第一半導(dǎo)體基底IOOa達(dá)到第三高度H3的部分來(lái)形成第一切割凹槽K1。因此，第三高度H3可以小于第一高度HI。例如，第三高度H3可以為大約5 μ m至大約20 μ m。另外，第三高度H3可以是粘結(jié)層20的被去除的部分的深度。第一切割凹槽Kl可以被形成為具有第一寬度W1。第一切割凹槽Kl的第一寬度 Wl可以小于第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR的寬度。因此，在形成第一切割凹槽 Kl之后，除第一半導(dǎo)體基底IOOa的芯片區(qū)域CR之外，在第一半導(dǎo)體芯片Cl中還可以包括第一剩余劃道區(qū)域Sl ( S卩，芯片切割區(qū)域SLR的剩余部分)。圖觀是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中在第一半導(dǎo)體芯片Cl上附接第二半導(dǎo)體芯片C2的操作的剖視圖。參照?qǐng)D28，在分開(kāi)的第一半導(dǎo)體芯片Cl上附接第二半導(dǎo)體芯片C2。可以分別對(duì)應(yīng)于第一半導(dǎo)體芯片Cl附接第二半導(dǎo)體芯片C2?？梢栽诘谝话雽?dǎo)體芯片Cl上堆疊第二半導(dǎo)體芯片C2，使得第一半導(dǎo)體芯片Cl的第二表面10 的一部分被暴露。即，第二半導(dǎo)體芯片C2可以具有比第一半導(dǎo)體芯片Cl的芯片表面積小的芯片表面積。參照?qǐng)D14和圖28，在圖14中示出的第二半導(dǎo)體芯片C2的芯片表面積可以小于第一半導(dǎo)體芯片Cl的芯片區(qū)域CR的芯片表面積。然而，在圖觀中示出的第二半導(dǎo)體芯片 C2的芯片表面積可以大于第一半導(dǎo)體芯片Cl的芯片區(qū)域CR的芯片表面積。詳細(xì)地說(shuō)，根據(jù)參照?qǐng)D觀描述的當(dāng)前實(shí)施例的方法中的第二半導(dǎo)體芯片C2的芯片區(qū)域具有與第一半導(dǎo)體芯片Cl的芯片區(qū)域的表面積相同的表面積。另外，第二半導(dǎo)體芯片C2還包括第二剩余劃道區(qū)域S2。S卩，可以通過(guò)將與第一半導(dǎo)體芯片Cl具有相同尺寸的相同類型的半導(dǎo)體基底分開(kāi)來(lái)形成第二半導(dǎo)體芯片C2。然而，通過(guò)將相同類型的半導(dǎo)體基底分開(kāi)，第二半導(dǎo)體芯片 C2可以被形成為具有比第一寬度Wl大的第三寬度。因此，當(dāng)將第二半導(dǎo)體芯片C2附接在第一半導(dǎo)體芯片Cl上時(shí)，可以在第二半導(dǎo)體芯片C2之間形成距離W3。因此，當(dāng)通過(guò)堆疊相同類型的半導(dǎo)體芯片來(lái)形成根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法的半導(dǎo)體封裝件時(shí)，附接在第一半導(dǎo)體芯片Cl上的第二半導(dǎo)體芯片C2的第二剩余劃道區(qū)域S2的表面積可以小于第一半導(dǎo)體芯片Cl的第一剩余劃道區(qū)域Sl的表面積。圖四是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中將第三半導(dǎo)體芯片C3附接到第二半導(dǎo)體芯片C2的操作的剖視圖。參照?qǐng)D29，分別在堆疊在第一半導(dǎo)體芯片Cl上的第二半導(dǎo)體芯片C2上附接第三半導(dǎo)體芯片C3。第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3之間的連接的描述在這里未被提及，其可以對(duì)應(yīng)于第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的連接的描述。圖30是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成模塑層80的操作的剖視圖。參照?qǐng)D20，模塑層80被形成為完全覆蓋第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2 和第三半導(dǎo)體芯片C3。模塑層80可以被形成為完全填充第一切割凹槽K1。模塑層80可以包含例如EMC或陶瓷材料。圖31是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第二切割凹槽K2的操作的剖視圖。參照?qǐng)D31，通過(guò)去除模塑層80的一部分來(lái)形成第二切割凹槽K2。可以通過(guò)去除模塑層80和/或粘結(jié)層20的一部分來(lái)形成第二切割凹槽K2，以使第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3未被暴露。然后，通過(guò)移除附接到粘結(jié)層20的支撐基底10，可以形成多個(gè)各自分開(kāi)的半導(dǎo)體封裝件If (其中一個(gè)半導(dǎo)體封裝件If在圖6中示出)。圖32至圖34是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體封裝件Ig的方法的剖視圖。圖32是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中將第一半導(dǎo)體基底IOOa附接到支撐基底10的操作的剖視圖。參照?qǐng)D32，使用粘結(jié)層20將第一半導(dǎo)體基底IOOa附接在支撐基底10上。第一半導(dǎo)體基底IOOa的第一表面102可以被設(shè)置為背對(duì)形成在支撐基底10上的粘結(jié)層20。因此，第一半導(dǎo)體基底IOOa可以具有面朝上的形式，其中，作為有源表面的第一表面102面向上。在將第一半導(dǎo)體基底IOOa附接到支撐基底10之前，可以對(duì)第一半導(dǎo)體基底IOOa執(zhí)行背面打磨工藝。圖33是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中形成第一切割凹槽Kl的操作的剖視圖。參照?qǐng)D33，在第一半導(dǎo)體基底IOOa中形成第一切割凹槽K1，從而將第一半導(dǎo)體基底IOOa分成多個(gè)第一半導(dǎo)體芯片Cl?？梢酝ㄟ^(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域 SLR的一部分來(lái)形成第一切割凹槽K1。可以通過(guò)去除第一半導(dǎo)體基底IOOa的芯片切割區(qū)域SLR的一部分以及芯片切割區(qū)域SLR中的粘結(jié)層20的一部分來(lái)形成第一切割凹槽K1。圖34是示出在根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的方法中在第一半導(dǎo)體基底IOOa上附接第二半導(dǎo)體芯片C2的操作的剖視圖。參照?qǐng)D34，在第一半導(dǎo)體芯片Cl上堆疊第二半導(dǎo)體芯片C2?？梢愿浇拥诙雽?dǎo)體芯片C2，使得第二連接凸起180a面對(duì)第一半導(dǎo)體基底IOOa的第一表面102。在第二半導(dǎo)體芯片C2中，第二連接凸起180a可以附接在第二有源區(qū)域A2的有源表面上。在這種情況下，第一半導(dǎo)體基底IOOa和第二半導(dǎo)體芯片C2可以具有相應(yīng)的有源表面彼此面對(duì)的面對(duì)面的形式。根據(jù)參照?qǐng)D32至圖34描述的當(dāng)前實(shí)施例的制造半導(dǎo)體封裝件的方法的描述在這里未被提及，其可以對(duì)應(yīng)于根據(jù)參照?qǐng)D13至圖17描述的實(shí)施例的制造半導(dǎo)體封裝件的方法。因此，可以形成半導(dǎo)體封裝件Ig(其中一個(gè)半導(dǎo)體封裝件Ig在圖7中示出)。圖35是示出根據(jù)上面參照?qǐng)D8至圖17、圖8至圖17、圖M至圖31或圖32至圖 34描述的實(shí)施例的制造半導(dǎo)體封裝件la、lb、If或Ig的方法的流程圖。參照?qǐng)D35和圖11或圖12，在操作SlOO中，使用粘結(jié)層20將第一預(yù)備半導(dǎo)體基底 100或第一半導(dǎo)體基底IOOa附接在支撐基底10上。第一預(yù)備半導(dǎo)體基底100或第一半導(dǎo)體基底IOOa包括多個(gè)第一半導(dǎo)體芯片Cl?？梢栽趫?zhí)行背面打磨工藝之前將第一預(yù)備半導(dǎo)體基底100附接在支撐基底10上。可選地，可以在執(zhí)行背面打磨工藝之后將第一半導(dǎo)體基底IOOa附接在支撐基底10上。參照?qǐng)D35以及圖15、圖27或圖33，在操作S200中，將第一半導(dǎo)體基底IOOa分成多個(gè)第一半導(dǎo)體芯片Cl。
參照?qǐng)D35和圖14、圖觀或圖34，在操作S300中，將分別對(duì)應(yīng)于第一半導(dǎo)體芯片 Cl的第二半導(dǎo)體芯片C2分別附接在第一半導(dǎo)體芯片Cl上。例如，當(dāng)形成包括三個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝件時(shí)，參照?qǐng)D35和圖15或圖29，在操作S400中，將第三半導(dǎo)體芯片C3 附接在第二半導(dǎo)體芯片C2上。因此，相應(yīng)的第二半導(dǎo)體芯片C2或者第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3分別被堆疊在第一半導(dǎo)體芯片Cl上。當(dāng)將要堆疊四個(gè)或更多個(gè)半導(dǎo)體芯片時(shí)，可以重復(fù)該操作。在操作S500中，可以對(duì)堆疊的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2或者第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3選擇性地執(zhí)行缺陷測(cè)試。這里，可以經(jīng)由暴露在第三半導(dǎo)體芯片C3上的第三貫穿電極120b來(lái)執(zhí)行缺陷測(cè)試?？梢栽趯⒌谝话雽?dǎo)體基底IOOa附接在支撐基底10上之后執(zhí)行缺陷測(cè)試，可以在將第一半導(dǎo)體基底IOOa 分成第一半導(dǎo)體芯片Cl之后執(zhí)行缺陷測(cè)試，或者可以在將第二半導(dǎo)體芯片C2附接在第一半導(dǎo)體芯片Cl上之后執(zhí)行缺陷測(cè)試。參照?qǐng)D35和圖16、圖18或圖30，在操作S600中形成模塑層80。模塑層80可以覆蓋第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。然而，根據(jù)一些實(shí)施例， 最上面的半導(dǎo)體芯片(例如，第三半導(dǎo)體芯片C3)的上表面可以不被模塑層80覆蓋。參照?qǐng)D35和圖17、圖19或圖31，在操作S700中，將模塑層80的一部分去除，從而將第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2分成相應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的組，或者將第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3分成相應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3的組。參照?qǐng)D35和圖1A、圖2、圖6或圖7，在操作S800中，利用粘結(jié)層20將上面描述的支撐基底10移除，從而形成半導(dǎo)體封裝件la、lb、If或lg。圖36是示出根據(jù)上面參照?qǐng)D20至圖M或圖25至圖沈描述的實(shí)施例的制造半導(dǎo)體封裝件Ic或Id的方法的流程圖。參照?qǐng)D36和圖11或圖12，在操作S102中，使用粘結(jié)層20將第一預(yù)備半導(dǎo)體基底 100或第一半導(dǎo)體基底IOOa附接在支撐基底10上。第一預(yù)備半導(dǎo)體基底100或第一半導(dǎo)體基底IOOa包括多個(gè)第一半導(dǎo)體芯片Cl?？梢栽趫?zhí)行背面打磨工藝之前將第一預(yù)備半導(dǎo)體基底100附接在支撐基底10上?？蛇x地，可以在執(zhí)行背面打磨工藝之后將第一半導(dǎo)體基底IOOa附接在支撐基底10上。參照?qǐng)D36和圖20，在操作S202中，將第二半導(dǎo)體基底200a附接在第一半導(dǎo)體基底IOOa上。第二半導(dǎo)體基底200a包括多個(gè)第二半導(dǎo)體芯片C2。例如，當(dāng)形成包括三個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝件時(shí)，參照?qǐng)D36和圖21，在操作 S302中，將第三半導(dǎo)體基底300a附接在第二半導(dǎo)體基底200a上。當(dāng)將要堆疊四個(gè)或更多個(gè)半導(dǎo)體芯片時(shí)，可以重復(fù)該操作。參照?qǐng)D36和圖22，在操作S402中，可以將第一半導(dǎo)體基底IOOa分成第一半導(dǎo)體芯片Cl并將第二半導(dǎo)體基底200a分成第二半導(dǎo)體芯片C2，或者可以將第一半導(dǎo)體基底 IOOa分成第一半導(dǎo)體芯片Cl，將第二半導(dǎo)體基底200a分成第二半導(dǎo)體芯片C2并將第三半導(dǎo)體基底300a分成第三半導(dǎo)體芯片C3。因此，相應(yīng)的第二半導(dǎo)體芯片C2或者第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3分別被堆疊在第一半導(dǎo)體芯片Cl上。在將第一半導(dǎo)體芯片Cl分開(kāi)之后，在操作S502中，可以對(duì)堆疊的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2或者第一半導(dǎo)體芯片C1、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3 選擇性地執(zhí)行缺陷測(cè)試。這里，可以經(jīng)由暴露在第三半導(dǎo)體芯片C3上的第三貫穿電極120b 執(zhí)行缺陷測(cè)試。可以在將第一半導(dǎo)體基底IOOa附接在支撐基底10上之后執(zhí)行缺陷測(cè)試， 或者可以在將第二半導(dǎo)體芯片C2附接在第一半導(dǎo)體芯片Cl上之后執(zhí)行缺陷測(cè)試。參照?qǐng)D36和圖23或圖25，在操作S602中形成模塑層80。模塑層80可以覆蓋第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3。然而，根據(jù)一些實(shí)施例，最上面的半導(dǎo)體芯片(例如，第三半導(dǎo)體芯片C3)的上表面可以不被模塑層80覆蓋。參照?qǐng)D36和圖M或圖沈，在操作S702中，將模塑層80的一部分去除，從而將第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2分成相應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片 C2的組，或者將第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3分成相應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3的組。參照?qǐng)D36和圖3或圖4，在操作S802中，利用粘結(jié)層20將上面描述的支撐基底 10移除，從而形成半導(dǎo)體封裝件Ic或Id。圖37是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件的存儲(chǔ)卡8000的示意圖。存儲(chǔ)卡8000可被設(shè)置為使得控制器8100和存儲(chǔ)器8200彼此交換電信號(hào)。例如， 當(dāng)控制器8100發(fā)送命令時(shí)，存儲(chǔ)器8200可以傳輸數(shù)據(jù)。存儲(chǔ)器8200可以包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件。另外，存儲(chǔ)器8200 可以包括參照?qǐng)DIA至圖7描述的半導(dǎo)體器件中的至少一種。存儲(chǔ)卡8000可以是諸如存儲(chǔ)棒、智能媒體卡(SM)、安全數(shù)字卡(SD)、迷你安全數(shù)字卡(mini SD)或多媒體卡(MMC)的各種存儲(chǔ)卡中的任何存儲(chǔ)卡。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件，即使當(dāng)將存儲(chǔ)器芯片或控制器芯片堆疊在一起時(shí)，半導(dǎo)體封裝件的體積的增加仍被減小或最小化。因此，可以使用根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件來(lái)制造高容量或高性能的存儲(chǔ)卡8000。圖38是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件的電子系統(tǒng)9000的示意圖。參照?qǐng)D38，電子系統(tǒng)9000可以包括可經(jīng)由總線9400彼此進(jìn)行數(shù)據(jù)通信的處理器 9100、輸入/輸出裝置9300和存儲(chǔ)器9200。處理器9100可以執(zhí)行程序，并可以控制電子系統(tǒng)9000。輸入/輸出裝置9300可以用于輸入或輸出電子系統(tǒng)9000的數(shù)據(jù)。電子系統(tǒng) 9000可以使用輸入/輸出裝置9300被連接到外部裝置，例如，個(gè)人計(jì)算機(jī)或網(wǎng)絡(luò)，從而與外部裝置交換數(shù)據(jù)。存儲(chǔ)器9200可以存儲(chǔ)用于操作處理器9100的數(shù)據(jù)和代碼。例如，存儲(chǔ)器9200可以是參照?qǐng)DIA至圖7描述的半導(dǎo)體封裝件la、lb、lc、Id、le、If或lg。存儲(chǔ)器9200可以包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件。另外，存儲(chǔ)器9200 可以包括參照?qǐng)DIA至圖7描述的半導(dǎo)體器件中的至少一種。存儲(chǔ)器9200可以存儲(chǔ)用于操作處理器9100的數(shù)據(jù)和代碼。電子系統(tǒng)9000可以在制造需要存儲(chǔ)器9200的各種電子控制裝置中使用，并可以 (例如)在移動(dòng)電話、MP3播放器、導(dǎo)航裝置、固態(tài)盤(SSD)或家用電器中使用。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件，即使當(dāng)將存儲(chǔ)器芯片或控制器芯片堆疊在一起時(shí)，半導(dǎo)體封裝件的體積的增加仍被減小或最小化。因此，可以使用根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體封裝件來(lái)制造高容量或高性能的電子系統(tǒng)9000。
雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例具體示出并描述了本發(fā)明構(gòu)思，但是將理解的是，在不脫離權(quán)利要求的精神和范圍的情況下，可以對(duì)其進(jìn)行形式和細(xì)節(jié)方面的各種改變。
權(quán)利要求
1.一種制造半導(dǎo)體封裝件的方法，所述方法包括以下步驟利用粘結(jié)層將半導(dǎo)體基底附接在支撐基底上，其中，所述半導(dǎo)體基底包括多個(gè)第一半導(dǎo)體芯片和芯片切割區(qū)域，其中，所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片通過(guò)所述芯片切割區(qū)域彼此分開(kāi)，所述半導(dǎo)體基底包括其上形成有有源區(qū)域的第一表面和與所述第一表面相對(duì)的第二表面；在所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片之間的芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述半導(dǎo)體基底分成多個(gè)第一半導(dǎo)體芯片；將分別與所述多個(gè)第一半導(dǎo)體芯片對(duì)應(yīng)的多個(gè)第二半導(dǎo)體芯片附接到所述多個(gè)第一半導(dǎo)體芯片；形成模塑層，以填充所述第一切割凹槽；以及在所述模塑層中形成具有比所述第一切口寬度小的第二切口寬度的第二切割凹槽，從而將所述模塑層分成覆蓋所述多個(gè)第一半導(dǎo)體芯片中的一個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片中的相應(yīng)的一個(gè)第二半導(dǎo)體芯片的各個(gè)模塑層。
2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一切割凹槽的步驟包括將所述芯片切割區(qū)域的一部分和所述粘結(jié)層的一部分去除。
3.根據(jù)權(quán)利要求2所述的方法，其中，在形成所述第二切割凹槽的步驟中，所述模塑層的在所述粘結(jié)層的一部分被去除之處形成的部分被所述第二切割凹槽分開(kāi)，從而形成相對(duì)于所述半導(dǎo)體基底的面對(duì)所述支撐基底的所述第一表面突出的突出部。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述多個(gè)第一半導(dǎo)體芯片分別包括多個(gè)第一貫穿電極。
5.根據(jù)權(quán)利要求4所述的方法，其中，在利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟中，所述半導(dǎo)體基底的所述第一表面被形成為與所述粘結(jié)層接觸。
6.根據(jù)權(quán)利要求5所述的方法，所述方法還包括以下步驟在將所述半導(dǎo)體基底附接在所述支撐基底上之后，通過(guò)從所述半導(dǎo)體基底的所述第二表面去除所述半導(dǎo)體基底的一部分來(lái)使所述多個(gè)第一貫穿電極暴露。
7.根據(jù)權(quán)利要求4所述的方法，其中，所述多個(gè)第一半導(dǎo)體芯片還包括分別電連接到所述多個(gè)第一貫穿電極的多個(gè)第一連接凸起，其中，利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟包括形成所述多個(gè)第一連接凸起，以使所述多個(gè)第一連接凸起被所述粘結(jié)層圍繞。
8.根據(jù)權(quán)利要求7所述的方法，其中，在第二半導(dǎo)體芯片中形成的半導(dǎo)體器件經(jīng)由所述多個(gè)第一貫穿電極中的至少一些第一貫穿電極被電連接到所述多個(gè)第一連接凸起中的至少一些第一連接凸起。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述第二半導(dǎo)體芯片還包括分別與所述多個(gè)第一貫穿電極中的所述至少一些第一貫穿電極對(duì)應(yīng)的多個(gè)第二連接凸起，在附接所述第二半導(dǎo)體芯片的步驟中，所述多個(gè)第二連接凸起被形成為與相應(yīng)的第一貫穿電極接觸。
10.根據(jù)權(quán)利要求7所述的方法，其中，所述多個(gè)第一連接凸起被附接在所述第一半導(dǎo)體芯片的第一表面上。
11.根據(jù)權(quán)利要求7所述的方法，其中，所述多個(gè)第一連接凸起被附接在所述第一半導(dǎo)體芯片的第二表面上。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述多個(gè)第一貫穿電極將形成在第一半導(dǎo)體芯片或第二半導(dǎo)體芯片中的半導(dǎo)體器件電連接到所述多個(gè)第一連接凸起。
13.根據(jù)權(quán)利要求7所述的方法，其中，所述多個(gè)第一連接凸起的厚度小于所述粘結(jié)層的厚度。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述粘結(jié)層的在所述第一切割凹槽中被去除的部分的深度小于第一連接凸起的厚度。
15.根據(jù)權(quán)利要求1所述的方法，其中，形成所述模塑層的步驟包括使用所述模塑層完全覆蓋所述多個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片。
16.根據(jù)權(quán)利要求15所述的方法，其中，形成所述模塑層的步驟包括使用所述模塑層完全包圍所述多個(gè)第二半導(dǎo)體芯片。
17.根據(jù)權(quán)利要求1所述的方法，所述方法還包括以下步驟在形成所述模塑層之前， 對(duì)第一半導(dǎo)體芯片和與該第一半導(dǎo)體芯片對(duì)應(yīng)的第二半導(dǎo)體芯片執(zhí)行測(cè)試。
18.根據(jù)權(quán)利要求1所述的方法，其中，在利用所述粘結(jié)層將所述半導(dǎo)體基底附接在所述支撐基底上的步驟中，所述第二表面被形成為與所述粘結(jié)層接觸。
19.根據(jù)權(quán)利要求1所述的方法，其中，在形成所述第二切割凹槽的步驟中，所述模塑層的在形成所述第二切割凹槽之后的剩余部分被形成為完全覆蓋所述第一切割凹槽的側(cè)壁。
20.根據(jù)權(quán)利要求1所述的方法，其中，在形成所述第二切割凹槽的步驟中，所述第二切割凹槽被形成為穿過(guò)所述模塑層。
21.根據(jù)權(quán)利要求1所述的方法，其中，所述多個(gè)第二半導(dǎo)體芯片被附接到所述多個(gè)第一半導(dǎo)體芯片。
22.根據(jù)權(quán)利要求21所述的方法，其中，所述多個(gè)第二半導(dǎo)體芯片中的至少一些第二半導(dǎo)體芯片包括多個(gè)第二貫穿電極。
23.一種制造半導(dǎo)體封裝件的方法，所述方法包括以下步驟利用粘結(jié)層將第一半導(dǎo)體基底附接到支撐基底上，其中，所述第一半導(dǎo)體基底包括多個(gè)第一半導(dǎo)體芯片和第一芯片切割區(qū)域，其中，所述多個(gè)第一半導(dǎo)體芯片中的第一個(gè)第一半導(dǎo)體芯片和第二個(gè)第一半導(dǎo)體芯片通過(guò)所述第一芯片切割區(qū)域彼此分開(kāi)，其中，所述多個(gè)第一半導(dǎo)體芯片分別包括多個(gè)第一貫穿電極；將第二半導(dǎo)體基底附接在所述第一半導(dǎo)體基底上，其中，所述第二半導(dǎo)體基底包括多個(gè)第二半導(dǎo)體芯片和第二芯片切割區(qū)域，其中，所述多個(gè)第二半導(dǎo)體芯片中的第一個(gè)第二半導(dǎo)體芯片和第二個(gè)第二半導(dǎo)體芯片通過(guò)所述第二芯片切割區(qū)域彼此分開(kāi)，其中，所述多個(gè)第二半導(dǎo)體芯片分別包括多個(gè)第二貫穿電極；在所述第一半導(dǎo)體基底的所述第一芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述第一半導(dǎo)體基底分成第一半導(dǎo)體芯片，并在所述第二半導(dǎo)體基底的所述第二芯片切割區(qū)域中形成具有第一切口寬度的第一切割凹槽，從而將所述第二半導(dǎo)體基底分成第二半導(dǎo)體芯片；形成模塑層，以填充所述第一切割凹槽；以及在所述模塑層中形成具有比所述第一切口寬度小的第二切口寬度的第二切割凹槽，從而將所述模塑層分成覆蓋所述多個(gè)第一半導(dǎo)體芯片中的一個(gè)第一半導(dǎo)體芯片和所述多個(gè)第二半導(dǎo)體芯片中的相應(yīng)的一個(gè)第二半導(dǎo)體芯片的各個(gè)模塑層。
24.根據(jù)權(quán)利要求23所述的方法，其中，在形成所述第一切割凹槽的步驟中，將所述第一芯片切割區(qū)域的一部分、所述第二芯片切割區(qū)域的一部分和所述粘結(jié)層的一部分一起去除。
25.根據(jù)權(quán)利要求23所述的方法，其中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片是同類半導(dǎo)體芯片。
26.根據(jù)權(quán)利要求23所述的方法，所述方法還包括以下步驟在形成所述第二切割凹槽之后，將所述粘結(jié)層和所述支撐基底與所述多個(gè)第一半導(dǎo)體芯片分離。
27.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括第一半導(dǎo)體芯片，具有第一表面和與所述第一表面相對(duì)的第二表面，其中，穿過(guò)所述第一表面和所述第二表面的多個(gè)貫穿電極形成在所述第一半導(dǎo)體芯片中；至少一個(gè)第二半導(dǎo)體芯片，堆疊在所述第一半導(dǎo)體芯片的所述第二表面上； 多個(gè)第一連接凸起，附接在所述第一半導(dǎo)體芯片的所述第一表面上，并電連接到所述第一半導(dǎo)體芯片或所述至少一個(gè)第二半導(dǎo)體芯片；以及模塑層，覆蓋所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片，其中，所述模塑層包括被延伸為從所述第一半導(dǎo)體芯片的所述第一表面突出的突出部。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述突出部沿著所述第一表面的邊界連續(xù)地延伸。
29.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述突出部從所述第一表面突出的高度小于第一連接凸起的高度。
30.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述第一表面是第一半導(dǎo)體芯片的有源表面。
31.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述第二表面是第一半導(dǎo)體芯片的有源表面。
32.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述至少一個(gè)第二半導(dǎo)體芯片被附接到所述第一半導(dǎo)體芯片，使得所述至少一個(gè)第二半導(dǎo)體芯片的有源表面面對(duì)第一半導(dǎo)體芯片
33.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述至少一個(gè)第二半導(dǎo)體芯片的表面積小于所述第一半導(dǎo)體芯片的表面積。
34.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片是同類半導(dǎo)體芯片，在所述第一半導(dǎo)體芯片中剩余的劃道的表面積大于在所述至少一個(gè)第二半導(dǎo)體芯片中剩余的劃道的表面積。
35.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述第一半導(dǎo)體芯片和所述至少一個(gè)第二半導(dǎo)體芯片是同類半導(dǎo)體芯片，在所述第一半導(dǎo)體芯片中剩余的劃道的表面積與在所述至少一個(gè)第二半導(dǎo)體芯片中剩余的劃道的表面積相同。
36.根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，所述至少一個(gè)第二半導(dǎo)體封裝件包括多個(gè)第二半導(dǎo)體芯片，所述多個(gè)第二半導(dǎo)體芯片的表面積等于或小于所述第一半導(dǎo)體芯片的表面積。
全文摘要
本發(fā)明提供一種半導(dǎo)體封裝件及其制造方法。一種形成具有大容量和減小或最小化的體積的半導(dǎo)體封裝件的方法包括以下步驟利用粘結(jié)層將半導(dǎo)體基底附接在支撐基底上，其中，半導(dǎo)體基底包括多個(gè)第一半導(dǎo)體芯片和芯片切割區(qū)域；在多個(gè)第一半導(dǎo)體芯片中的第一個(gè)和第二個(gè)之間形成具有第一切口寬度的第一切割凹槽，從而將半導(dǎo)體基底分成多個(gè)第一半導(dǎo)體芯片；將分別與第一半導(dǎo)體芯片對(duì)應(yīng)的多個(gè)第二半導(dǎo)體芯片附接到多個(gè)第一半導(dǎo)體芯片；形成模塑層以填充第一切割凹槽；在模塑層中形成具有比第一切口寬度小的第二切口寬度的第二切割凹槽，以將模塑層分成覆蓋多個(gè)第一半導(dǎo)體芯片中的一個(gè)和多個(gè)第二半導(dǎo)體芯片中的相應(yīng)的一個(gè)的各個(gè)模塑層。
文檔編號(hào)H01L25/00GK102446863SQ20111030669
公開(kāi)日2012年5月9日 申請(qǐng)日期2011年10月8日 優(yōu)先權(quán)日2010年10月6日
發(fā)明者任成晙, 宋昊建, 張東鉉, 李澤勛, 金沅槿 申請(qǐng)人:三星電子株式會(huì)社