專利名稱：一種銅互連線上有金屬保護層的大馬士革工藝的制作方法
技術領域：
本發(fā)明涉及半導體制造領域，尤其涉及一種銅互連線上有金屬保護層的大馬士革工藝。
背景技術：
隨著半導體集成電路特征尺寸的持續(xù)減小，后段互連電阻電容(Resistor Capacitor，簡稱RC)延遲呈現(xiàn)增加的趨勢，而為了減少后段互連RC延遲，銅互連逐漸取代鋁互連成為主流工藝，同時引入了低介電常數(shù)(Low-k)材料。在銅互連工藝中，由于銅原子在介電材料和硅中有高的遷移率，易于擴散，會引起電路失效，因此，通常銅大馬士革工藝淀積金屬銅前會在通孔和溝槽側壁及其底部淀積可防銅擴散金屬阻擋層，且在平坦化工藝后于銅上淀積可防銅擴散的介電阻擋層，也作為刻蝕阻擋層，以抑制銅原子在介電層中的擴散。另外，隨著特征尺寸減小銅互連線路電流密度顯著增加，特別是在45nm及以下工藝中，銅互連線路電子遷移(Electro-Migration，簡稱EM)和應力遷移(Stress Migration，簡稱SM)已經(jīng)成為更為嚴重的可靠性問題。其中，銅的電子遷移問題主要產(chǎn)生于銅與其上介電阻擋層之間的界面；由于與介電阻擋層相比，金屬阻擋層與銅有更好的粘附性，所以，可通過在銅上表面覆蓋一層金屬阻擋層來改善電子遷移可靠性問題。但是，由于金屬阻擋層是可導電的，且金屬阻擋層僅能保留在金屬銅上，即必須有效去除介電層上的金屬阻擋層。所以，可使用淀積金屬銅后的化學機械研磨過程中在銅互連線上直接形成低于介電層一定深度的銅凹槽，如美國專利(專利號US6709874，Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation)； 同時，也可在淀積金屬銅及化學機械研磨平坦化工藝后采用反向電鍍銅(Reverse Electrochemical Plate,簡稱Reverse-ECP)工藝移除銅互連線上一定深度的銅形成低于介電層的銅凹槽，如美國專利(專利號US6706625，Copper recess formation using chemical process for fabricating barrier cap for lines and vias) ；5 "' ^!/! 研磨平坦化濕法工藝去除銅互連線上一定深度的銅以形成低于介電層深度的銅凹槽后，通常工藝是淀積金屬保護層，直接化學機械研磨去除介電層上金屬保護層，銅互連線上保留一定厚度金屬保護層，再淀積下一層介電刻蝕阻擋層和Low-K介電層等金屬層間介電層， 并進行后續(xù)金屬層制作。然而，通常介電刻蝕阻擋層介電常數(shù)比引入的low-k材料高得多， 不利于介電層有效介電常數(shù)的降低；另外，直接研磨淀積的金屬保護層也不利于銅互連線上金屬保護層厚度的控制，易于造成對銅互連線上金屬保護層的損傷，進而影響電性均勻性及可靠性。

發(fā)明內容
本發(fā)明公開了一種銅互連線上有金屬保護層的大馬士革工藝，其中，包括以下步驟
步驟Sl 在一襯底上淀積介電層，采用大馬士革刻蝕工藝刻蝕介電層以形成銅互連線溝槽；
步驟S2 淀積金屬阻擋層覆蓋剩余介電層的上表面、銅互連線溝槽的側壁及其底部， 電鍍填充金屬銅充滿銅互連線溝槽后，進行平坦化處理，去除覆蓋在剩余介電層的上表面上的金屬阻擋層及金屬銅后，在銅互連線溝槽中形成銅凹槽；
步驟S3 淀積金屬保護層覆蓋剩余介電層和剩余金屬阻擋層的上表面、銅凹槽的底部及其側壁，于金屬保護層上淀積介電保護層后，進行平坦化處理，去除覆蓋剩余介電層和剩余金屬阻擋層的上表面上的金屬保護層和介電保護層，形成第一金屬層；
步驟S4:淀積第二介電層覆蓋第一金屬層，采用雙大馬士革刻蝕工藝刻蝕第二介電層以形成銅互連線通孔和溝槽，重復上述工藝步驟S2和S3，于第一金屬層上制備第二金屬層。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，重復第二金屬層工藝制備包含有至少三層金屬層的器件結構。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，采用化學氣相淀積或旋轉涂覆工藝淀積介電層和第二介電層。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，介電層和第二介電層的材質為低介電常數(shù)材料。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，采用化學機械研磨工藝進行平坦化處理。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，直接采用化學機械研磨或在其后繼續(xù)進行反向電鍍銅或濕法工藝形成銅凹槽。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，采用物理氣相淀積、化學氣相淀積或原子層淀積工藝制備金屬保護層。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，金屬保護層的材質為單層 TiN、Ti、TaN、Ta、WN、W 或雙層 Ti/TiN、Ta/taN、W/WN 等。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，采用物理氣相淀積、化學氣相淀積或原子層淀積工藝制備金屬阻擋層，金屬阻擋層的材質至少包含TiN、Ti、TaN、Ta、 WN、W中的一種。上述的銅互連線上有金屬保護層的大馬士革工藝，其中，采用化學氣相淀積或旋轉涂覆工藝制備介電保護層，介電保護層的材質為低介電常數(shù)材料。綜上所述，由于采用了上述技術方案，本發(fā)明提出一種銅互連線上有金屬保護層的大馬士革工藝，通過在銅互連線上覆蓋可防銅擴散的金屬保護層和介電保護層，不僅能提高電子遷移(Electro-Migration，簡稱EM)和應力遷移(Stress Migration，簡稱SM)的可靠性，而且降低了金屬層間介電層有效介電常數(shù)，并有利于形成銅互連線上金屬保護層的工藝控制。


圖1-10是本發(fā)明銅互連線上有金屬保護層的大馬士革工藝結構流程示意圖。
具體實施例方式下面結合附圖對本發(fā)明的具體實施方式
作進一步的說明
圖1-10是本發(fā)明銅互連線上有金屬保護層的大馬士革工藝結構流程示意圖。如圖 1-10所示，本發(fā)明一種銅互連線上有金屬保護層的大馬士革工藝
首先，采用化學氣相淀積(Chemical Vaporous D印osition，簡稱CVD)或旋轉涂覆 (Spin-on Deposition,簡稱SOD)工藝，在襯底11上淀積材質為SiOCH的低介電常數(shù) (Low-k)材料的第一介電層12以覆蓋襯底11 ；繼續(xù)采用單大馬士革刻蝕工藝刻蝕第一介電層12至襯底11，以形成嵌入刻蝕后剩余第一介電層13內的銅互連線溝槽14。之后，采用物理氣相淀積(Physical Vapor D印osition，簡稱PVD)、化學氣相淀積或原子層淀積(Atomic Layer Deposition,簡稱ALD)工藝，淀積材質為TiN、Ti、 TaN, Ta、WN、W等中的一種或多種的第一金屬阻擋層15，以覆蓋剩余第一介電層13的上表面、銅互連線溝槽14的側壁及其底部；物理氣相淀積銅籽晶層；然后，采用電化學鍍銅 (Electrochemical plating copper process，簡稱 ECP)工藝電鍍填充金屬銅 17 充滿覆蓋有第一金屬阻擋層15的銅互連線溝槽16，并采用化學機械研磨(Chemical Mechanical Polishing，簡稱CMP)工藝對金屬銅17進行平坦化處理，研磨至剩余第一介電層13，去除剩余第一介電層13上表面的金屬銅和第一金屬阻擋層后，可以繼續(xù)采用CMP、反向電鍍銅 (Reverse-ECP)或濕法工藝去除部分位于覆蓋有第一金屬阻擋層15的銅互連線溝槽16中的金屬銅的上部，以形成位于第一互連線19上的銅凹槽1，其中，銅凹槽1的底部低于剩余第一介電層13的上表面，即銅凹槽的深度為H (H > 0)。然后，采用采用物理氣相淀積(Physical Vapor D印osition，簡稱PVD)、化學氣相淀積或原子層淀積(Atomic Layer D印osition，簡稱ALD)工藝，淀積材質為單層TiN、Ti、 TaN、Ta、WN、W或雙層Ti/TiN、Ta/TaN、ff/WN等的第一金屬保護層20，以覆蓋剩余第一介電層13的上表面、位于銅凹槽1的側壁上的剩余第一金屬阻擋層18及第一互連線19 ；之后， 采用化學氣相淀積工藝淀積第一介電保護層21覆蓋第一金屬保護層20，并采用化學機械研磨工藝對第一介電保護層21和第一金屬保護層20進行平坦化處理，研磨至剩余第一介電層13，以去除剩余第一介電層13和剩余第一金屬阻擋層18的上表面上的第一介電保護層21和第一金屬保護層20，形成剩余的介電保護層23和剩余的金屬保護層22充滿銅凹槽 1，構成第一金屬層2 ；其中，第一介電保護層21的材質為低介電常數(shù)材料SiOCH，有利于介電層有效介電常數(shù)的降低，且第一互連線19上保留位于其上的第一金屬保護層和部分第一介電保護層，以使得第一金屬層2的上表面在同一水平面上。之后，采用化學氣相淀積(Chemical Vaporous D印osition，簡稱CVD)或旋轉涂覆 (Spin-on D印osition，簡稱SOD)工藝，淀積與第一介電層12相同材質的第二介電層M，以覆蓋第一金屬層2的上表面；繼續(xù)采用雙大馬士革刻蝕工藝刻蝕第二介電層24，以形成嵌入刻蝕后剩余第二介電層25內的銅互連線通孔和溝槽沈；其中，通孔打開剩余的介電保護層23至剩余的金屬保護層22 ；繼續(xù)采用和制備第一金屬層2相同的金屬化工藝步驟，制備第二金屬層3 ；其中，雙大馬士革工藝優(yōu)選的采用金屬硬掩膜(Metal Hard Mask)刻蝕制造工藝。其中，可以根據(jù)需求重復制備第二金屬層3的工藝流程繼續(xù)制備第三金屬層甚至多層金屬層，其中，由于刻蝕后金屬保護層的保護，避免金屬銅的直接暴露，能夠避免在刻蝕后淀積金屬阻擋層前使用還原氧化銅的反應預清洗(RPC)步驟，從而避免了 RPC對介電層側壁的損傷。綜上所述，由于采用了上述技術方案，本發(fā)明提出一種銅互連線上有金屬保護層的大馬士革工藝，通過淀積可防銅擴散金屬保護層和介電保護層后，化學機械研磨去除金屬層間介電層上介電保護層和金屬保護層，僅保留金屬銅互連線上金屬保護層和一定厚度介電保護層，不僅能提高電子遷移(Electro-Migration，簡稱EM)和應力遷移Gtress Migration，簡稱SM)可靠性，而且降低了金屬層間介電層有效介電常數(shù)，并有利于形成銅互連線上金屬保護層的工藝控制。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例，基于本發(fā)明精神，還可作其他的轉換。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內容并不作為局限。對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。 因此，所附的權利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發(fā)明的意圖和范圍內。
權利要求
1.一種銅互連線上有金屬保護層的大馬士革工藝，其特征在于，包括以下步驟步驟Sl 在一襯底上淀積介電層，采用大馬士革刻蝕工藝刻蝕介電層以形成銅互連線溝槽；步驟S2 淀積金屬阻擋層覆蓋剩余介電層的上表面、銅互連線溝槽的側壁及其底部， 電鍍填充金屬銅充滿銅互連線溝槽后，進行平坦化處理，去除覆蓋在剩余介電層的上表面上的金屬阻擋層及金屬銅后，在銅互連線溝槽中形成銅凹槽；步驟S3 淀積金屬保護層覆蓋剩余介電層和剩余金屬阻擋層的上表面、銅凹槽的底部及其側壁，于金屬保護層上淀積介電保護層后，進行平坦化處理，去除覆蓋剩余介電層和剩余金屬阻擋層的上表面上的金屬保護層和介電保護層，形成第一金屬層；步驟S4:淀積第二介電層覆蓋第一金屬層，采用雙大馬士革刻蝕工藝刻蝕第二介電層以形成銅互連線通孔和溝槽，重復上述工藝步驟S2和S3，于第一金屬層上制備第二金屬層。
2.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，重復第二金屬層工藝制備包含有至少三層金屬層的器件結構。
3.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，采用化學氣相淀積或旋轉涂覆工藝淀積介電層和第二介電層。
4.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，介電層和第二介電層的材質為低介電常數(shù)材料。
5.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，采用化學機械研磨工藝進行平坦化處理。
6.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，直接采用化學機械研磨或在其后繼續(xù)進行反向電鍍銅或濕法工藝形成銅凹槽。
7.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，采用物理氣相淀積、化學氣相淀積或原子層淀積工藝制備金屬保護層。
8.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，金屬保護層的材質為單層TiN、Ti、TaN, Ta、WN、W或雙層Ti/TiN、Ta/TaN、W/WN。
9.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，采用物理氣相淀積、化學氣相淀積或原子層淀積工藝制備金屬阻擋層，所述金屬阻擋層的材質至少包含TiN、Ti、TaN, Ta、WN、W中的一種。
10.根據(jù)權利要求1所述的銅互連線上有金屬保護層的大馬士革工藝，其特征在于，采用化學氣相淀積或旋轉涂覆工藝制備介電保護層，所述介電保護層的材質為低介電常數(shù)材料。
全文摘要
本發(fā)明涉及半導體制造領域，尤其涉及一種銅互連線上有金屬保護層的大馬士革工藝，通過在銅互連線上覆蓋可防銅擴散的金屬保護層和介電保護層，不僅能提高電子遷移和應力遷移的可靠性，而且降低了金屬層間介電層有效介電常數(shù)，并有利于形成銅互連線上金屬保護層的工藝控制。
文檔編號H01L23/532GK102446836SQ201110299249
公開日2012年5月9日 申請日期2011年9月29日 優(yōu)先權日2011年9月29日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司