專利名稱：防止半導(dǎo)體器件退化的方法、半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本說明書涉及用于防止半導(dǎo)體器件由熱載流子引起的退化的方法的實(shí)施形式。此外，本說明書還涉及半導(dǎo)體器件的實(shí)施形式，尤其是涉及場效應(yīng)功率半導(dǎo)體器件，所述半導(dǎo)體器件被防止將熱載流子注入到電介質(zhì)區(qū)，并且本說明書涉及對(duì)其的制造方法。
背景技術(shù)：
汽車應(yīng)用、用電設(shè)備應(yīng)用和工業(yè)應(yīng)用中的現(xiàn)代裝置的許多功能、譬如電能的轉(zhuǎn)換和電動(dòng)機(jī)或者電機(jī)的激勵(lì)基于半導(dǎo)體器件。常常希望的是，半導(dǎo)體器件長期可靠地工作。半導(dǎo)體器件的長期高可靠性常常在消費(fèi)品中也是期望的，例如在HiFi音頻放大器電路也是期望的。功率半導(dǎo)體器件的特征、譬如使用在放大器電路中的功率晶體管的特征影響該電路的功率。因此常常期望的是，阻止或者至少延遲譬如閾值電壓、截止電壓、開關(guān)時(shí)間、開關(guān)特征或者放大的特征的可能的劣化。尤其是，功率半導(dǎo)體器件在工作期間通常遭受高負(fù)載。例如，功率半導(dǎo)體器件(譬如功率IGBT (絕緣柵雙極型晶體管(Insulated Gate Bipolar ^Transistor)))在電荷溢流 (Ueberschwemmungsladung)期間遭受高電流和/或過壓峰值在切換或工作循環(huán)期間被降低，其中功率半導(dǎo)體器件在功率轉(zhuǎn)換器中工作或者作為電動(dòng)機(jī)的驅(qū)動(dòng)器或者開關(guān)工作。在這樣的情況下，在具有強(qiáng)電場的區(qū)域中生成熱載流子(通常為熱電子)。然而，當(dāng)這些熱載體被注入到IGBT的電介質(zhì)層或者場電介質(zhì)中時(shí)，會(huì)出現(xiàn)晶體管特征的劣化或者甚至出現(xiàn)完全的器件故障。這些效應(yīng)也會(huì)出現(xiàn)在功率半導(dǎo)體器件的有源區(qū)之外。也已表明的是，熱載體的注入是功率半導(dǎo)體器件中的邊緣封閉結(jié)構(gòu)(Randabschlussstruktur)的可靠性風(fēng)險(xiǎn)。所觀察的阻塞能力或截止能力的漂移歸咎于被注入到邊緣封閉場板的介電區(qū)中的熱電子。由于熱載體引起的器件特性退化或劣化的概率隨著器件尺寸的減小而增加，所以由熱電子引起的退化同樣使電介質(zhì)的標(biāo)度(Skalierung)受限。此外，由熱電子引起的半導(dǎo)體器件退化常常只能在復(fù)雜的長期可靠性試驗(yàn)中、譬如高溫反向偏壓(HTRB-High Temperature Reverse Bias)中進(jìn)行檢測。利用相對(duì)應(yīng)的有極性的場板和/或摻雜的區(qū)域可以減小電介質(zhì)區(qū)附近的場強(qiáng)。然而，這些措施不是始終被執(zhí)行并且使設(shè)計(jì)受限。例如，在MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide Semiconductor Field-Effect Transistor))IGBT 的 ρ 摻雜的體區(qū)之下使用附加的η摻雜的半導(dǎo)體區(qū)導(dǎo)致截止電壓減小。出于這些和其他原因而存在對(duì)本發(fā)明的需求。

發(fā)明內(nèi)容
根據(jù)一個(gè)實(shí)施形式提供了一種用于防止半導(dǎo)體器件電特征劣化的方法。該方法包含提供帶有第一半導(dǎo)體區(qū)和帶電的電介質(zhì)層的半導(dǎo)體器件，所述第一半導(dǎo)體區(qū)和帶電的電介質(zhì)層形成電介質(zhì)-半導(dǎo)體界面。第一半導(dǎo)體區(qū)的多數(shù)載流子具有第一電荷類型。帶電的電介質(zhì)層包含第一電荷類型的固定電荷。固定電荷的單位面積載流子密度被配置為使得帶電的電介質(zhì)層不受并入(Einbau)在第一半導(dǎo)體區(qū)中生成的熱的多數(shù)載流子的影響。根據(jù)一個(gè)實(shí)施形式，提供具有半導(dǎo)體本體的半導(dǎo)體晶體管。半導(dǎo)體本體包含電介質(zhì)區(qū)和帶有第一電荷類型的多數(shù)載流子的第一半導(dǎo)體區(qū)。電介質(zhì)區(qū)包含具有第一電荷類型的固定電荷的第一帶電的介電區(qū)段和第二帶電的介電區(qū)段。第一帶電的介電區(qū)段具有第一最大的單位面積載流子密度。第二帶電的介電區(qū)段具有固定電荷的第二最大的單位面積載流子密度。第二最大的單位面積載流子密度大于第一最大的單位面積載流子密度。第一半導(dǎo)體區(qū)形成至少帶有第二帶電的介電區(qū)段的絕緣體-半導(dǎo)體界面。根據(jù)一個(gè)實(shí)施形式，提供了一種用于構(gòu)造半導(dǎo)體器件的方法。該方法包含提供帶有第一半導(dǎo)體區(qū)的半導(dǎo)體本體。第一半導(dǎo)體區(qū)的多數(shù)載流子具有第一電荷類型。此外，該方法包含構(gòu)造帶有第一電荷類型的固定電荷的介電區(qū)和在電介質(zhì)區(qū)中構(gòu)造電極結(jié)構(gòu)，使得該電極結(jié)構(gòu)與半導(dǎo)體本體絕緣。第一半導(dǎo)體區(qū)形成漂移區(qū)。電極結(jié)構(gòu)形成帶有如下區(qū)段的場板和/或柵極電極該區(qū)段被布置在電介質(zhì)區(qū)中并且被配置來作為場板工作。電介質(zhì)區(qū)的構(gòu)造包含在第一半導(dǎo)體區(qū)上構(gòu)造第一電介質(zhì)層、在第一電介質(zhì)層上通過原子層沉積(ALD， 英語為“atomic layer d印osition”)構(gòu)造第二層和在第二層上構(gòu)造第二電介質(zhì)層。電介質(zhì)區(qū)被構(gòu)造為使得電介質(zhì)區(qū)和第一半導(dǎo)體區(qū)形成絕緣體-半導(dǎo)體界面。根據(jù)一個(gè)實(shí)施形式，提供了一種用于防止半導(dǎo)體器件電特征劣化的方法。該方法包括提供具有第一半導(dǎo)體區(qū)和帶電的電介質(zhì)層的半導(dǎo)體器件，所述第一半導(dǎo)體區(qū)和帶電的電介質(zhì)層形成電介質(zhì)-半導(dǎo)體界面。第一半導(dǎo)體區(qū)的多數(shù)載流子具有第一電荷類型。帶電的電介質(zhì)層包括第一電荷類型的固定電荷。此外，該方法在提供半導(dǎo)體器件之前還包括配置固定電荷的單位面積載流子密度，使得帶電的電介質(zhì)層不受并入在第一半導(dǎo)體區(qū)中生成的熱的多數(shù)載流子的影響。根據(jù)一個(gè)實(shí)施形式，提供帶有半導(dǎo)體本體的功率半導(dǎo)體器件。該半導(dǎo)體本體包括有源區(qū)和外圍區(qū)，這兩者限定了半導(dǎo)體本體的水平主表面。此外，半導(dǎo)體本體包括η型半導(dǎo)體層、Pn結(jié)和至少一個(gè)溝槽(Graben)。η型半導(dǎo)體層被嵌入到半導(dǎo)體本體中并且延伸直至外圍區(qū)中的主表面。ρη結(jié)被布置在η型半導(dǎo)體層與有源區(qū)中的主表面之間。至少一個(gè)溝槽在外圍區(qū)域中從主表面延伸到η型半導(dǎo)體層中并且包括具有負(fù)固定電荷的介電層。介電層在垂直方向上不僅被布置在Pn結(jié)之下而且也被布置在ρη結(jié)之上。通常，具有負(fù)固定電荷的介電層具有負(fù)的凈電荷。根據(jù)一個(gè)實(shí)施形式，提供一種帶有半導(dǎo)體本體的垂直半導(dǎo)體晶體管。該半導(dǎo)體本體包括η型的第一半導(dǎo)體區(qū)、第二半導(dǎo)體區(qū)和第三半導(dǎo)體區(qū)，其中該第二半導(dǎo)體區(qū)與第一半導(dǎo)體區(qū)形成ρη結(jié)。此外，半導(dǎo)體本體包括介電層，該介電層至少在一個(gè)區(qū)段中包括負(fù)固定電荷，該介電層與第二半導(dǎo)體區(qū)鄰接并且被布置在第一半導(dǎo)體區(qū)和第三半導(dǎo)體區(qū)之間。 此外，垂直半導(dǎo)體晶體管包括與第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)鄰接的絕緣柵極電極。根據(jù)一個(gè)實(shí)施形式，提供了一種用于構(gòu)造半導(dǎo)體器件的方法。該方法包括提供半導(dǎo)體本體，該半導(dǎo)體本體包括η型的第一半導(dǎo)體區(qū)。構(gòu)造從半導(dǎo)體本體的主表面延伸到第一半導(dǎo)體區(qū)中的溝槽。具有負(fù)固定電荷的介電層被構(gòu)造在該溝槽的表面上。介電層的構(gòu)造在使用金屬有機(jī)前驅(qū)體的情況下包括至少一次原子層沉積。本領(lǐng)域技術(shù)人員在閱讀以下詳細(xì)描述的情況下并且在查看隨附的附圖的情況下認(rèn)識(shí)到附加的特征和優(yōu)點(diǎn)。


隨附的附圖被納入，以便獲得對(duì)實(shí)施形式的深入理解，并且這些附圖被納入說明書中且為說明書的部分。這些附圖闡明了實(shí)施形式并且與描述一起用于闡述實(shí)施形式的原理。當(dāng)通過參照下列詳細(xì)描述更為良好地理解其他實(shí)施形式和多個(gè)所想要的實(shí)施形式優(yōu)點(diǎn)時(shí)，這些其他實(shí)施形式和多個(gè)所想要的實(shí)施形式優(yōu)點(diǎn)毫不困難地得到。附圖的要素相對(duì)于彼此不一定是比例正確的。相同的附圖標(biāo)記標(biāo)明相對(duì)應(yīng)的類似部分。圖1示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截面。圖2示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截面。圖3示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的半導(dǎo)體器件的垂直橫截面。圖4示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截面。圖5示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截面。圖6示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的橫向半導(dǎo)體器件的垂直橫截面。圖7示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的橫向半導(dǎo)體器件的垂直橫截面。圖8示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的橫向半導(dǎo)體器件的垂直橫截面。圖9示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的橫向半導(dǎo)體器件的垂直橫截面。圖10示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的橫向半導(dǎo)體器件的垂直橫截圖11-19示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的制造過程。圖20示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截 圖21示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的垂直橫截圖22- 示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的制造過程。圖四-35示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的制造過程。圖36示出了與根據(jù)一個(gè)或多個(gè)實(shí)施形式的兩個(gè)高壓器件的擊穿電壓與電介質(zhì)的凈電荷的相關(guān)性。圖37示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的水平橫截 圖38示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的水平橫截 圖39示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的水平橫截圖40示意性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直半導(dǎo)體器件的俯視圖。
具體實(shí)施例方式在以下詳細(xì)描述中參照隨附的附圖，這些附圖形成了其一部分并且在這些附圖中作為說明示出了可以實(shí)施本發(fā)明的特定實(shí)施形式。在這方面，參考所描述的(多個(gè))附圖的定向使用譬如“上側(cè)”、“下側(cè)”、“前側(cè)”、“背側(cè)”、“較前”、“較后”等等的方向術(shù)語。由于實(shí)施形式的部件可以以一系列不同定向來定位，所以方向術(shù)語出于圖示的目的而使用并且絲毫無限制。應(yīng)理解的是，可以利用其他實(shí)施形式并且進(jìn)行結(jié)構(gòu)或邏輯改變，而不偏離本發(fā)明的保護(hù)范圍。因此，以下詳細(xì)描述不應(yīng)在受限的意義上予以理解，并且本發(fā)明的保護(hù)范圍通過隨附的權(quán)利要求書來限定。現(xiàn)在詳細(xì)地參考不同的實(shí)施例，在附圖中示出了這些實(shí)施例中的一個(gè)或多個(gè)例子。每個(gè)例子都被提供作為解釋并且不應(yīng)是對(duì)本發(fā)明的限制。例如，作為實(shí)施形式的部分示出的或者描述的特征可以一同使用或者與其他實(shí)施形式結(jié)合來使用，以便還得到其他實(shí)施形式。旨在使本發(fā)明包含這種修改和變形。這些例子在使用特定語言的情況下予以描述， 該特定語言不應(yīng)被解釋為好像其限制了隨附的權(quán)利要求書的保護(hù)范圍。附圖并未按比例縮放，并且僅用于說明目的。出于清楚原因，如果沒有另有說明，這些不同附圖中的相同的元件或制造步驟用相同的附圖標(biāo)記來標(biāo)明。表達(dá)“水平”如在本說明書中所使用的那樣要描述基本上平行于半導(dǎo)體襯底或半導(dǎo)體本體的第一表面或主表面的定向。這例如可以是晶片或者芯片的表面。表達(dá)“垂直”如在本說明書中所使用的那樣要描述如下定向該定向基本上垂直于第一表面地來布置，即平行于半導(dǎo)體襯底或半導(dǎo)體本體的第一表面的法線方向。在本說明書中，η摻雜的被稱為第一導(dǎo)電類型，而ρ摻雜的被稱為第二導(dǎo)電類型。 η摻雜區(qū)域和ρ摻雜區(qū)域的多數(shù)載流子是電子或空穴。在本說明書中，負(fù)電荷類型被稱作第一電荷類型，而正電荷類型被稱作第二電荷類型。當(dāng)然可以構(gòu)造具有相反的摻雜關(guān)系的半導(dǎo)體器件，使得第一導(dǎo)電類型可以是P摻雜的，而第二導(dǎo)電類型可以是η摻雜的。與此相對(duì)應(yīng)地，第一電荷類型也可以表示空穴的電荷類型。此外，一些附圖通過在摻雜類型處給出 “-”或“ + ”來說明相對(duì)摻雜濃度。例如，“η—”意味著小于“η”摻雜區(qū)的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)具有比“η”摻雜區(qū)更大的摻雜濃度。然而，相對(duì)摻雜濃度的說明并不意味著，具有相同的相對(duì)摻雜濃度的摻雜區(qū)必須具有相同的絕對(duì)摻雜濃度，只要沒有另有說明。 例如，兩個(gè)不同的η+區(qū)域可以具有不同的絕對(duì)摻雜濃度。相同內(nèi)容例如適用于η+區(qū)域和P+ 區(qū)域。在本說明書中所描述的特定實(shí)施形式尤其涉及場效應(yīng)晶體管，尤其是涉及功率場效應(yīng)晶體管。表達(dá)“場效應(yīng)”如在本說明書中所使用的那樣要描述由電場促成的對(duì)第一導(dǎo)電類型的導(dǎo)電“溝道”的構(gòu)造和/或?qū)?dǎo)電能力的控制的構(gòu)造和/或?qū)υ诘诙?dǎo)電類型的半導(dǎo)體區(qū)(通常為第二導(dǎo)電類型的體區(qū))中形成溝道的構(gòu)造?；趫鲂?yīng)，通過電場構(gòu)造和 /或控制如下單極性電流路徑該單極性電流路徑通過在第一導(dǎo)電類型的與源極電極歐姆接觸的源極區(qū)與第一導(dǎo)電類型的與漏極電極歐姆接觸的漏極區(qū)之間的溝道區(qū)。在柵極電極與源極電極之間未施加外部電壓的情況下，通過該半導(dǎo)體器件的在源極電極與漏極電極之間的歐姆電流路徑在常斷(英語為normally-off)場效應(yīng)器件的情況下被中斷或者具有至少一個(gè)高電阻。在常通(英語為normally-on)場效應(yīng)器件(譬如HEMT (高電子遷移率晶體管，High Electron Mobility Transistor))和常通 JFET (結(jié) FET，Junction-FET)的情況下，在柵極電極與源極電極之間未施加外部電壓的情況下通過該半導(dǎo)體器件的在源極電極和漏極電極之間的電流路徑通常已經(jīng)是低阻的。在本說明書的上下文中，表達(dá)“場效應(yīng)結(jié)構(gòu)”要描述在具有柵極電極的半導(dǎo)體襯底或者半導(dǎo)體器件中構(gòu)造的用于在溝道區(qū)中構(gòu)造和/或形成導(dǎo)電溝道的結(jié)構(gòu)。柵極電極通過電介質(zhì)區(qū)或者電介質(zhì)層至少與溝道區(qū)絕緣。在本說明書的上下文中，表達(dá)“場板”要描述以下電極所述電極被布置在半導(dǎo)體區(qū)(通常為漂移區(qū))處，與半導(dǎo)體區(qū)絕緣，并且被配置來通過施加相對(duì)應(yīng)的電壓(通常針對(duì)η型漂移區(qū)為正電壓)來擴(kuò)展在半導(dǎo)體區(qū)中的耗盡的區(qū)段。 表達(dá)“耗盡”和“完全耗盡”要描述半導(dǎo)體區(qū)基本上不包括自由載流子。通常，絕緣的場板被布置在ρη結(jié)附近，這些ρη結(jié)例如被構(gòu)造在漂移區(qū)與體區(qū)之間。與此相對(duì)應(yīng)地，ρη結(jié)或半導(dǎo)體器件的截止電壓可被提高。使場板與漂移區(qū)絕緣的電介質(zhì)層或者電介質(zhì)區(qū)在下文中也稱作場電介質(zhì)層或者場電介質(zhì)區(qū)(Felddielektrikumsgebiet)。柵極電極和場板可以處于相同的電勢上。此外，柵極電極的區(qū)段可以作為場電極來工作。針對(duì)用于在柵極電極或場板與漂移區(qū)之間構(gòu)造電介質(zhì)區(qū)或者電介質(zhì)層的電介質(zhì)材料的例子尤其是Si02、Si3N4, Si0xNy>Al203>Zr02,Ta2O5^TiO2和Hf02。如在本說明書中所使用的那樣，表達(dá)“功率場效應(yīng)晶體管”要描述在具有高電壓開關(guān)能力(Hochsparmungsschaltfaehigkeit)和/或大電流開關(guān)能力(Hochstromschaltfaehigkeit)的單個(gè)芯片上的場效應(yīng)晶體管。換言之，功率場效應(yīng)晶體管被指定用于通常在安培范圍中的強(qiáng)電流和/或通常超過20V、特別是超過400V的高電壓。表達(dá)“功率場效應(yīng)晶體管”如在這一點(diǎn)上所使用的那樣不僅包括譬如功率MOSFET 的單極性功率場效應(yīng)晶體管而且包括譬如功率IGBT的雙極性功率場效應(yīng)晶體管。圖1以垂直橫截面的部分示出了半導(dǎo)體器件100的實(shí)施形式。半導(dǎo)體器件100包含半導(dǎo)體本體40，所述半導(dǎo)體本體40具有第一或者主表面15和相對(duì)于第一表面15布置的第二表面16或者下表面16。第一表面15的法線方向 基本上平行于垂直方向走向，即限定其。隨后主要參照由硅(Si)構(gòu)成的半導(dǎo)體器件來描述涉及半導(dǎo)體器件或其制造方法的實(shí)施形式。與此相對(duì)應(yīng)地，單晶半導(dǎo)體區(qū)或者單晶半導(dǎo)體層通常是單晶Si區(qū)或者單晶Si層。然而不言而喻的是，半導(dǎo)體本體40可以由適于制造半導(dǎo)體器件的任意半導(dǎo)體材料制造。這種材料的例子尤其是譬如硅(Si)或者鍺(Ge)及其混合形式(SixGev)的元素半導(dǎo)體材料；譬如碳化硅(SiC)或者硅-鍺(SiGe)的第IV族化合物半導(dǎo)體材料；譬如氮化鎵(GaN)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、磷化銦鎵(InGaP)或磷砷化銦鎵 (InGaAsP)的二元、三元或者四元第III-V族半導(dǎo)體材料和譬如碲化鎘(CdTc)和水銀碲化鎘(HgCdTc)的二元或者三元第II-VI族半導(dǎo)體材料(僅舉幾列)。上面提及的半導(dǎo)體材料也稱作同質(zhì)結(jié)半導(dǎo)體材料。當(dāng)兩種不同的半導(dǎo)體材料組合時(shí)，形成了異質(zhì)結(jié)半導(dǎo)體材料。異質(zhì)結(jié)半導(dǎo)體材料的例子尤其是氮化鋁鎵(AWaN)和氮化鎵(GaN)或者硅-碳化硅(SixC^x) 和SiGe異質(zhì)結(jié)半導(dǎo)體材料。對(duì)于功率半導(dǎo)體應(yīng)用而言，目前主要使用材料Si、SiC和GaN。 如果半導(dǎo)體本體包括具有大帶隙的材料、譬如SiC或者GaN，其中所述材料具有高的擊穿電壓或高的臨界電場強(qiáng)度(從該電場強(qiáng)度起開始雪崩倍增)，則相應(yīng)的半導(dǎo)體區(qū)的摻雜被選擇得較高，這降低了導(dǎo)通電阻R。n。半導(dǎo)體本體40通常是晶片40或者芯片40。通常，半導(dǎo)體本體40包含η型的第一半導(dǎo)體區(qū)1、η型的第五半導(dǎo)體區(qū)5和被布置在第五半導(dǎo)體區(qū)5和第一半導(dǎo)體區(qū)1之間的ρ 型的第四半導(dǎo)體區(qū)4。η型的第一半導(dǎo)體區(qū)1的多數(shù)載流子是帶負(fù)電的電子。ρ型的第四半導(dǎo)體區(qū)4的多數(shù)載流子是帶正電的空穴。在第四半導(dǎo)體區(qū)4與第五半導(dǎo)體區(qū)5之間以及在第四半導(dǎo)體區(qū)4與第一半導(dǎo)體區(qū)1之間構(gòu)造相應(yīng)的ρη結(jié)。
在圖1的實(shí)施例中，三個(gè)垂直溝槽60、61和62從主表面15通過第五半導(dǎo)體區(qū)5、 第四半導(dǎo)體區(qū)4延伸并且部分地延伸到第一半導(dǎo)體區(qū)1中。通常，第一半導(dǎo)體區(qū)1、第四半導(dǎo)體區(qū)4和第五半導(dǎo)體區(qū)5形成漂移區(qū)1、體區(qū)4或源極區(qū)5。溝槽60至62中的每個(gè)都包含相應(yīng)的帶有柵極電極11的電極結(jié)構(gòu)，所述電極結(jié)構(gòu)通過相應(yīng)的電介質(zhì)區(qū)相對(duì)半導(dǎo)體本體40絕緣。每個(gè)電介質(zhì)區(qū)通常都包含介電塞82 (英語為“dielectric plug”)和柵極電介質(zhì)層81，該介電塞82使柵極電極11與源極金屬化部90絕緣，該柵極電介質(zhì)層81被布置在體區(qū)4處。漂移區(qū)1與背側(cè)16上的漏極電極91通過可選的場停止層(Feldst0ppschicht)2 和η+型漂移接觸層3而有歐姆接觸。在本說明書的上下文中，表達(dá)“歐姆接觸”、“電接觸”、 “接觸”和“電連接”要描述在半導(dǎo)體器件的兩個(gè)區(qū)域、區(qū)段或者部分之間存在導(dǎo)電連接或者歐姆電流路徑，尤其是存在帶有低阻電阻的連接，即使沒有電壓被施加到該半導(dǎo)體器件上。通常，體區(qū)4通過ρ+型體接觸區(qū)6與源極電極90電連接。源極區(qū)5和體接觸區(qū)6的摻雜濃度通常高于漂移區(qū)1的摻雜濃度。由于源極電極5和體區(qū)4的短路，半導(dǎo)體器件100使電流僅僅在一個(gè)電流方向上阻塞或截止。在導(dǎo)通模式下或在截止運(yùn)行時(shí)，在漏極電極91和源極電極90之間的電壓差 Vds為正的。此外，可以通過如下方式在體區(qū)4中構(gòu)造未被示出的η型溝道區(qū)柵極電極11 相對(duì)于體區(qū)4為正地被激勵(lì)。與此相對(duì)應(yīng)地，半導(dǎo)體器件100可以作為場效應(yīng)半導(dǎo)體器件來工作。與此相反，在反向模式下的電壓差Vds為負(fù)的。隨后，半導(dǎo)體器件在反向模式下的工作也稱作半導(dǎo)體器件在二極管運(yùn)行中的工作。在反向模式下，在漂移區(qū)1和體區(qū)4之間構(gòu)造的ρη結(jié)(該ρη結(jié)也稱作體二極管)在正向電流方向上被接通并且引導(dǎo)反向電流。與此相對(duì)應(yīng)地，半導(dǎo)體器件100可以作為帶有集成的續(xù)流二極管的MOSFET來工作。這例如用于切換電感性負(fù)載、譬如電動(dòng)機(jī)。在高的正電壓差Vds的情況下，漂移區(qū)1中的熱電子e_在半導(dǎo)體器件100的雪崩模式下被生成。雪崩模式可以是希望的，但是隨著時(shí)間的推移可導(dǎo)致器件劣化。在反向模式下，電壓差Vds為負(fù)的，并且體二極管在導(dǎo)通方向上被接通。與此相對(duì)應(yīng)地，半導(dǎo)體器件上的在閾值電壓(就硅而言為0. 7V)的范圍中的電壓降在低電流密度的情況下直至在高電流密度的情況下的多個(gè)伏特。在這種情況下，來自漏極接觸區(qū)3或體區(qū) 4的電子和空穴被注入到漂移區(qū)1中。與此相對(duì)應(yīng)地，電子密度和空穴密度在漂移區(qū)1中基本上相同并且通常比摻雜濃度高得多。這意味著載流子涌進(jìn)漂移區(qū)1。當(dāng)半導(dǎo)體器件100被換向時(shí)，即切換回導(dǎo)通模式或截止工作(其中體二極管被切換到截止方向上)時(shí)，漂移區(qū)1中的積累的載流子在體二極管的ρη結(jié)上構(gòu)造空間電荷區(qū)之前和期間被導(dǎo)出。由于漂移區(qū)1的與體區(qū)4相比更低的摻雜，所以截止電壓的大部分通常降落在漂移區(qū)1上?？臻g電荷區(qū)中的電場強(qiáng)度主要與電荷分布有關(guān)。在換向期間，不僅正的摻雜材料離子而且通過空間電荷區(qū)流到體區(qū)4的空穴的正電荷都有助于漂移區(qū)1中的場強(qiáng)分布。與此相對(duì)應(yīng)地，電場強(qiáng)度的梯度在空穴流動(dòng)時(shí)更高。因此，與在截止工作時(shí)的靜態(tài)雪崩條件相比，在較低的電壓的情況下可出現(xiàn)電子的雪崩倍增。因此，熱電子由于在截止工作時(shí)在高電壓的情況下和/或在換向到截止工作期間的雪崩倍增而生成。表達(dá)“雪崩條件”如在本說明書中所使用的那樣不僅要包括在半導(dǎo)體器件的截止工作期間的靜態(tài)雪崩條件而且要包括在半導(dǎo)體器件換向到截止工作期間的動(dòng)態(tài)雪崩條件。根據(jù)一個(gè)實(shí)施形式，溝槽60、61、62的電極結(jié)構(gòu)在相應(yīng)的下部溝槽區(qū)段601、611、 621中通過相應(yīng)的帶負(fù)電的介電區(qū)段30而與漂移區(qū)4絕緣。與此相對(duì)應(yīng)地，在半導(dǎo)體器件 100的截止工作期間和/或在半導(dǎo)體器件100換向到截止工作期間生成的熱電子e_被帶負(fù)電的介電區(qū)段30推斥。在類似的(但沒有帶負(fù)電的介電區(qū)段的)器件中生成的熱電子可導(dǎo)致器件退化。尤其是，在漂移區(qū)和溝槽的絕緣部之間的界面附近生成的熱電子可以以足夠高的能量進(jìn)入絕緣部中，并且引起對(duì)絕緣部的損傷。該過程通過半導(dǎo)體器件100的帶負(fù)電的介電區(qū)段30來避免或者至少減小。表達(dá)“熱載流子”如在本說明書中所使用的那樣要表明如下載流子所述載流子與晶格(Gitter)并不處于熱平衡。表達(dá)“熱載流子1Π在本說明書中所使用的那樣包括帶有如下能量的載流子所述能量足夠高，使得載流子侵入電介質(zhì)區(qū)的導(dǎo)帶中。在本說明書之內(nèi)， 闡述了相對(duì)于由熱載流子主要在熱電子方面引起的退化而對(duì)半導(dǎo)體器件的保護(hù)，所述熱載流子形成η摻雜的半導(dǎo)體區(qū)的多數(shù)載流子。當(dāng)然，熱載流子也可以是熱空穴。在此，熱電子和熱空穴的注入可在電介質(zhì)中進(jìn)行，該電介質(zhì)不僅可以與P摻雜的半導(dǎo)體區(qū)鄰接而且可以與η摻雜的半導(dǎo)體區(qū)鄰接。熱載流子通常在半導(dǎo)體器件的具有強(qiáng)電場的區(qū)域中被構(gòu)造。但是，熱載流子也可以以熱學(xué)方式來生成并且例如在電場中被加速。帶負(fù)電的介電區(qū)段30包含與漂移區(qū)1的多數(shù)載流子有相同的電荷類型的固定電荷，也就是圖1中的所示出的η摻雜的漂移區(qū)1的負(fù)固定電荷。在鄰接的P摻雜的半導(dǎo)體區(qū)的情況下，正固定電荷被嵌入到帶電的介電區(qū)段30中。與此相對(duì)應(yīng)地，帶電的介電區(qū)段30形成相對(duì)于鄰接的漂移區(qū)1的熱的多數(shù)載流子的庫侖屏蔽。如在圖1中通過虛線箭頭所示的那樣，庫侖屏蔽阻止熱電子 e_達(dá)到帶電的介電區(qū)段30，并且熱電子e—在漂移區(qū)1之內(nèi)被導(dǎo)向漏極電極91。通常，熱電子e_從構(gòu)造在相應(yīng)的溝槽60、61、62的下部區(qū)段601、611、621中的半導(dǎo)體-絕緣體界面至少偏轉(zhuǎn)(ablenken)。這意味著，熱電子e_在雪崩模式下從處于半導(dǎo)體-絕緣體界面附近的最高電場的區(qū)域至少偏轉(zhuǎn)。與此相對(duì)應(yīng)地，介電區(qū)段30和通常介電區(qū)段81也被防止并入或夾雜熱電子。因此，通常避免了電介質(zhì)層的特性改變。與此相對(duì)應(yīng)地，半導(dǎo)體器件100的開關(guān)特性和/或者晶體管特征通常不或者幾乎不受注入熱載體的影響。由此，例如又避免了電路的其他部分的損毀和/或EMV問題(電磁兼容性)，這些問題會(huì)在半導(dǎo)體器件中隨著時(shí)間的推移在沒有帶電的介電區(qū)段30的情況下出現(xiàn)。此外，將熱電子注入到電介質(zhì)區(qū)域會(huì)引起其損傷和/或構(gòu)造所夾雜的正電荷。正電荷的并入會(huì)造成晶體管特征和/或開關(guān)特性的自增強(qiáng)的改變。在這種情況下，在后續(xù)過程中產(chǎn)生的熱電子通過所夾雜的正電荷被吸附。 由于帶負(fù)電的介電區(qū)段30，通常避免開關(guān)特性的自增強(qiáng)的改變，這甚至?xí)斐善骷p毀。因此，半導(dǎo)體器件100相對(duì)于由熱載體引起的退化被保護(hù)。在圖1的圖示中示出了具有相應(yīng)的帶電的介電區(qū)段30的不同的溝槽結(jié)構(gòu)60、61、 62的三種可能的變形方案。每個(gè)變形方案都可以用于給定的實(shí)施形式。三個(gè)溝槽結(jié)構(gòu)60 至62中的每個(gè)都可以形成功率半導(dǎo)體器件的有源區(qū)中的晶胞。因此，通常將多個(gè)相同的晶胞布置在功率半導(dǎo)體器件100的有源區(qū)中。換言之，半導(dǎo)體器件100包含如下半導(dǎo)體本體 40 該半導(dǎo)體本體40具有η型源極區(qū)5、η型漂移區(qū)1、布置在源極區(qū)5和漂移區(qū)1之間的ρ 型體區(qū)4以及至少一個(gè)溝槽60、61、62。至少一個(gè)溝槽60、61、62從源極區(qū)5通過體區(qū)4延伸并且延伸到漂移區(qū)1中，而且包含通過電介質(zhì)區(qū)相對(duì)于半導(dǎo)體本體40絕緣的電極結(jié)構(gòu)。電介質(zhì)區(qū)包含帶負(fù)電的介電區(qū)段30。當(dāng)然，帶電的介電區(qū)段的電荷類型和摻雜關(guān)系也可以交換。在溝槽60的下部區(qū)段601中布置有場板12，該場板12通過另一介電塞83和帶負(fù)電的區(qū)域30相對(duì)于柵極電極11或漂移區(qū)1絕緣。在溝槽61或62的下部區(qū)段611和621 中，相應(yīng)的柵極電極11的下部分可以在體區(qū)4之下作為場板工作。與此相對(duì)應(yīng)地，帶負(fù)電的區(qū)域30和柵極氧化物81的下部分通常形成場電介質(zhì)區(qū)。通常，帶負(fù)電的介電區(qū)段30被布置在場電介質(zhì)區(qū)的如下區(qū)段中該區(qū)段在具有最高的電極電流的區(qū)域中處于雪崩模式， 以便保護(hù)場電介質(zhì)區(qū)的熱載流子注入的風(fēng)險(xiǎn)最高的至少所述部分。場板12和柵極電極11 的下部分還可以進(jìn)一步被用作補(bǔ)償結(jié)構(gòu)。與此相對(duì)應(yīng)地，漂移區(qū)1比可選的層2更高地被摻雜。例如，漂移區(qū)可以是η摻雜的，并且可選的層2可以是n_摻雜的。在這種情況下，另一 η摻雜的摻雜濃度比漂移區(qū)1更高的半導(dǎo)體層被布置在可選的層2與漂移接觸層3之間。半導(dǎo)體器件100也可以被描述為帶有如下半導(dǎo)體本體40的半導(dǎo)體器件100 所述半導(dǎo)體本體40具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)1、帶有具有固定電荷的帶電的介電區(qū)段 30的電介質(zhì)區(qū)和具有介電區(qū)段81。固定電荷的電荷類型與第一半導(dǎo)體區(qū)1的多數(shù)載流子的電荷類型相同。介電區(qū)段81可以是不帶電的或者也可以包括具有第一最大的單位面積載流子密度的固定電荷。帶電的介電區(qū)段30具有大于第一最大的單位面積載流子密度的第二最大的單位面積載流子密度。通常，第二最大的單位面積載流子密度是第一最大的單位面積載流子密度的大約十倍。隨后，介電區(qū)段81和帶電的介電區(qū)段30也被稱作第一帶電的介電區(qū)段81或第二帶電的介電區(qū)段30。根據(jù)一個(gè)實(shí)施形式，電介質(zhì)區(qū)與第一半導(dǎo)體區(qū)1 一起形成電介質(zhì)-半導(dǎo)體界面。通常，電介質(zhì)區(qū)被構(gòu)造在第一半導(dǎo)體區(qū)1與柵極電極11之間和/或被構(gòu)造在第一半導(dǎo)體區(qū)1 與場板12之間和/或沿著通過第一半導(dǎo)體區(qū)1構(gòu)造的漂移區(qū)1構(gòu)造。如在溝槽61和62中所示的那樣，帶電的介電區(qū)段30被布置在柵極電極11和漂移區(qū)1之間。然而，帶電的介電區(qū)段30通常并不被布置在柵極電極11與體區(qū)4之間。這意味著，帶電的介電區(qū)段30通常不是柵極電介質(zhì)層在體區(qū)4中的溝道區(qū)處的部分。這要避免柵極電極11的閾值電壓的改變。換言之，延伸到漂移區(qū)1中的柵極電極11通常通過在體區(qū)4之下的下部分中的帶電的介電區(qū)段30與漂移區(qū)1絕緣，在所述下部分中，柵極電極11可以作為場板來工作。與此相對(duì)應(yīng)地，下面也稱作帶電的電介質(zhì)區(qū)30和帶電的電介質(zhì)層30的帶電的介電區(qū)段通常沿著半導(dǎo)體器件100的漂移區(qū)1來布置并且與漂移區(qū)1 一起形成電介質(zhì)-半導(dǎo)體界面。通常， 帶電的電介質(zhì)層30被布置在帶有在半導(dǎo)體器件100的截止工作時(shí)的最強(qiáng)的電場的區(qū)域附近。根據(jù)實(shí)施形式，η型漏極接觸區(qū)3通過ρ型集電極區(qū)替換，以便構(gòu)造IGBT，或者通過η型和ρ型區(qū)域的水平交替的布局來替換，以便構(gòu)造具有集成的續(xù)流二極管的IGBT。與此相對(duì)應(yīng)地，電極90和91形成發(fā)射極電極90或集電極電極91。由于帶電的電介質(zhì)層30 在IGBT的雪崩模式下生成的熱電子從下部溝槽區(qū)段至少偏轉(zhuǎn)。與此相對(duì)應(yīng)地，IGBT相對(duì)于由熱載流子引起的退化被保護(hù)。圖2以垂直橫截面的部分示出了垂直的功率半導(dǎo)體器件200的實(shí)施形式。在圖2 的該部分中，詳細(xì)地僅僅示出了帶有示例性的邊緣封閉部的外圍區(qū)或邊緣區(qū)220。半導(dǎo)體本體40的鄰接的有源區(qū)210通常包含多個(gè)晶體管結(jié)構(gòu)，例如包含多個(gè)場效應(yīng)晶體管單元，如參照?qǐng)D1所闡述的那樣。通常，η型的第一半導(dǎo) 體區(qū)1達(dá)到外圍區(qū)220中的主表面15，其中所述η型的第一半導(dǎo)體區(qū)1通常形成有源區(qū)210中的漂移區(qū)1。為了保證高截止電壓，在主表面15上布置有帶有絕緣的場板10的邊緣封閉部。場板10通過場絕緣區(qū)相對(duì)于半導(dǎo)體本體40被絕緣。場板10可以是電浮置的或者與電壓相連。在圖2的實(shí)施例中，場板10被連接到P型的第四半導(dǎo)體區(qū)4的電壓上。第四半導(dǎo)體區(qū)4與第一半導(dǎo)體區(qū)1一起形成半導(dǎo)體器件200的建立截止能力所需的截止的ρη結(jié)。根據(jù)一個(gè)實(shí)施形式，場絕緣區(qū)包含第一介電區(qū)段80和帶負(fù)電的介電區(qū)段30。第一介電區(qū)段80可以輕微地帶有正電，通常不帶電或者以直至第一最大的單位面積載流子密度的負(fù)載流子來帶電。帶負(fù)電的介電區(qū)段30被布置在場板10的邊71處并且以直至最大的單位面積載流子密度的負(fù)載流子來帶電，其中所述最大的單位面積載流子密度大于第一最大的單位面積載流子密度。圖2示出了在阻塞模式或截止工作期間的半導(dǎo)體器件200， 其中第一半導(dǎo)體區(qū)1完全或者部分被耗盡。在阻塞模式期間，在第四半導(dǎo)體區(qū)4間的電壓 Vs與漏極電極91的電壓Vd之間的電壓差為負(fù)的，即VS<VD。場板10通常與ρ型的第四半導(dǎo)體區(qū)4相連，所述ρ型的第四半導(dǎo)體區(qū)4可以在MOSFET或者IGBT的有源區(qū)210中形成體區(qū)4。根據(jù)所實(shí)現(xiàn)的半導(dǎo)體器件，除了第四半導(dǎo)體區(qū)4之外或代替第四半導(dǎo)體區(qū)4也可以連接平面的晶體管單元(未示出)或帶有布置在垂直溝槽中的電極結(jié)構(gòu)的晶體管單元，如例如圖1中所示的那樣?？商鎿Q地，P型的第四半導(dǎo)體區(qū)4可以形成二極管的陽極。場板10提供了等位面。在場板21附近，示例性的等位線20、21基本上平行于場板10走向。因此，圖 2中的等位線20與半導(dǎo)體本體40的主表面15在邊71附近相交。由于帶負(fù)電的介電區(qū)段 30，等位線在半導(dǎo)體器件200的阻塞模式下被再分布為使得在場板10的邊71處避免了半導(dǎo)體區(qū)1中的具有最強(qiáng)電場的區(qū)域17。與此相對(duì)應(yīng)地，減小了產(chǎn)生熱電子的風(fēng)險(xiǎn)。此外，熱電子通過帶負(fù)電的介電區(qū)段30的庫侖屏蔽來偏轉(zhuǎn)。與此相對(duì)應(yīng)地，場絕緣區(qū)域被防止由熱載流子引起的退化。當(dāng)然，當(dāng)半導(dǎo)體器件200的半導(dǎo)體區(qū)的摻雜類型被交換時(shí)，帶電的介電區(qū)段30也可以是帶正電的。通常，帶電的區(qū)段30的單位面積載流子密度逐級(jí)地或連續(xù)地向邊緣封閉結(jié)構(gòu)的外部邊緣而減小。與此相對(duì)應(yīng)地，半導(dǎo)體區(qū)1中的最大場強(qiáng)在阻塞模式期間被進(jìn)一步減低。 在其他實(shí)施形式中，帶電的區(qū)段30的單位面積載流子密度基本上是恒定的。在圖2中示出了帶電的介電區(qū)段30中的作為濃縮的電荷q的電荷。通常，電荷基本上連續(xù)地分布在圖2 的帶電的介電區(qū)段30中的水平面中。第一介電區(qū)段80也可以帶負(fù)電，以便在半導(dǎo)體器件處于阻塞模式時(shí)更好地不受并入熱生成的熱的多數(shù)載流子的影響。在其它實(shí)施形式中，僅僅使用同樣帶電的場絕緣區(qū)30，以便使場板10和第一半導(dǎo)體區(qū)1絕緣。圖3以垂直橫截面的部分示出了垂直的功率半導(dǎo)體器件201的實(shí)施形式。功率半導(dǎo)體器件201類似于圖2的功率半導(dǎo)體器件200。然而，圖3的該部分僅示出了外圍區(qū)221。 此外，圖3的邊緣封閉結(jié)構(gòu)包含帶有附加的階梯部72的場板10。根據(jù)一個(gè)實(shí)施形式，另一帶負(fù)電的具有增大的單位面積載流子密度的介電區(qū)段31附加地被布置在階梯部72處。與此相對(duì)應(yīng)地，在半導(dǎo)體區(qū)1中和在階梯部72附近的電場最大值17a被減小或者甚至被避免。在圖3的實(shí)施形式中，通過區(qū)段30、31和兩個(gè)帶較少電的或者不帶電的區(qū)段80構(gòu)造的場絕緣區(qū)的負(fù)的單位面積載流子密度逐級(jí)地在水平方向上變化。在其它實(shí)施形式中，帶電的區(qū)段的單位面積載流子密度持續(xù)不斷地變化。例如，單位面積載流子密度可以隨著距場電極10的邊71和/或階梯部72的水平距離連續(xù)地減小?？商鎿Q于此地，單位面積載流子密度在橫向上基本上也是恒定的。 關(guān)于圖4闡述了其他實(shí)施形式。圖4以垂直橫截面的部分示出了三個(gè)半導(dǎo)體器件 101,102和103。半導(dǎo)體器件101至103可以對(duì)應(yīng)于半導(dǎo)體器件100、200和201的參照?qǐng)D 1至3來闡述的截面。這意味著，結(jié)構(gòu)101至103可以是場板結(jié)構(gòu)或者邊緣封閉結(jié)構(gòu)的部分。然而，結(jié)構(gòu)101至103也可以沿著漂移區(qū)1來布置，但是進(jìn)一步遠(yuǎn)離可作為場板工作的電極。這在下面參照?qǐng)D6至9詳細(xì)地闡述。與此相對(duì)應(yīng)地，圖4中的所示出的電極10至12 僅是可選的。半導(dǎo)體器件101、102、103具有第一半導(dǎo)體區(qū)1和帶電的電介質(zhì)層30，所述帶電的電介質(zhì)層30被布置在第一半導(dǎo)體區(qū)1處并且包含固定電荷q。通常，帶電的電介質(zhì)層30與第一半導(dǎo)體區(qū)1形成界面25。界面25可以是半導(dǎo)體本體的主表面、在第一半導(dǎo)體區(qū)中延伸的溝槽中的界面或者被掩埋的氧化層的界面。固定電荷q的電荷類型與第一半導(dǎo)體區(qū)1 的多數(shù)載流子的電荷類型相同。在圖4的實(shí)施形式中，帶電的電介質(zhì)層30帶有負(fù)電。帶電的電介質(zhì)層30的單位面積載流子密度被選擇為使得帶電的電介質(zhì)層30相對(duì)于并入在第一半導(dǎo)體區(qū)1中生成的熱的多數(shù)載流子而被屏蔽。換言之，使用相對(duì)應(yīng)帶電的電介質(zhì)層30， 以便相對(duì)于通過熱載流子引起的退化來保護(hù)半導(dǎo)體器件101至103。由于通過帶電的電介質(zhì)層30中的固定電荷q構(gòu)造的庫侖屏蔽而阻止或者至少減小了熱電子e_注入到帶電的電介質(zhì)層30中。熱電子e—通常在半導(dǎo)體區(qū)1中以距帶電的電介質(zhì)層30為可靠的距離的方式被引導(dǎo)，直至這些熱電子熱化，在pn結(jié)上復(fù)合，在電極上放電或者被注入到非臨界的 (unkritisch)電介質(zhì)區(qū)中，在所述非臨界的電介質(zhì)區(qū)中，固定電荷不影響或者幾乎不影響半導(dǎo)體器件的特征。與此相對(duì)應(yīng)地，阻止或者至少減小帶電的電介質(zhì)層30的退化。這通過半導(dǎo)體器件101的虛線箭頭來示出。半導(dǎo)體器件101的帶電的電介質(zhì)層30由電介質(zhì)層8形成，所述電介質(zhì)層8包含電荷q。出于清楚的原因，在電介質(zhì)層8中僅僅示出了很少的負(fù)電荷q。電介質(zhì)層8具有固定電荷q的單位面積載流子密度，所述固定電荷q的單位面積載流子密度可以被定義為沿著通過電介質(zhì)層8的線r的每體積的固定電荷的成為一體的(integriert)載流子密度。每體積的電荷密度可以根據(jù)用于在層30中生成電荷的過程在垂直于界面25的路線上變化或者均勻地分布。尤其是，沿著通過電介質(zhì)層8的線r，具有正的和負(fù)的電荷的區(qū)域的區(qū)段也可以在電介質(zhì)層8中交替，這些區(qū)域的凈電荷、即沿著線r的所有載流子的符號(hào)正確的成為一體實(shí)現(xiàn)所描述的防止熱載流子的注入的屏蔽效應(yīng)。通常，線r垂直于在帶電的電介質(zhì)層8 與第一半導(dǎo)體區(qū)1之間的界面25走向。被固定的電荷q的單位面積載流子密度可以至少局部是恒定的或者沿著基本上平行于界面25走向的路徑s變化。根據(jù)一個(gè)實(shí)施形式，帶電的電介質(zhì)層8被構(gòu)造為具有固定電荷的被摻雜的電介質(zhì)區(qū)。帶電的電介質(zhì)層8例如可以由以鋁、氮或者銫摻雜的氧化硅來構(gòu)造。鋁摻雜的和氮摻雜的氧化硅通常帶負(fù)電，而銫摻雜的氧化硅通常帶正電。固定電荷q的單位面積載流子密度與摻雜材料濃度有關(guān)。單位面積的載流子密度的數(shù)值通常大于大約lQn/cm2，十分特別地大于大約1012/cm2。單位面積的載流子密度的最高數(shù)值保證了對(duì)熱載流子的更好的屏蔽。單位面積載流子密度的上限通常通過單位面積的電荷密度給定，所述單位面積的電荷密度造成在半導(dǎo)體區(qū)1的鄰接的半導(dǎo)體材料中的雪崩倍增。單位面積載流子密度的上限根據(jù)摻雜濃度對(duì)于硅而言為大約2*1012/cm2到大約 4*1012/cm2。對(duì)于SiC和GaN，單位面積載流子密度的上限為大約2*1013/Cm2。半導(dǎo)體器件102的帶電 的電介質(zhì)層30具有在單位面積的固定的載流子密度方面與半導(dǎo)體器件101的帶電的電介質(zhì)層30類似的特性。然而，半導(dǎo)體器件102的帶電的電介質(zhì)層30被構(gòu)造為由帶有固定電荷q的不同的電介質(zhì)層8、9構(gòu)成的堆，其中所述固定電荷在其間被布置為表面電荷q。第一電介質(zhì)層8 (例如由SiO2構(gòu)成的層)被布置在第一半導(dǎo)體區(qū)1上，并且第二柵極電介質(zhì)層9 (例如Si3N4層)被布置在第一柵極電介質(zhì)層8上。帶電的層30包含被構(gòu)造在第一和第二柵極電介質(zhì)層8、9之間的界面35。Si3N4具有作為SiO2的較低的帶隙。與此相對(duì)應(yīng)地，負(fù)電荷q通常在Si3N4中在具有SiO2的界面上或附近被俘獲。 半導(dǎo)體器件102的帶電的電介質(zhì)層30也可以包含具有更高的介電常數(shù)的層、譬如氧化鋁、 二氧化鉿、硅酸鉿或者二氧化鋯。這些材料可以在使用化學(xué)氣相沉積(CVD)或者原子層沉積(ALD)的情況下被沉積并且容許超過大約7或者甚至超過大約20的介電常數(shù)。半導(dǎo)體器件103的帶電的電介質(zhì)層30具有在單位面積的固定的載流子密度方面與半導(dǎo)體器件101或半導(dǎo)體器件102的帶電的電介質(zhì)層30類似的特性。該帶電的電介質(zhì)層30可以由經(jīng)摻雜的層8構(gòu)造或者由層的堆構(gòu)造。由于在半導(dǎo)體區(qū)1與帶電的經(jīng)摻雜的層8之間的界面25彎曲，所以固定電荷的單位面積載流子密度通常對(duì)于彎曲的路徑s而言被確定，該彎曲的路徑s基本上平行于界面25走向。固定電荷q的單位面積載流子密度通常同樣被定義為沿著通過電介質(zhì)層8的線r的單位體積的固定電荷的結(jié)合的載流子密度， 其中r基本上垂直于在帶電的電介質(zhì)層8與第一半導(dǎo)體區(qū)1之間的界面25走向。與此相對(duì)應(yīng)地，固定電荷的單位面積載流子密度可以逐級(jí)地或者連續(xù)地沿著在帶電的電介質(zhì)層中的彎曲的路徑s變化，其中彎曲的路徑s基本上平行于界面25走向。通常，在場板10、12與漂移區(qū)1之間或者在漂移區(qū)1與作為場板來工作的柵極電極11的區(qū)段之間和/或沿著半導(dǎo)體器件的主表面的漂移區(qū)布置有帶電的電介質(zhì)層30。圖5以垂直橫截面的部分示出了垂直的功率半導(dǎo)體器件250的實(shí)施形式。功率半導(dǎo)體器件250同樣是垂直的η溝道功率半導(dǎo)體器件，通常為DM0SFET (英語為 Double-Diffused Metal-Oxide Semiconductor Field Effect Transistor(雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管))。同樣地，圖5的該部分通常對(duì)應(yīng)于半導(dǎo)體器件250的有源區(qū)的晶胞。功率半導(dǎo)體器件250包含在主表面15與下表面16之間的半導(dǎo)體本體40。η型漂移區(qū)1延伸直至主表面15并且包含ρ型的部分嵌入的體區(qū)4或者阱4，所述體區(qū)4或者阱 4同樣延伸至主表面15并且通過ρ+型的體接觸區(qū)6與布置在主表面15上的源極電極90 接觸。柵極電極11被布置在主表面15上并且通過柵極電介質(zhì)層81和帶電的電介質(zhì)層30 相對(duì)于半導(dǎo)體本體40絕緣。柵極電介質(zhì)層81和帶電的電介質(zhì)層30被并排布置在平行于溝道區(qū)50中的通過電流走向的方向上，也就是被布置在圖5的實(shí)施形式中的水平方向上。 通過柵極電極11和源極電極90之間的足夠高的正閾值電壓在體區(qū)4中構(gòu)建η溝道區(qū)50。 與此相對(duì)應(yīng)地，與源極電極90相連的η+型的源極區(qū)5與在下表面16上的漏極電極91之間的電流在導(dǎo)通電流模式下流動(dòng)。漏極電極91通常在η.型的漏極接觸區(qū)3上與漂移區(qū)1歐姆接觸。
柵極電介質(zhì)層81通常與溝道區(qū)50鄰接并且具有比帶負(fù)電的電介質(zhì)層30更低的單位面積最大載流子密度，該帶負(fù)電的電介質(zhì)層30通常與溝道區(qū)50相間隔。柵極電介質(zhì)層 81的單位面積最大載流子密度通常在IO1Vcm2以下，尤其是在liT/cm2以下。此外，帶電的電介質(zhì)層30在水平方向上與體區(qū)4相間隔。與此相對(duì)應(yīng)地，保證了低的閾值電壓Vth=Ve -Vs,以在溝道區(qū)5中構(gòu)造η型的溝道50。與此 相反，帶負(fù)電的電介質(zhì)層30的單位面積最大載流子密度通常大于lO^/cm2， 尤其是大于1012/cm2，以便保證對(duì)在截止工作時(shí)在漂移區(qū)1中生成的熱的多數(shù)載流子的足夠強(qiáng)烈的庫侖屏蔽。根據(jù)一個(gè)實(shí)施形式，在所有情況下都包含帶有有源區(qū)的半導(dǎo)體本體40的半導(dǎo)體器件如在這一點(diǎn)上所描述的η溝道場效應(yīng)半導(dǎo)體器件那樣。有源區(qū)包含η型的半導(dǎo)體區(qū)1 和帶負(fù)電的電介質(zhì)區(qū)30，所述帶負(fù)電的電介質(zhì)區(qū)30被布置在η型的半導(dǎo)體區(qū)1處。帶負(fù)電的區(qū)30具有帶有單位面積的最大載流子密度的負(fù)電荷，所述單位面積的最大載流子密度大于大約ion/cm2，尤其是大于大于1012/cm2。這不僅適于垂直半導(dǎo)體器件，而且適于橫向半導(dǎo)體器件，如關(guān)于以下圖6至9所示出的那樣。圖6以垂直橫截面的部分示出了橫向MOSFET 300的實(shí)施形式。橫向MOSFET 300 包含柵極電極11、源極電極90和漏極電極91，這些電極被布置在半導(dǎo)體本體40的主表面 15上。MOSFET 300通常同樣是功率半導(dǎo)體器件。在圖6的實(shí)施形式中，η型的漂移區(qū)1部分地被嵌入P型的體區(qū)4中，所述體區(qū)4在主表面15與下表面16之間延伸。體區(qū)4通過 P+型的體接觸區(qū)與源極電極90接觸。漂移區(qū)1通過η.型的漏極接觸區(qū)3與漏極電極91接觸，并且通過η+型的源極區(qū)5與漏極電極90接觸。漂移區(qū)1延伸直至主表面15。根據(jù)一個(gè)實(shí)施形式，帶負(fù)電的電介質(zhì)層30被布置在漂移區(qū)1上。與此相對(duì)應(yīng)地， 柵極氧化層81被防止在半導(dǎo)體器件300截止工作時(shí)注入熱電子，其中該柵極氧化層81使柵極電極11相對(duì)于半導(dǎo)體本體40絕緣。這通過虛線箭頭示出。在雪崩狀態(tài)下，載體倍增并不在主表面附近開始，而是掩埋在晶體中例如在圖6中所示的電子路徑的平面上。換言之，帶負(fù)電的電介質(zhì)層30沿著漂移區(qū)1的至少一部分布置，以便避免或者至少減小由熱載體引起的器件退化。帶電的電介質(zhì)層30減小了漂移區(qū)1中的在該表面上的有效的電導(dǎo)率， 這導(dǎo)致器件的更高的和不期望的導(dǎo)通電阻。通過略微增大漂移區(qū)1的摻雜可以輕微地消除這種情況。圖7以垂直橫截面的部分示出了橫向IGBT 400的實(shí)施形式。橫向IGBT 400類似于圖6的橫向MOSFET 300。然而，不是η+型的漏極接觸區(qū)，而是P+型的集電極區(qū)3與半導(dǎo)體器件400的電極91連接。此外，體區(qū)4和漂移區(qū)1被布置在ρ型的共同的襯底7上，該 P型的共同的襯底7同樣與電極90通過ρ+型的接觸區(qū)6相連。此外，電極90和91通常被稱為發(fā)射極電極90或集電極電極91。可替換地，未被示出的ρ+型和η+型的接觸區(qū)與電極 90連接，以便保證相反的二極管工作?？商鎿Q地，在ρ+型和/或η+型的接觸區(qū)3之上置有未示出的η區(qū)，或圍繞ρ+型和/或η+型的接觸區(qū)3存在未示出的η區(qū)，這些未示出的η區(qū)比漂移區(qū)1更高地被摻雜并且在截止工作時(shí)用作場停止。根據(jù)一個(gè)實(shí)施形式，帶負(fù)電的電介質(zhì)層30沿著漂移區(qū)1的至少一部分來布置，以便避免或者至少減小柵極電介質(zhì)層81的由熱載體引起的退化。圖8以垂直橫截面的部分示出了橫向IGBT 401的實(shí)施形式。該橫向IGBT 401類似于圖7的橫向IGBT 400。然而，半導(dǎo)體器件401是SOI (英語為Silicon on Insulator (絕緣體上硅))器件。與此相對(duì)應(yīng)地，掩埋的氧化層(“BOX”)35被布置在半導(dǎo)體本體40的共同的襯底7與其他半導(dǎo)體區(qū)之間。此外，可選的η型的阱2a被布置在集電極區(qū)3與漂移區(qū)1之間。根據(jù)一個(gè)實(shí)施形式，另一帶負(fù)電的電介質(zhì)區(qū)或另一帶負(fù)電的電介質(zhì)層32通過SOI 器件401的被掩埋的氧化層35 (“BOX”)形成。由于通過帶電的電介質(zhì)區(qū)層30和32的固定電荷生成的庫侖屏蔽，至少可以減小由熱電子引起的器件退化。被掩埋的氧化層35通常包含單位面積的載流子密度超過大約IO11Am2或甚至超過1012/cm2的負(fù)固定電荷圖9以垂直橫截面的部分示出了橫向IGBT 402的實(shí)施形式。該橫向IGBT 402類似于圖8的橫向IGBT 401。然而，僅僅BOX層35的一個(gè)區(qū)段帶負(fù)電。通常，區(qū)段32在水平方向上至少在體區(qū)4與η型的阱2a之間延伸。圖10以垂直橫截面的部分示出了橫向IGBT 403的實(shí)施形式。該橫向IGBT 403 類似于圖9的橫向IGBT 402。然而，在具有帶電的部分BOX層33的部分SOI晶片(英語為 partial silicon on insulator wafer (部分絕緣體上硅晶片))上構(gòu)造有 IGBT 403。當(dāng)然，可以將圖7至10的帶電的電介質(zhì)層組合。關(guān)于圖11至19示出了根據(jù)多個(gè)實(shí)施形式的用于構(gòu)造半導(dǎo)體器件207的方法。在此，重點(diǎn)在于在水平主表面15上產(chǎn)生層。在沒有進(jìn)一步描述的情況下可以在所示出的構(gòu)造帶電層之前和/或期間和/或之后制造半導(dǎo)體中的摻雜區(qū)。在第一過程中，提供晶片或者襯底40，所述晶片或者襯底40包括水平主表面15和第一導(dǎo)電類型(η型)的半導(dǎo)體層1。半導(dǎo)體層1延伸直至水平主表面15。襯底40可以由任意合適的半導(dǎo)體材料、譬如Si或GaN 或SiC制造。強(qiáng)烈摻雜的η+型的接觸層2可以從半導(dǎo)體層1延伸至相對(duì)于主表面15布置的下表面16，以便稍后構(gòu)造到漏極金屬化部的歐姆連接。此外，襯底40可以包含第二導(dǎo)電類型(P型)的已嵌入的體區(qū)。此后在水平主表面15上構(gòu)造第一電介質(zhì)層8a。電介質(zhì)層8a通常包含SiO2并且可以通過沉積和/或熱氧化來構(gòu)造。SiO2可以以CVD工藝(英語為“chemical vapour deposition"化學(xué)氣相沉積)來沉積?？商鎿Q地，硅在熱氧化之前被沉積在半導(dǎo)體本體40 上。在Si半導(dǎo)體本體40的情況下，層8a通常通過熱氧化來構(gòu)造，但是也可以通過CVD工藝來構(gòu)造。在隨后的過程中，第二層8b被構(gòu)造在第一電介質(zhì)層8a上。根據(jù)一個(gè)實(shí)施形式，第二層8b通過原子層沉積(ALD)來構(gòu)造。層8b的厚度與要俘獲的電荷量有關(guān)。通常，在ALD循環(huán)中沉積少于一個(gè)的分子層或者原子層。為了構(gòu)造薄層8b通常使用一個(gè)至多個(gè)ALD循環(huán)。得到的半導(dǎo)體結(jié)構(gòu)207在圖12中示出。此后，第二電介質(zhì)層8c (例如SiO2層)被構(gòu)造在第二層8b上。得到的半導(dǎo)體結(jié)構(gòu) 207在圖13中示出。通常，在將層8b和8c沉積之后實(shí)施溫度為大約700°C至大約1250°C、特別是大約 800°C到大約IOOiTC的熱步驟。與此相對(duì)應(yīng)地，在主表面15上并且與層1接觸地構(gòu)造具有固定電荷的電介質(zhì)層8。根據(jù)所希望的電荷類型，第二層8b通常包含鋁或氧化鋁，用于構(gòu)造帶負(fù)電的層8，或者包含銫或氧化銫，用于構(gòu)造帶正電的層8。固定電荷的電荷類型與第一半導(dǎo)體區(qū)1的多數(shù)載流子的電荷類型相同。得到的結(jié)構(gòu)207在圖14中示出。帶電的電介質(zhì)層8和第一半導(dǎo)體區(qū)1在主表面15上形成電介質(zhì)-半導(dǎo)體界面。帶電的層8通常包含超過大約IO11Zcm2和特別是超過大約1012/cm2的單位面積凈載流子密度。在另一實(shí)施形式中，層8a、8b和8c形成帶有負(fù)固定電荷的SiO2-Si3N4-SiO2夾心結(jié)構(gòu)。在該實(shí)施形式中，通常不實(shí)施附加的用于構(gòu)造共同的層8的熱退火步驟。夾心結(jié)構(gòu)或者堆結(jié)構(gòu)可以包含帶有如下相對(duì)介電常數(shù)的層該相對(duì)介電常數(shù)超過大約7或者甚至20。 各個(gè)層在此也可以具有帶有不同大小和/或帶有不同符號(hào)的固定電荷。在另一實(shí)施形式中，層8b僅僅在層8a上的部分中形成。這可通過在沉積層8b之前沉積結(jié)構(gòu)化的防粘層和/或通過以掩膜化(maskieren)方式刻蝕帶電的層8和/或通過部分刻蝕帶電的層8來實(shí)現(xiàn)。例如，帶電的層8可以通過對(duì)主表面15的掩膜來刻蝕。與此相對(duì)應(yīng)地，不同的帶電的區(qū)30通過掩膜化的刻蝕工藝來構(gòu)造，如圖15中所示。與此相對(duì)應(yīng)地，單位面積的載流子密度可以在水平方向上變化。在另一實(shí)施形式中，對(duì)帶電的層8的掩膜化刻蝕在達(dá)到主表面15之前被停止。這也可以用于使單位面積的載流子密度在水平方向上變化。此后，在主表面15上構(gòu)造電介質(zhì)區(qū)80，例如以CVD工藝或也通過熱氧化來構(gòu)造。 電介質(zhì)區(qū)80通常具有比帶電的層8更低的單位面積載流子密度，尤其是具有在大約IO11/ cm2以下或在大約IOltVcm2以下的單位面積載流子密度。此后，在下表面16上構(gòu)造漏極電極91，并且在電介質(zhì)區(qū)80上構(gòu)造場板10，例如通過沉積金屬或者高摻雜的多晶硅來構(gòu)造。場板10相對(duì)于半導(dǎo)體本體10絕緣。得到的半導(dǎo)體結(jié)構(gòu)207在圖16中示出。通常，半導(dǎo)體結(jié)構(gòu)207形成被布置在功率半導(dǎo)體器件的外圍區(qū) 127中的邊緣封閉結(jié)構(gòu)。這些制造過程通常被實(shí)施為使得帶電的區(qū)30和/或電介質(zhì)區(qū)80 相對(duì)于并入在第一半導(dǎo)體區(qū)1中生成的熱的多數(shù)載流子被屏蔽。圖16從連接關(guān)系來示例性地描述了 MOSFET。在IGBT或者二極管的情況下，構(gòu)造在下表面16上的金屬化部91可以作為集電極電極或陰極電極來工作。在圖17的實(shí)施形式中所示出的半導(dǎo)體器件207與圖13的半導(dǎo)體器件207類似。 然而，層8b僅僅部分地沉積在層8a上。這例如可以通過如下方式來實(shí)現(xiàn)針對(duì)層8b的材料的結(jié)構(gòu)化的防粘層在構(gòu)造層8b的ALD過程之前被沉積。此后，實(shí)施熱步驟，如參照?qǐng)D14所闡述的那樣，在此，在主表面15上構(gòu)造具有其他的單位面積載流子密度的兩個(gè)電介質(zhì)區(qū)30、80。帶電的電介質(zhì)區(qū)30通常具有比電介質(zhì)區(qū) 80更大的單位面積載流子密度。得到的結(jié)構(gòu)207在圖18中示出。此后，在電介質(zhì)區(qū)80上構(gòu)造場板10，而在下表面16上構(gòu)造漏極電極91。場板10 相對(duì)于半導(dǎo)體本體40絕緣。得到的半導(dǎo)體結(jié)構(gòu)207在圖19中示出。通常，半導(dǎo)體結(jié)構(gòu)207 形成被布置在功率半導(dǎo)體器件的外圍區(qū)中的邊緣封閉結(jié)構(gòu)。在其他實(shí)施形式中，帶電的電 介質(zhì)區(qū)30被構(gòu)造在溝槽的下部區(qū)段中，而電介質(zhì)區(qū) 80被構(gòu)造在該溝槽的上部區(qū)段中。構(gòu)造帶電的電介質(zhì)區(qū)30和電介質(zhì)區(qū)80的過程可以與參照?qǐng)D11至19所闡述的那樣類似地實(shí)施，但是實(shí)施在溝槽表面上。在通過刻蝕在半導(dǎo)體區(qū)1中構(gòu)造溝槽之后，在半導(dǎo)體區(qū)1上至少在該溝槽中構(gòu)造一致的第一電介質(zhì)層。此后，第二層通過在溝槽的下部區(qū)段中進(jìn)行原子層沉積而被構(gòu)造在第一電介質(zhì)層上。于是，第二電介質(zhì)層被構(gòu)造在第二層上，使得固定電荷的電荷類型與第一半導(dǎo)體區(qū)1的多數(shù)載流子的電荷類型相同。此后，實(shí)施熱工藝，以便在溝槽的下部區(qū)段或上部區(qū)段中構(gòu)造帶電的電介質(zhì)區(qū) 30和電介質(zhì)區(qū)80。 此后，電極結(jié)構(gòu)至少在該溝槽的下部區(qū)段中被構(gòu)造，為使得電極結(jié)構(gòu)通過帶電的電介質(zhì)區(qū)30相對(duì)于半導(dǎo)體本體絕緣。電極結(jié)構(gòu)可以是帶有下部區(qū)段的場板或者柵極電極， 該下部區(qū)段被配置來作為場板工作。通常，溝槽被構(gòu)造在功率半導(dǎo)體器件的有源區(qū)中。當(dāng)半導(dǎo)體器件在雪崩模式下工作時(shí)，單位面積的載流子密度被選擇來使得至少帶電的電介質(zhì)區(qū)30相對(duì)于并入在第一半導(dǎo)體區(qū)中生成的熱的多數(shù)載流子而被屏蔽。與此相對(duì)應(yīng)地，半導(dǎo)體器件被防止由于熱的載流子引起的器件退化。當(dāng)然，帶電的電介質(zhì)區(qū)30也可以被構(gòu)造在溝槽上，也可以構(gòu)造由不同的電介質(zhì)層構(gòu)成的堆，這些電介質(zhì)層在由不同的電介質(zhì)層構(gòu)成的堆之間的界面上或者附近包含固定電荷。此外，在構(gòu)造帶電的層8之后或者之前構(gòu)造ρ型的體接觸區(qū)、P型的體區(qū)、η型的源極區(qū)。此后，與源極區(qū)和體接觸區(qū)接觸的源極金屬化部通常通過物理氣相沉積(PVD)和 /或通過電鍍來構(gòu)造。圖20以垂直橫截面的部分示出了垂直的功率半導(dǎo)體器件307的實(shí)施形式。在圖 20的該部分中僅僅示出了帶有示例性的邊緣封閉部和鄰接的有源區(qū)310的外圍區(qū)或邊緣區(qū)320。通常，在有源區(qū)310左邊也設(shè)置有另一邊緣區(qū)320。例如，邊緣區(qū)320可以圍繞有源區(qū)地來布置。半導(dǎo)體本體40的鄰接的有源區(qū)310通常包含多個(gè)晶體管結(jié)構(gòu)和/或二極管結(jié)構(gòu)，例如多個(gè)場效應(yīng)晶體管單元，如參照?qǐng)D1所闡述的那樣。通常，可以形成有源區(qū)310 中的漂移區(qū)1的η型的第一半導(dǎo)體區(qū)1達(dá)到外圍區(qū)320中的主表面15。至少在有源區(qū)310 中，在第一半導(dǎo)體區(qū)1與主表面15之間布置有ρη結(jié)14。半導(dǎo)體器件307的ρη結(jié)14被形成在第一半導(dǎo)體區(qū)1與P型的第四半導(dǎo)體區(qū)4之間。半導(dǎo)體區(qū)4可以在有源區(qū)310中例如形成體區(qū)或者陽極區(qū)。通常，第四半導(dǎo)體區(qū)4與金屬化部90歐姆接觸，該金屬化部90可以形成源極電極或者陽極金屬化部。金屬化部90可以被布置在主表面15上并且在哪里與第四半導(dǎo)體區(qū)4形成歐姆接觸。此外，如圖20所圖解的那樣，ρη結(jié)14可以平行于主表面15延伸。與參照?qǐng)D2所闡述的類似，在半導(dǎo)體器件307中在阻塞模式或截止工作期間，第一半導(dǎo)體區(qū)1也完全或部分耗盡。為了保證在截止工作時(shí)的高截止電壓，在外圍區(qū)320中設(shè)置邊緣封閉結(jié)構(gòu)。根據(jù)一個(gè)實(shí)施形式，邊緣封閉結(jié)構(gòu)包括垂直溝槽62，該垂直溝槽62在外圍區(qū)320 中從主表面15延伸到第一半導(dǎo)體區(qū)1并且該垂直溝槽62包含帶有負(fù)固定電荷的介電層 30，所述帶有負(fù)固定電荷的介電層30在垂直方向上不僅被布置在ρη結(jié)之下而且被布置在 ρη結(jié)之上。通常，溝槽62與ρη結(jié)14鄰接。負(fù)的固定載流子的濃度例如可以基本上與距主表面15的垂直距離無關(guān)地被選擇。例如，如在圖20中所圖解的那樣，介電層30沿著溝槽 62的側(cè)壁和溝槽底部被實(shí)施為具有恒定的單位面積負(fù)載流子密度的基本上等厚度的層。與橫向邊緣封閉部、譬如場環(huán)、場板或邊緣封閉部(其隨著摻雜材料濃度的橫向變化工作(VLD，英語為“variation of lateral doping (橫向摻雜變化)”)相比，半導(dǎo)體器件 307的邊緣封閉結(jié)構(gòu)、如具有垂直溝槽的其他邊緣封閉部有明顯更小的位置需求就夠用。
通常，位置需求在給定的截止能力的情況下能相對(duì)于具有場板或者場環(huán)的橫向邊緣封閉部或VLD邊緣封閉部降低了多于兩倍或者甚至五倍。但是，與已知的用作邊緣封閉部的垂直溝槽(這些垂直溝槽填充有絕緣體，例如填充有氧化硅)相比，半導(dǎo)體器件307的邊緣封閉結(jié)構(gòu)相對(duì)于正的表面電荷明顯更穩(wěn)健，因?yàn)檫@些表面電荷在需要時(shí)可以通過負(fù)固定電荷至少部分被補(bǔ)償。正的表面電荷原則上雖然也可以通過在垂直溝槽的區(qū)域中的附加的P摻雜的層來補(bǔ)償。然而，在這種情況下引入的摻雜劑量必須相對(duì)精確地被調(diào)節(jié)并且可以補(bǔ)償表面電荷僅僅直至一定程度，因?yàn)檫@些表面電荷逐片地并且也可以通過片或晶片擺動(dòng)。此外不利的是，當(dāng)P摻雜的區(qū)域被連接到陰極電勢時(shí)，該區(qū)域可以注入自由的載流子。 由此，對(duì)在關(guān)斷器件時(shí)的穩(wěn)健性有負(fù)面影響。根據(jù)一個(gè)實(shí)施形式，垂直溝槽62以介電覆蓋物84 (例如氮化硅覆蓋物)完全遮蓋。 由此可以避免溝槽63受外部的污染。這能夠?qū)崿F(xiàn)半導(dǎo)體器件307的邊緣封閉結(jié)構(gòu)的高的長期穩(wěn)定性。

根據(jù)另一實(shí)施形式，介電層30的負(fù)固定電荷的單位面積載流子密度逐級(jí)地或連續(xù)地隨著距主表面15的垂直距離的增加而減小。由此，提供了負(fù)固定電荷的載流子濃度在垂直方向上變化的邊緣封閉結(jié)構(gòu)。這可類似于深入翻起的VLD邊緣封閉部地起作用。由此，甚至表面電荷在半導(dǎo)體器件307工作期間的相對(duì)寬的散射或者一定的漂移導(dǎo)致不減小截止能力或者僅僅略微減小截止能力。負(fù)固定電荷在垂直方向上的梯度在這種情況下通常與表面電荷的期望的散射相匹配。附加地，(與摻雜材料被引入溝槽的半導(dǎo)體區(qū)中的邊緣封閉部相比)，可以排除從溝槽62來注入自由載流子并且因此邊緣封閉部在關(guān)斷過程期間的穩(wěn)健性升高。通常，介電層30由鋁摻雜的氧化硅或鋁摻雜的氮化硅構(gòu)成。負(fù)固定電荷的濃度可以通過鋁摻雜精確地并且在寬的范圍中被調(diào)節(jié)和/或被變化。這參照?qǐng)D29至32來詳細(xì)闡述。但是也可能的是，相疊地使用具有負(fù)的固定載流子的多個(gè)層，這些層可選地通過不帶電的介電層彼此分離。在其他實(shí)施形式中，介電層30由不同電介質(zhì)(例如氧化硅層和氮化硅層)的至少兩個(gè)彼此鄰接的層構(gòu)成，這些層在彼此鄰接的層之間的相應(yīng)界面上具有負(fù)的固定界面電荷。根據(jù)另一實(shí)施形式，空腔83例如在水平方向上居中地被布置在溝槽62中。由此， 基于半導(dǎo)體-電介質(zhì)界面25而至少減小了機(jī)械應(yīng)力。圖21以垂直橫截面的部分示出了垂直半導(dǎo)體器件407的實(shí)施形式。通常，半導(dǎo)體器件407是功率半導(dǎo)體器件。針對(duì)所述實(shí)施形式，圖21的部分對(duì)應(yīng)于所示出的半導(dǎo)體器件 407的有源區(qū)中的多個(gè)晶胞中的僅僅一個(gè)晶胞。在圖21中示例性地示出的半導(dǎo)體器件可以作為所謂的 TEDFET (英語為 “Trench Extended Drain Field-Effect Transistor (溝槽擴(kuò)展漏極場效應(yīng)晶體管)”)工作。半導(dǎo)體器件407為此包括在左半部分所示的常規(guī)的帶有漂移區(qū)1的MOS晶體管結(jié)構(gòu)，其中該漂移區(qū)1被布置在漏極區(qū)3與體區(qū)6之間。體區(qū)4 被布置在漂移區(qū)1與源極區(qū)6之間。此外，MOS晶體管結(jié)構(gòu)包括柵極電極11，所述柵極電極 11與體區(qū)4相鄰地布置并且與體區(qū)4和與漂移區(qū)1通過柵極電介質(zhì)81分離。柵極電極11 在體區(qū)4中(通過柵極電介質(zhì)81分離地)從源極區(qū)6至少延伸至漂移區(qū)1上并且用于控制體區(qū)4中的在源極區(qū)6和漂移區(qū)1之間的導(dǎo)電溝道(未在圖21中示出)。在根據(jù)圖21的例子中，MOS晶體管結(jié)構(gòu)是垂直的溝槽晶體管結(jié)構(gòu)，其中柵極電極11被布置在如下溝槽中該溝槽在集成有MOS晶體管結(jié)構(gòu)的半導(dǎo)體本體40的垂直方向上延伸。然而，這僅僅是一個(gè)例子。MOS晶體管結(jié)構(gòu)也可以利用平面的柵極電極來實(shí)現(xiàn)。除了 MOS晶體管結(jié)構(gòu)之外，半導(dǎo)體器件407包括與漂移區(qū)1水平相鄰地布置的漂移控制區(qū)1 \該漂移控制區(qū)1 \除了 MOS 晶體管結(jié)構(gòu)之外，半導(dǎo)體器件407包括與漂移區(qū)1水平相鄰地布置并且與漂移區(qū)1電絕緣的漂移控制區(qū)1 \根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件包括帶有鄰接的漂移區(qū)1的多數(shù)載流子的電荷類型的固定電荷的介電層30。帶有固定載流子的介電層30此外與體區(qū)4和漂移控制區(qū)1、鄰接。通常， 介電層30形成所謂的漂移控制區(qū)電介質(zhì)或積累電介質(zhì)30。漂移控制區(qū)1、的任務(wù)是，當(dāng)MOS晶體管結(jié)構(gòu)處于接通狀態(tài)或被導(dǎo)通地激勵(lì)時(shí)，沿著積累電介質(zhì)30控制漂移區(qū)1中的導(dǎo)電的溝道。漂移控制區(qū)1、因而用于減小整個(gè)晶體管器件的導(dǎo)通電阻Rqn (英語為“on-resistance”)。不同于常規(guī)的MOS晶體管，漂移區(qū)1在該半導(dǎo)體器件的情況下(與MOS晶體管結(jié)構(gòu)的類型無關(guān)地)是η摻雜的或ρ摻雜的。例如，當(dāng)在η導(dǎo)電的MOS晶體管結(jié)構(gòu)的情況下對(duì)漂移區(qū)1進(jìn)行η摻雜時(shí)，沿著漂移控制區(qū)_電介質(zhì)30形成積累溝道，該積累溝道通過漂移控制區(qū)1、來控制。當(dāng)在η導(dǎo)電的MOS晶體管結(jié)構(gòu)的情況下對(duì)漂移區(qū)1進(jìn)行ρ摻雜時(shí)，在該器件處于接通狀態(tài)時(shí)在漂移區(qū)1中沿著積累電介質(zhì)30構(gòu)造反型溝道。當(dāng)在源極區(qū)和漏極區(qū)6、3或源極端子和漏極端子S、D之間施加電壓(Vs，Vd)時(shí)，并且當(dāng)在源極區(qū)6與漏極區(qū) 1之間的體區(qū)4中引起導(dǎo)電溝道的合適的電勢(Ve)被施加到柵極電極11時(shí)，如常規(guī)的MOS 晶體管那樣，該器件在接通狀態(tài)。在η導(dǎo)電的MOS晶體管結(jié)構(gòu)的情況下，要在漏極D和源極 S之間施加的電壓(Vd-Vs)為了使該器件轉(zhuǎn)變到接通狀態(tài)而是正電壓，并且柵極電勢Ve相對(duì)于源極電勢Vs是正電勢。當(dāng)晶體管器件407處于接通狀態(tài)時(shí)，在漂移區(qū)1中需要載流子沿著漂移區(qū)1中的積累電介質(zhì)30引起積累溝道或者反型溝道。在具有η導(dǎo)電的MOS晶體管結(jié)構(gòu)的晶體管器件407中，需要漂移控制區(qū)1、中的ρ載流子(空穴)來引起該導(dǎo)電溝道。 當(dāng)器件處于接通狀態(tài)時(shí)，載流子僅僅在漂移控制區(qū)1、中被需要。當(dāng)該器件處于截止?fàn)顟B(tài)時(shí)，載流子被從漂移控制區(qū)1 4皮去除，并且(相對(duì)應(yīng)地如在漂移區(qū)1中那樣)在漂移控制區(qū) 1、中構(gòu)造空間電荷區(qū)域或者耗盡區(qū)域。在本上下文中，應(yīng)指出的是漂移控制區(qū)1、可以與漂移區(qū)1的導(dǎo)電類型相同或者導(dǎo)電類型互補(bǔ)。漂移控制區(qū)1 ^可以通過整流器元件54 (譬如二極管)被耦合到漏極區(qū)3。整流器元件54在此帶有極性，使得當(dāng)該器件處于接通狀態(tài)時(shí)防止漂移控制區(qū)1 1 文電到漏極區(qū) 3的電勢VD。在η導(dǎo)電的晶體管器件407的情況下，整流器元件54的陽極端子被耦合到漂移控制區(qū)1 \而陰極端子被連接到漏極區(qū)3上。布置在漂移控制區(qū)1、與整流器元件54 之間的另一連接區(qū)3 ^是可選的并且與漂移控制區(qū)1的導(dǎo)電類型相同，但是通常更高地被摻雜。在其他實(shí)施形式中，不是連接區(qū)3、或除了連接區(qū)3 ^之外設(shè)置有另一絕緣區(qū)，使得漂移控制區(qū)1、與漂移區(qū)1完全介電絕緣。整流器元件54在邏輯上被接通在漏極電極 D與下部連接區(qū)3 ^之間并且在該實(shí)現(xiàn)方案中也可以處于上部主表面15上或附近，尤其是在邊緣封閉區(qū)外部。在這種情況下，要設(shè)置相對(duì)應(yīng)的導(dǎo)電連接(未示出)。為了在該器件首次接通時(shí)在漂移控制區(qū)51中提供載流子，漂移控制區(qū)1 ^可以將連接區(qū)4 1禹合到柵極端子G上，該連接區(qū)4、在η導(dǎo)電的器件的407的情況下是ρ摻雜的。在這種情況下，載流子由柵極驅(qū)動(dòng)器電路來提供，該柵極驅(qū)動(dòng)器電路在晶體管器件407 工作時(shí)被耦合到柵極端子G上。耦合在柵極端子G和連接區(qū)域53之間的二極管55用于防止漂移控制區(qū)51朝向柵極端子G放電。當(dāng)器件截止時(shí)從漂移控制區(qū)1 ’中去除的載流子通常被存儲(chǔ)在電容性結(jié)構(gòu)，直到該器件下一次被接通，該電容性結(jié)構(gòu)具有通過電介質(zhì)81、與漂移控制區(qū)1 IP連接區(qū)4 ’分離的并且與源極S接觸的電極11、其中電容性結(jié)構(gòu)被接通在源極S與漂移控制區(qū)1、之間?？商鎿Q地并且并未示出地，載流子在漂移控制區(qū)1 ^ 中也可以其他措施、例如通過另一接觸部從外部或者通過例如由負(fù)載電路構(gòu)成的另一充電電路來耦合輸入。在這些情況下，可以省去二極管55?？商鎿Q地或者附加地，也可以在連接區(qū)4、與源極電極S之間接通二極管56，其中二極管56的陽極與源極電極S導(dǎo)電連接。 為此，一旦在連接區(qū)4 ^中的電勢超過可選的二極管56的截止能力，另一二極管56就可以用于從漂移控制區(qū)1 ^中導(dǎo)出在截止情況下熱生成的泄漏電流。為了能夠?qū)崿F(xiàn)半導(dǎo)體器件的盡可能小的導(dǎo)通電阻Ron,單元的間距P可以選擇得盡可能小。但是，這通常在正固定界面電荷(^的密度給定的情況下導(dǎo)致截止能力的相對(duì)應(yīng)減小，如在下文中所示出的那樣。通常，積累電介質(zhì)被形成為熱的Si02。但是，硅半導(dǎo)體本體40的氧化通常導(dǎo)致正固定界面電荷Qra在與硅鄰接的在數(shù)納米以下的熱氧化物中的一定密度。在良好的熱氧化物的情況下，正固定界面電荷Qra的密度可以在每平方厘米大約1···10 · IO10基本電荷的范圍中。在下文中，基本電荷在一個(gè)體積中的濃度或表面電荷密度也簡化地被稱為每平方厘米的電荷或每立方厘米的電荷。 在積累電介質(zhì)的小間距的情況下，例如在具有多個(gè)單元的功率半導(dǎo)體器件的情況下，器件的截止電壓受到氧化物電荷強(qiáng)烈影響。僅僅通過積累電介質(zhì)的表面特定的電荷 Qeff為大約

f J _ ) # /1 # —
ldsff — 乂 OX ^，
P
其中t是積累電介質(zhì)的垂直伸展或包含積累電介質(zhì)的垂直溝槽64的深度，并且P是單元的間距(英語為“pitch”)。垂直溝槽64通常僅僅大約30nm到大約60nm寬，但是在半導(dǎo)體本體40中延伸直至大約50 μ m深度。這些溝槽因而通常具有直至1000或更大的高長寬比。在一個(gè)單元之內(nèi)分別存在兩個(gè)積累電介質(zhì)，即四個(gè)界面，由此在上述式子中得到倍數(shù)4。一旦值Qeff對(duì)于硅得到大約1. 5 · IO1Vcm2的所謂的擊穿電荷Qbk，該器件在沒有其他措施的情況下就不再達(dá)到通過垂直伸展t限定的截止電壓。根據(jù)一個(gè)實(shí)施例，漂移區(qū)1是η型的并且負(fù)固定電荷被并入到可以作為積累電介質(zhì)來工作的介電層30中。由此，在熱氧化時(shí)并入的正電荷在需要時(shí)被補(bǔ)償并且通過垂直溝槽64的小的間距來保證半導(dǎo)體器件在同時(shí)小的到通電阻Rw的情況下的高截止能力。通常，介電層30由摻雜鋁的氧化硅或者摻雜鋁的氮化硅構(gòu)成，所述摻雜鋁的氧化硅或者摻雜鋁的氮化硅的負(fù)固定電荷的濃度可以通過鋁摻雜精確地并且在寬范圍中被調(diào)節(jié)和/或變化。例如，借助一次或多次原子層沉積例如可以將例如以Al2O3或AlN為形式的鋁涂敷到熱氧化物，并且緊接著至少在通常從主表面15延伸直至背面16的垂直溝槽64的側(cè)壁上施加熱工藝，這導(dǎo)致負(fù)固定電荷。負(fù)固定電荷的濃度可以通過多個(gè)原子層沉積循環(huán)并且必要時(shí)在高的電荷密度的情況下通過附加地遮蓋限定數(shù)目的溝槽64在一次或多次原子層沉積期間非常精確地被調(diào)節(jié)。負(fù)固定電荷在原子層沉積之后在熱氧化物的表面上。通過緊接著的另外的熱氧化使負(fù)固定電荷遠(yuǎn)離半導(dǎo)體材料，但是保持穩(wěn)定。通常，熱氧化被長時(shí)間地執(zhí)行，直到具有負(fù)固定電荷的介電層30連生(zusammenwachsen )，即填充溝槽64。與此相對(duì)應(yīng)地，介電層30 的負(fù)固定電荷的單位面積載流子密度在水平平面中大致在第三半導(dǎo)體區(qū)1 、與第一半導(dǎo)體區(qū)1之間的中部具有最高的值。但是熱氧化也還可以延長，以便在芯片前側(cè)或主表面15 上產(chǎn)生更高的氧化物厚度。在此，被掩埋的氧化物區(qū)通常不再變得更厚。此外，例如可以通過選擇前驅(qū)體分子(即原子層沉積過程的原材料)來調(diào)節(jié)介電層 30的負(fù)固定電荷的單位面積載流子密度，使得所述單位面積載流子密度逐級(jí)地或者連續(xù)地隨著距主表面15的距離的增加而減小。圖22-28在垂直的截面中示例性地示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的用于制造半導(dǎo)體器件307 (如參照?qǐng)D21所闡述的那樣)的過程。在此，圖22示出了半導(dǎo)體本體40， 通常為硅半導(dǎo)體本體40，所述半導(dǎo)體本體40從主表面15延伸直至對(duì)置的表面16。氧化物接片(Oxidstege)85被嵌入到半導(dǎo)體本體40中。圖22中所示的結(jié)構(gòu)例如可以通過在襯底 Ia上產(chǎn)生LOCOS結(jié)構(gòu)85并且緊接著借助選擇性外延步驟進(jìn)行橫向過生長以及其他可選的用于形成外延區(qū)Ib的外延層的橫向過生長來提供。在此，外延層的摻雜已經(jīng)可以合適地與要制造的半導(dǎo)體器件匹配。緊接著，通過硬掩膜17刻蝕深的溝槽65，這些溝槽65環(huán)繞地圍繞氧化物接片85。 得到的半導(dǎo)體結(jié)構(gòu)307在圖23中示出。在深的溝槽65中，側(cè)壁氧化物18例如借助熱氧化并且緊接著在深的溝槽的底部上的各向異性的刻蝕來產(chǎn)生，并且在并不與被掩埋的氧化物接片85鄰接的半導(dǎo)體臺(tái)地上例如借助碳硬掩膜又被去除?，F(xiàn)在附加地在被掩埋的氧化物接片85之上的半導(dǎo)體臺(tái)地上， 將支承標(biāo)記(Haltemarke) 95刻蝕到剩余的硬掩膜中并且以濕化學(xué)方式去除在裸露的臺(tái)地上的薄的氧化層。得到的半導(dǎo)體結(jié)構(gòu)307在圖24中示出。圖24中虛線所示的支承標(biāo)記95僅僅是在硬掩膜中的局部開口并且要在氧化物接片85上的半導(dǎo)體層Ib和后來產(chǎn)生的半導(dǎo)體填充物之間建立直接連接。從無氧化物的半導(dǎo)體臺(tái)地出發(fā)，深的溝槽65橫向地利用外延工藝來填充。工藝條件在此通常類似于橫向過生長的情況。同時(shí)，從支承標(biāo)記95外延地過生長硬掩膜剩余物， 以便產(chǎn)生半導(dǎo)體填充物lc。得到的半導(dǎo)體結(jié)構(gòu)307在圖25中示出。此后，突出的半導(dǎo)體層Ic例如借助CMP向回拋光到硬掩膜17的高度。得到的半導(dǎo)體結(jié)構(gòu)307在圖26中示出。由此，優(yōu)選地由SiO2構(gòu)成的硬掩膜17露出，該硬掩膜17具有與在其下的側(cè)壁氧化物18和被掩埋的氧化物接片85的直接連接。通過例如在含HF的溶液中、尤其是在高濃度的(大約50%的)HF溶液中的濕化學(xué)刻蝕，可以將硬掩膜17、側(cè)壁氧化物18和被掩埋的氧化物接片85去除。得到的半導(dǎo)體結(jié)構(gòu) 307在圖27中示出。在最初的被掩埋的氧化物接片之上的半導(dǎo)體區(qū)通過從支承標(biāo)記95出發(fā)的Si接片足夠穩(wěn)定地被支持。
緊接著，通過熱氧化和原子層沉積過程可以產(chǎn)生具有負(fù)固定電荷的介電層30。得到的半導(dǎo)體結(jié)構(gòu)307在圖27中示出。具有負(fù)固定電荷的介電層30的產(chǎn)生參照?qǐng)D29-35 詳細(xì)地闡述，并且可以包括在熱學(xué)方式產(chǎn)生的薄的氧化物(在下文中也稱作襯墊氧化物 (Padoxid)或起始氧化物(Startoxid))上產(chǎn)生氧化鋁層或氮化鋁層，以及包括其他熱氧化過程。在此，空腔86可以在最初的被掩埋的氧化物接片85的區(qū)域中保留，以便減小機(jī)械應(yīng)力。主表面15可以通過另一未示出的CMP步驟來平坦化，使得區(qū)Ib和Ic以及介電層30 形成連續(xù)的表面。緊接著，可以進(jìn)行摻雜步驟，以產(chǎn)生另外的半導(dǎo)體區(qū)。通常，在此形成至少一個(gè)可以與溝槽62鄰接的pn結(jié)。例如，可以從主表面15出發(fā)形成ρ摻雜的體區(qū)、體接觸區(qū)或者陽極區(qū)和/或η+摻雜的源極區(qū)。當(dāng)然，其他半導(dǎo)體區(qū)也可以至少部分地在形成具有負(fù)固定電荷的溝槽62或氧化硅層30之前形成。緊接著，在主表面15上或在主表面15處可以產(chǎn)生如柵極電極結(jié)構(gòu)和源極電極結(jié)構(gòu)的電極結(jié)構(gòu)以及在對(duì)置的表面16上產(chǎn)生漏極電極，以便例如制造可以作為TEDFET工作的半導(dǎo)體器件307。在此特別有利的是，半導(dǎo)體器件307中的用作積累電介質(zhì)的具有負(fù)固定電荷的介電層30在沒有拼接的情況下包裹漂移控制區(qū)1 ^的底部并且因此在那里不存在對(duì)于電擊穿的薄弱部位。圖29-34在垂直的截面中示出了根據(jù)一個(gè)或多個(gè)實(shí)施形式的垂直溝槽62的制造過程，所述垂直溝槽62包含具有負(fù)固定電荷的電介質(zhì)。該制造過程不僅可以用于制造邊緣封閉結(jié)構(gòu)，如示例性地參照?qǐng)D20所闡述的那樣，可以用于制造TEDFET結(jié)構(gòu)，如示例性地參照?qǐng)D21所闡述的那樣，而且可以用于制造具有溝槽電極的半導(dǎo)體器件，如示例性地參照?qǐng)D 1所闡述的那樣。此外，這些制造過程也用于參照?qǐng)D2至10所闡述的半導(dǎo)體器件，其中在下文中所闡述的原子層沉積過程接著不是在溝槽表面上而是通常在半導(dǎo)體本體的主表面上被實(shí)施。首先提供半導(dǎo)體本體40，通常為硅半導(dǎo)體本體40，所述半導(dǎo)體本體40具有主表面 15和η型的第一半導(dǎo)體區(qū)1。第一半導(dǎo)體區(qū)1可以從主表面15延伸直至對(duì)置的背面16。在下文中產(chǎn)生至少一個(gè)從主表面15延伸到第一半導(dǎo)體區(qū)1的溝槽62。通常，至少一個(gè)溝槽62通過掩膜化刻蝕來產(chǎn)生。得到的半導(dǎo)體結(jié)構(gòu)507在圖29中示出。通常，溝槽62是垂直溝槽。根據(jù)要制造的半導(dǎo)體器件，可以平行地(例如在TEDFET的有源區(qū)中)產(chǎn)生多個(gè)溝槽62。此外，溝槽62可以具有直至1000或者甚至更大的高長寬比。但是，也可以在用于制造邊緣封閉結(jié)構(gòu)的外圍區(qū)中僅僅產(chǎn)生一個(gè)例如環(huán)繞的溝槽62。在另一實(shí)施例中， 不僅在外圍區(qū)域中刻蝕出溝槽62而且在半導(dǎo)體本體40中的有源區(qū)中刻蝕出一個(gè)或多個(gè)溝槽62。在下文中，通常至少在溝槽62的表面上產(chǎn)生可選的薄熱襯墊氧化物30a，以便產(chǎn)生限定的且良好的界面狀態(tài)。得到的半導(dǎo)體結(jié)構(gòu)507在圖30中示出。在下文中，在使用金屬有機(jī)前驅(qū)體或金屬有機(jī)原材料的情況下，在溝槽62或襯墊氧化物30a的表面上進(jìn)行原子層沉積。由此形成金屬有機(jī)基物(Metallorganyl)的一個(gè)單層30b或也形成多個(gè)單層30b。得到的半導(dǎo)體結(jié)構(gòu)507在圖31中示出。通常，鋁有機(jī)基物 (例如TMA (三甲基鋁))被用作前驅(qū)體。
通過原子層沉積能夠?qū)崿F(xiàn)前驅(qū)體通過第一反應(yīng)步驟得到表面的覆蓋，在該表面上不再粘附其他前驅(qū)體分子。在TMA的情況下，前驅(qū)體通過解離(Abspalten)配位(Ligand) (在此為甲基基團(tuán))和將中心原子(Al原子)的結(jié)合劑(Bindimg)粘附在表面上進(jìn)行反應(yīng)。配位的解離例如可以以熱學(xué)方式進(jìn)行。這兩種剩余的突出的甲基基團(tuán)防止在空間上進(jìn)一步將 TMA分子對(duì)接(Andocken)在表面上。這能夠?qū)崿F(xiàn)限定地調(diào)節(jié)摻雜并且由此限定地調(diào)節(jié)固定負(fù)電荷的密度。在用于去除未被束縛的前驅(qū)體分子的沖洗步驟之后，剩余的配位例如以熱學(xué)方式被解離。根據(jù)周圍的介質(zhì)和溫度在此可以產(chǎn)生氧化鋁層(在含氧的環(huán)境中)或者氮化鋁層(在充滿氮?dú)?Stickstoffbegasung)的情況下)。溫度在此通常在從大約700°C到大約 1250°C、特別是從大約800°C到大約KKKTC的范圍中。以這種方式，能夠?qū)崿F(xiàn)受控的Al摻雜物的自限制的并入。摻雜物劑量可以通過原子層沉積循環(huán)的數(shù)目在TMA的情況下以大約 2-3 · IO1Vcm2的步長來調(diào)節(jié)。緊接著，通過進(jìn)一步的熱氧化可以進(jìn)一步提高層厚度并且在此形成金屬摻雜(鋁摻雜)的具有負(fù)固定電荷的氧化硅層30，其中溫度通常在從大約700°C到大約1250°C、特別是從大約800°C到大約1100°C之間的范圍中。得到的半導(dǎo)體結(jié)構(gòu)507在圖32中示出。所并入的電荷的劑量通常在硅的擊穿電荷的范圍中。這在將TMA用作前驅(qū)體的情況下對(duì)應(yīng)于大約5到大約25個(gè)原子層沉積循環(huán)。當(dāng)追求在溝槽深度上的均勻的電荷分布時(shí)，作為前驅(qū)體的TMA特別良好地適用，因?yàn)樯婕跋鄬?duì)小的分子。具有不是過小的寬度或不是過高的長寬比(即溝槽62的深度與寬度之比)的溝槽62出于該目的同樣是有利的。根據(jù)另一實(shí)施例，溝槽62中的負(fù)固定電荷的在垂直方向上降低的密度借助利用變化的摻雜進(jìn)行原子層沉積來調(diào)節(jié)。為了實(shí)現(xiàn)垂直變化的摻雜(VVD)，例如在盡可能窄的溝槽62中(例如在半導(dǎo)體器件的外圍區(qū)中)實(shí)施上面所描述的原子層沉積過程。溝槽62在此具有例如大于約50的高長寬比。尤其是，使用更大的前驅(qū)體分子而不是使用相對(duì)小的TMA 可以由于擴(kuò)散限制而導(dǎo)致隨著溝槽深度的增加而使前驅(qū)體不足。由此，鋁的沉積量會(huì)由于不足而在溝槽深度上變化?？商鎿Q地并且用于鋁摻雜的稍微體積大的前驅(qū)體是例如如下類別的材料三(二烷氨基)鋁、如TDEAA (三(二乙氨))鋁)或者三(二異丙胺)鋁(Al (DIA) 3，2)和三(二 (三甲代甲硅烷基(trimethylsilyl))氨基)鋁(Al (TMSA) 3)。熱氧化可以繼續(xù)到那個(gè)程度，直至溝槽62至少完全被填充。得到的示例性的半導(dǎo)體結(jié)構(gòu)507在圖33中示出。在溝槽62的完全氧化的情況下，負(fù)固定電荷在溝槽62中對(duì)稱地被布置，這通過圖33中的點(diǎn)線曲線s示出。負(fù)固定電荷均勻地作用于在半導(dǎo)體材料的氧化物之間的兩個(gè)界面上。因此，能夠?qū)崿F(xiàn)對(duì)正固定電荷的非常良好的補(bǔ)償。在制造TEDFET時(shí)，在低摻雜的漂移區(qū)或漂移控制區(qū)的區(qū)域中的電荷補(bǔ)償是重要的。在可選的高摻雜的場停止區(qū)的區(qū)域中，即也在漂移控制區(qū)之下，氧化物的界面電荷是非臨界的，因?yàn)樵诖嗽诮刂构ぷ鲿r(shí)不再存在高的電場。隨后，通過在主表面15上的平面化或者刻蝕可以去除具有負(fù)固定電荷的氧化硅層30。得到的半導(dǎo)體結(jié)構(gòu)507在圖34中示出。溝槽62現(xiàn)在可以配備有鈍化層，例如由聚酰亞胺或者苯并環(huán)丁烯(BCB)構(gòu)成的鈍化層，以便防止外部載流子污染。替換于通過熱氧化對(duì)溝槽62的完全填充，溝槽62也可以通過CVD工藝完全或者部分地填充，其中必要時(shí)在溝槽62中保留的縮孔可以有助于降低機(jī)械應(yīng)力。根據(jù)另一實(shí)施形式，從圖30中圖解的半導(dǎo)體結(jié)構(gòu)507出發(fā)，實(shí)施一個(gè)或多個(gè)另外的原子層沉積工藝，連帶緊接著的熱氧化，用于在具有負(fù)固定電荷的氧化硅層30上產(chǎn)生一個(gè)或多個(gè)附加的具有負(fù)固定電荷的氧化硅層31。得到的示例性半導(dǎo)體結(jié)構(gòu)507在圖35中示出。以這種方式可以實(shí)現(xiàn)的是，溝槽62中的負(fù)固定電荷的單位面積載流子密度逐級(jí)地隨著距主表面15的距離或溝槽深度的增加而減小。緊接著，溝槽62例如可以通過熱氧化被完全填充和/或?qū)?0、31又從主表面被去除。緊接著，如參照?qǐng)D28詳細(xì)地闡述的那樣，隨后可以是用于產(chǎn)生體區(qū)和源極區(qū)的摻雜步驟以及電極結(jié)構(gòu)的產(chǎn)生，以便例如制造如下TEDFET 所述TEDFET具有用作積累氧化物的帶有負(fù)固定電荷的介電層30和/或具有布置在垂直溝槽62中的具有負(fù)固定電荷的介電層30的垂直的邊緣封閉部。針對(duì)這些應(yīng)用，平行于主表面15通過原子層沉積通常調(diào)節(jié)負(fù)固定電荷的單位面積載流子密度，使得正固定電荷例如通過熱氧化過程可以被補(bǔ)償。通常， 負(fù)固定電荷的單位面積載流子密度針對(duì)這些應(yīng)用是大約IO1Vcm2或者甚至稍微更小。例如， 良好的熱氧化物就硅半導(dǎo)體而言可以具有每界面為3…7 · IO1Vcm2的正電荷，這些正電荷利用相對(duì)應(yīng)的負(fù)固定電荷近似地被補(bǔ)償、被完全補(bǔ)償或者甚至略微過補(bǔ)償。例如，介電層30 也可以具有負(fù)凈電荷。另一方面，參照?qǐng)D29至35所闡述的方法也能夠?qū)崿F(xiàn)如下半導(dǎo)體器件的制造所述半導(dǎo)體器件的電介質(zhì)通過并入負(fù)固定電荷而相對(duì)于由于在器件工作期間的熱載流子引起的退化被保護(hù)。這些器件已參照?qǐng)D1至10被闡述。針對(duì)這些應(yīng)用，負(fù)固定電荷的單位面積載流子密度通常被調(diào)節(jié)得大于ion/cm2，以便保證對(duì)電介質(zhì)的退化的足夠好的防護(hù)，其中整個(gè)電荷與摻雜材料電荷結(jié)合不應(yīng)該過高，以便不威脅器件的截止能力。如針對(duì)兩個(gè)示例性的帶有大約6 μ m的積累氧化物的間距的功率TEDFET可以從圖 36中所示的在擊穿電壓Vto與積累氧化物的凈電荷Qox的單位面積載流子密度之間的關(guān)系獲知的那樣，這些器件在例如具有大約2 · IO1Vcm2到大約4 · IO1Vcm2的積累氧化物-半導(dǎo)體的單位界面和單位面積的載流子密度的負(fù)凈電荷的情況下達(dá)到了最大擊穿電壓，其中在該例子中，假設(shè)大約1 · IO1Vcm2的供體_基本摻雜物。在截止情況下在半導(dǎo)體中的供體-基本摻雜物的橫向整體和表面電荷由此以這些數(shù)值而為大約6 · IOuVcm2，其與兩個(gè)界面氧化鋁-半導(dǎo)體對(duì)置。積累氧化物的負(fù)電荷在截止情況下補(bǔ)償正的供體電荷并且導(dǎo)致在截止的半導(dǎo)體體積中的凈減小的、在理想情況下為固有的電荷量。圖36中所示的曲線在數(shù)值上針對(duì)兩種不同活性厚度的器件的具有簡單帶電的固定電荷的積累氧化物來確定，其中僅僅考慮半導(dǎo)體體積并且忽略例如由于橫向邊緣封閉部引起的截止能力的可能降低。帶有三角形的曲線說明了低摻雜的漂移區(qū)域的33μπι的厚度的截止能力，而具有圓的曲線描述了在漂移區(qū)域的厚度為50 μ m的情況下的截止能力。漂移區(qū)域被選擇得越厚，可達(dá)到的截止能力的最大值就越大，但是在考慮到積累氧化物的固定的界面電荷的情況下，截止能力隨著半導(dǎo)體中的凈電荷的增加越陡峭地下降。在圖36的例子中，在漂移區(qū)域的厚度和常用的安全裕度(Sicherheitsaufschlag)的情況下，針對(duì)積累氧化物的電荷在大約_1 · IO11/ cm2到大約+8 · IO1Vcm2之間達(dá)到為600V的所保證的截止能力。對(duì)于漂移區(qū)域的更小的厚度和/或更高的所要求的截止能力，減小了積累氧化物的凈電荷的容許的窗。
圖37以水平橫截面的部分示出了垂直半導(dǎo)體器件408的實(shí)施形式。垂直半導(dǎo)體器件408通常是TEDFET。例如，圖37中所示的部分可以對(duì)應(yīng)于如圖21中所示的通過具有多個(gè)單元的TEDFET的有源區(qū)的中心的水平橫截面。在圖37的具有五個(gè)單元的示例性實(shí)施例中，五個(gè)漂移區(qū)1通過布置在壕溝狀的垂直溝槽中的積累氧化物30、35而與共同的漂移控制區(qū)1、分離。在其他實(shí)施形式中，多個(gè)漂移控制區(qū)通過相對(duì)應(yīng)的積累氧化物30、35與共同的漂移區(qū)1分離。按照本說明書，半導(dǎo)體器件408可以具有少于或多于五個(gè)的單元。根據(jù)改進(jìn)方案，僅積累氧化物30、35的部分被實(shí)施為具有負(fù)固定電荷的介電層 30。在圖37的示例性實(shí)施例中，這僅僅針對(duì)中央的積累氧化物30情況如此，所述中央的積累氧化物30通常具有可以通過原子層沉積過程來調(diào)節(jié)的負(fù)的凈電荷。在下文中，不帶有或帶有正的凈電荷的積累氧化物35也被稱作另外的積累氧化物35或者另外的介電層。通常，為了進(jìn)行制造，通過原子層沉積循環(huán)例如利用TMA作為前驅(qū)體而涂敷單位面積電荷密度為大約2· IO11Am2的簡單的帶負(fù)電的電荷。然而，為了補(bǔ)償正的氧化物電荷，常常僅僅需要簡單帶電的電荷的單位面積電荷密度為僅僅大約4…6 · IO1Vcm2的負(fù)電荷。為了針對(duì)該半導(dǎo)體器件實(shí)現(xiàn)對(duì)熱氧化物的通常為正的電介質(zhì)電荷和借助原子層沉積來摻雜鋁的氧化物或者氧氮化物的平均補(bǔ)償，另外的積累氧化物35并未被摻雜鋁。通常，另外的積累氧化物35是熱氧化物并且因而具有正的凈電荷。換言之，垂直器件408通常是如下TEDFET，所述TEDFET具有一個(gè)或多個(gè)帶有負(fù)的凈電荷的介電層30作為積累氧化物和一個(gè)或多個(gè)另外的具有正的凈電荷的介電層35作為積累氧化物。由此，可以非常精細(xì)地調(diào)節(jié)并且例如補(bǔ)償平均凈電荷。通常，垂直溝槽中的僅僅一部分(示例性地例如每第三到每第五垂直溝槽、優(yōu)選地例如每第四垂直溝槽)具有帶有負(fù)的凈電荷的介電層30，而其他垂直溝槽分別具有帶有正的凈電荷的介電層35、例如熱氧化物。根據(jù)實(shí)驗(yàn)，確定了未摻雜的氧化物的每平方厘米大約5· IOltl個(gè)基本電荷的平均凈表面電荷。摻雜鋁的熱氧化物的凈表面電荷為大約每平方厘米-2 · IO11個(gè)基本電荷，其中所述摻雜鋁的熱氧化物借助原子層沉積循環(huán)以TMA作為前驅(qū)體來產(chǎn)生。由此，針對(duì)該數(shù)值例子，通過為大約1:3到大約1:5的帶有負(fù)的凈電荷的介電層30的總面積與另外的帶有正的凈電荷的介電層35的總面積之比實(shí)現(xiàn)良好的電荷補(bǔ)償。 在氧化物的正的和/或負(fù)的表面電荷密度改變的情況下，自然相對(duì)應(yīng)地得出了補(bǔ)償?shù)钠渌壤?，即得到了具有?fù)的氧化物電荷的積累氧化物的相對(duì)應(yīng)更高的或更低的份額。在其他實(shí)施形式中，在垂直溝槽的每個(gè)中都分別布置有帶有負(fù)的凈電荷的介電層 30。由此，即使在例如大于1 · IO1Vcm3的較高的供體-基本摻雜物的情況下也能夠良好地補(bǔ)償在截止情況下在半導(dǎo)體中的得到的表面電荷。應(yīng)理解的是，在垂直溝槽中也可以使用不同的凈電荷的氧化物區(qū)，以進(jìn)行電荷補(bǔ)償。這參照隨后的圖38來闡述。圖38以水平橫截面的部分示出了垂直半導(dǎo)體器件409的實(shí)施形式。垂直半導(dǎo)體器件409同樣通常是TEDFET。在圖38的示例性實(shí)施例中示出了三個(gè)單元。漂移區(qū)1通過被布置在壕溝狀的垂直溝槽中的和用作積累氧化物的介電層30與共同的漂移控制區(qū)1、分離。在其他實(shí)施形式中，多個(gè)漂移控制區(qū)通過相對(duì)應(yīng)的介電層30與共同的漂移區(qū)1分離。 介電層30包括具有負(fù)的凈電荷的區(qū)段38和具有正的凈電荷的區(qū)段39，所述具有負(fù)的凈電荷的區(qū)段38例如由摻雜鋁的氧化物或者氧氮化物構(gòu)成，所述具有正的凈電荷的區(qū)段39例如由未摻雜的熱氧化物或者摻雜銫的氧化物或氧氮化物構(gòu)成。通常，區(qū)段38和39的面積比在大約3到大約5的范圍中，以便保證良好的電荷補(bǔ) m
通常，共同的漂移控制區(qū)1 4皮布置在另一環(huán)繞的垂直溝槽中的電介質(zhì)區(qū)35a圍繞。由此，在水平方向上提供了共同的漂移控制區(qū)1、與鄰接的半導(dǎo)體區(qū)的電絕緣，并且這樣防止了載流子從共同的漂移控制區(qū)1、流出。電介質(zhì)區(qū)35a例如可以由以熱學(xué)方式產(chǎn)生的硅氧化物形成。應(yīng)理解的是，這樣的電介質(zhì)區(qū)35a也可以針對(duì)圖37中所圖解的半導(dǎo)體器件408來設(shè)置。替換于具有正的和負(fù)的凈電荷的積累氧化物或積累氧化區(qū)段的固定的間距，該間距也可以通過芯片面積來改變，例如以便實(shí)現(xiàn)對(duì)整個(gè)電荷的更為精細(xì)的補(bǔ)償。例如，TEDFET 可以具有帶有正的氧化物電荷的3和4個(gè)積累氧化物和每一個(gè)帶有負(fù)的氧化物電荷的積累氧化物交替的間距。替換于具有正的和負(fù)的凈電荷的積累氧化物或積累氧化物區(qū)段在芯片上的均勻布局，即替換于均勻的電荷補(bǔ)償，例如朝向邊緣封閉區(qū)域部和/或?qū)τ跂艠O墊、電極引線和/或帶有外圍器件的半導(dǎo)體區(qū)，可以提高具有負(fù)的氧化物電荷和/或其絕對(duì)凈電荷的積累氧化物或積累氧化物區(qū)段的密度，以便在那尤其是靜態(tài)地調(diào)節(jié)更高的截止能力，而在單元陣列(Zellenfeld)的其余部分中調(diào)節(jié)積累氧化物或積累氧化物區(qū)段的正的整體的 (integral)凈電荷，并且因此可以提高器件在擊穿中的穩(wěn)健性。圖39以水平橫截面的部分示出了垂直半導(dǎo)體器件410的實(shí)施形式。垂直半導(dǎo)體器件410同樣通常是TEDFET。在圖39的示例性實(shí)施例中，示出了兩個(gè)單元區(qū)域。在這單元區(qū)域中的每個(gè)中，多個(gè)漂移區(qū)1通過布置在壕溝狀的垂直溝槽中的并且用作積累氧化物的介電層30、35與共同的漂移控制區(qū)1、分離。在其他實(shí)施形式中，在這兩個(gè)單元區(qū)域中的每個(gè)中，多個(gè)漂移控制區(qū)1 ^通過相對(duì)應(yīng)的介電層30、35與共同的漂移區(qū)1分離。根據(jù)所示出的示例性實(shí)施例，兩個(gè)單元區(qū)域通過介電層或具有負(fù)固定電荷的層30 的數(shù)目和布局進(jìn)行區(qū)分。在其他實(shí)施例中，具有負(fù)固定電荷的介電層30的數(shù)目和/或布置在這些單元區(qū)域中是相同的。通常，漂移控制區(qū)1 1 勺每個(gè)都被布置在相應(yīng)的另外的環(huán)繞的垂直溝槽中的電介質(zhì)區(qū)35a圍繞，以便使漂移控制區(qū)1、與鄰接的半導(dǎo)體區(qū)1 "絕緣。通常，介電層30具有負(fù)的凈電荷，而介電層35具有正的凈電荷。通過適當(dāng)?shù)仡A(yù)先給定凈電荷和/或分布介電層30、35可以良好地補(bǔ)償在截止情況下在半導(dǎo)體中的得到的表面電荷。圖40在俯視圖中示出了垂直半導(dǎo)體器件308的實(shí)施形式。半導(dǎo)體器件308包括帶有水平主表面的半導(dǎo)體本體40，該水平主表面延伸直至外部邊18。半導(dǎo)體本體40包括有源區(qū)510和外圍區(qū)520，所述有源區(qū)510和外圍區(qū)520都延伸直至水平主表面。圖40對(duì)應(yīng)于水平主表面的俯視圖。出于清楚的原因，有源區(qū)510的金屬化部以及可能的單元結(jié)構(gòu)未示出。η型的半導(dǎo)體層1被嵌入到半導(dǎo)體本體40中并且延伸直至外圍區(qū)520中的水平主表面。在有源區(qū)520中，ρη結(jié)14被布置在η型的半導(dǎo)體層1和水平主表面之間。ρη結(jié) 14在有源區(qū)510與外圍區(qū)520之間的過渡區(qū)域中通常延伸直至水平主表面。多個(gè)垂直溝槽在外圍區(qū)520中圍繞有源區(qū)510或pn結(jié)14。垂直溝槽從水平主表面延伸到半導(dǎo)體本體 40中。通常，垂直溝槽延伸直至大于有源區(qū)510中的pn結(jié)14的最大深度的垂直深度。一個(gè)或多個(gè)垂直溝槽具有帶有負(fù)固定電荷的介電層30。具有負(fù)固定電荷的介電層30可以位于相應(yīng)的垂直溝槽的至少一個(gè)側(cè)壁上或者將其完全填充。由此，提供了具有小的水平位置需求的邊緣封閉部。有源區(qū)510可以是MOSFET單元的或IGBT單元的單元陣列(例如如參照?qǐng)D21所闡述的TEDFET單元的陣列)，但也可以是二極管的ρ摻雜的陽極區(qū)域4。在后者情況下，沿著線s的垂直截面通常對(duì)應(yīng)于類似于圖20中所示的半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)，然而通常沒有在那的介電覆蓋物84。此外，根據(jù)線s的位置，具有負(fù)固定電荷的介電層30和陽極區(qū)4彼此相間隔，因?yàn)闇喜酆陀性磪^(qū)510通常形成銳角。介電層30和/或35可以以一端部伸到陽極區(qū) 4，這些介電層接觸或者也遵循距其的最小距離。圖20中所示的縮孔83對(duì)于半導(dǎo)體器件38 而言也僅僅是可選的。通常，在水平截面中或在所示的俯視圖中，半導(dǎo)體器件308的垂直溝槽被實(shí)施為伸長的矩形并且在有源區(qū)域510的角部區(qū)域中L形地或者基本上L形地被實(shí)施，使得垂直溝槽的至少一個(gè)區(qū)段與有源區(qū)510和/或最近的外部邊18形成銳角。此外，在垂直溝槽中的一部分中通常布置有具有正的凈電荷的另外的介電層35。 通常，每第二至每第七垂直溝槽在外圍區(qū)中以具有負(fù)的凈電荷的介電層30來至少部分地填充，而其另外的垂直溝槽以帶有正的凈電荷的另外的介電層35來至少部分地填充。類似參照?qǐng)D37至39所闡述的那樣，這樣也能夠針對(duì)邊緣封閉結(jié)構(gòu)實(shí)現(xiàn)精確的電荷補(bǔ)償。在這種情況下，外圍區(qū)的不同的區(qū)域也可以利用不同密度的帶有負(fù)的凈電荷的介電層30來實(shí)施。 角部和/或L形的區(qū)域在此可以具有不同于外圍區(qū)的直的區(qū)域的密度，例如帶有負(fù)的凈電荷的介電層30的更低的密度。通常，半導(dǎo)體器件308的邊緣封閉結(jié)構(gòu)包括多個(gè)完全或者部分以電介質(zhì)填充的、尤其是填充氧化物(oxidgefuellt)的垂直溝槽，使得有源區(qū)510完全被填充氧化物的垂直溝槽圍繞。在另外的實(shí)施形式中，在半導(dǎo)體器件308的垂直溝槽的每個(gè)中都分別布置了帶有負(fù)的凈電荷的介電層30。應(yīng)理解的是，對(duì)于良好的整體電荷補(bǔ)償而言，具有負(fù)的凈電荷的介電層30的負(fù)固定電荷的表面電荷密度不僅與鄰接的半導(dǎo)體區(qū)域的供體-基本摻雜物匹配而且與介電層 30,35的正電荷的根據(jù)制造條件期望的表面電荷密度匹配。例如，當(dāng)在最有利的條件下產(chǎn)生有源區(qū)510中的具有負(fù)的凈電荷的相對(duì)應(yīng)的介電層時(shí)，外圍區(qū)520中的介電層30的負(fù)固定電荷的表面電荷密度可以選擇得比有源區(qū)510中的具有負(fù)的凈電荷的相對(duì)應(yīng)的介電層更大。參照?qǐng)D37至40所闡述的半導(dǎo)體器件308和408至410的制造可以如參照?qǐng)D22至 35所闡述的那樣來進(jìn)行，其中在原子層沉積之前將垂直溝槽的區(qū)域和/或垂直溝槽中的部分掩膜化。以這種方式，獲得了介電層30或具有負(fù)的凈電荷的介電層30的區(qū)段38以及另外的介電層35或具有正的凈電荷的介電層30的其余區(qū)段39。由此能夠?qū)崿F(xiàn)對(duì)介電層30、 35的電荷的非常精細(xì)地控制的全局或整體補(bǔ)償。例如，垂直溝槽中的部分在原子層沉積之前完全地用掩膜部(Maskierung)遮蓋， 而相鄰的其他垂直溝槽完全敞開。這可以通過常規(guī)的硬掩膜來實(shí)現(xiàn)，但是也可以通過在晶片前側(cè)(主表面)上非一致地沉積碳以形成碳掩膜來實(shí)現(xiàn)?，F(xiàn)在在未被掩膜化的垂直溝槽上進(jìn)行原子層沉積通常在薄的起始氧化物上進(jìn)行，該薄的起始氧化物以化學(xué)方式或者以熱學(xué)方式來產(chǎn)生。此后，碳掩膜或常規(guī)的硬掩膜可以進(jìn)一步被去除。與常規(guī)的硬掩膜(例如由沉積的氧化物構(gòu)成的硬掩膜)相比，碳掩膜在降鋁或TMA原子層沉積到敞開的垂直溝槽中之后并且在熱氧化之前通過灰化來簡單地去除。可能剩余在晶片前側(cè)上的鋁對(duì)器件特性沒有顯著影響，因?yàn)樵诎雽?dǎo)體表面上的摻雜足夠高，以便被鋁摻雜物的在大約2. 5 · IO1Vcm2的范圍中的相對(duì)小的絕對(duì)表面密度顯著影響。在使碳掩膜灰化之后或在去除硬掩膜之后通常進(jìn)行熱的進(jìn)一步氧化 (aufoxidation)0在該過程結(jié)束時(shí)，氧化區(qū)相繼地生長并且因此使該或所述最初的垂直溝槽封閉。但是，氧化物中的可能剩余的被掩埋的縮孔和/或必要時(shí)剩余的被掩埋的接縫線 (英語為“seamline”)并不妨礙器件功能。在水平方向上，接縫線的厚度足夠小，通常小于數(shù)納米，使得并未使積累顯著地降低，即不使到通電阻劣化，并且在垂直方向上，在垂直溝槽的通常大于50的高的長寬比的情況下并未使截止特性劣化，因?yàn)樵诮涌p線中不會(huì)進(jìn)行雪崩狀的電離。通常至少進(jìn)一步氧化的結(jié)束在例如1150°C到1250°C的范圍中的高溫的情況下進(jìn)行。由此，可以減小或者甚至完全阻止晶片彎曲，因?yàn)檠趸镌谶@些高溫的情況下足夠軟并且因此可以使彼此碰到的氧化物表面無應(yīng)力地彼此融合。在其他實(shí)施形式中，針對(duì)進(jìn)一步氧化采用了濕氧化和/或濕氧化和干氧化的順序序列。濕氧化可由于在高溫情況下的較低的粘性而良好地與類似的層均勻性和層質(zhì)量的干
氧化組合。根據(jù)另一實(shí)施形式，通過另一原子層沉積有針對(duì)性地將其他正固定電荷并入到其他介電層35或具有正的凈電荷的介電層30的剩余區(qū)段中。例如，正的凈電荷可以通過以銫摻雜來調(diào)節(jié)。這能夠?qū)崿F(xiàn)更為精細(xì)的電荷補(bǔ)償。此外，具有提高的負(fù)氧化物電荷的區(qū)域 (例如作為Al摻雜的氧化硅)、具有提高的正氧化物電荷的區(qū)域(例如作為Cs摻雜的氧化硅) 以及不帶有針對(duì)地借助摻雜影響凈電荷的區(qū)域(例如作為未摻雜的熱氧化物)在半導(dǎo)體器件中(例如在不同的垂直溝槽中或者溝槽區(qū)段中)被集成。為了進(jìn)行制造，在此需要附加的相對(duì)應(yīng)的掩膜化。進(jìn)一步氧化在此也可以在共同的過程中進(jìn)行。空間上相對(duì)的表達(dá)、諸如“在…下”、“在…之下”、“較下部”、“在· · ·之上”、“較上
部”等等被用于更為簡潔的描述，以便闡述一個(gè)元件相對(duì)于第二元件的定位。除了與附圖中所示的定向不同的定向之外，這些表達(dá)應(yīng)包括器件的各種定向。此外，也可以使用諸如“第一”、“第二”等等的表達(dá)用于描述不同的元件、區(qū)、部分等并且同樣不應(yīng)是限制性的。在整個(gè)描述中，相同的表達(dá)涉及相同的元件。如表達(dá)“帶有”、“包含”、“包括”等等在這一點(diǎn)上所使用的那樣，他們是具有開集的表達(dá)，這些表達(dá)表明所說明的元件或者特征的存在，但并不排除附加的元件或特征。冠詞 “一”、“一個(gè)”和“該”應(yīng)該包含復(fù)數(shù)以及單數(shù)，只要上下文并未明確地另有說明。在考慮到變形方案和應(yīng)用的上述范圍的情況下應(yīng)理解的是，本發(fā)明并不受前面的描述限制，也不受隨附的附圖限制。相反，本發(fā)明僅僅受隨后的權(quán)利要求書及其法律等同物的限制。
權(quán)利要求
1.一種用于防止半導(dǎo)體器件(100，107，200，201，250，300，400，401，402，403)電特征劣化的方法，該方法包括提供半導(dǎo)體器件(100，107，200，201，207，250，300，400，401，402，403)，所述半導(dǎo)體器件(100，107，200，201，207，250，300，400，401，402，403)包括第一半導(dǎo)體區(qū)(1)和帶電的電介質(zhì)層(30，31，32，33)，所述第一半導(dǎo)體區(qū)(1)和帶電的電介質(zhì)層(30，31，32，33)形成電介質(zhì)-半導(dǎo)體界面(25)，其中第一半導(dǎo)體區(qū)(1)包括第一電荷類型的多數(shù)載流子，而帶電的電介質(zhì)層(30，31，32，33)包括第一電荷類型的固定電荷；以及配置固定電荷的單位面積載流子密度，使得帶電的電介質(zhì)層(30，31，32，33)不受并入在第一半導(dǎo)體區(qū)中生成的熱的多數(shù)載流子的影響。
2.根據(jù)權(quán)利要求1所述的方法，此外還包括提供所述半導(dǎo)體器件(100，107，200，201， 207，250，300，400，401，402，403)，其中帶電的電介質(zhì)層(30，31，32，33)沿著通過第一半導(dǎo)體區(qū)(1)形成的漂移區(qū)來布置。
3.根據(jù)權(quán)利要求1所述的方法，此外還包括提供所述半導(dǎo)體器件(100，107，200，201， 207，250，300，400，401，402，403)，其中帶電的電介質(zhì)層(30，31，32，33)形成場電介質(zhì)層的至少一部分，所述場電介質(zhì)層使場板(10，12)與第一半導(dǎo)體區(qū)(1)絕緣。
4.根據(jù)權(quán)利要求1至3之一所述的方法，其中，固定電荷的單位面積載流子密度逐級(jí)地或者連續(xù)地沿著在帶電的電介質(zhì)層(30，31，32，33)中的路徑變化，其中該路徑平行于電介質(zhì)-半導(dǎo)體界面(25)走向。
5.根據(jù)權(quán)利要求1至4之一所述的方法，其中，帶電的電介質(zhì)層(30，31，32，33)包括固定電荷的最大的單位面積載流子密度，所述最大的單位面積載流子密度大于大約川“/皿2。
6.一種半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401，402，403)，其包括半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括第一半導(dǎo)體區(qū)(1 )，所述第一半導(dǎo)體區(qū)(1)包括第一電荷類型的多數(shù)載流子；以及電介質(zhì)區(qū)(30，31，32，33)，所述電介質(zhì)區(qū)(30，31，32，33)包括帶電的第一介電區(qū)段 (81)和帶電的第二介電區(qū)段(30)，其中帶電的第二介電區(qū)段(30)包括第一電荷類型的固定電荷，帶電的第一介電區(qū)段(80)包括第一最大的單位面積載流子密度，帶電的第二介電區(qū)段(30)包括固定電荷的第二最大的單位面積載流子密度，所述第二最大的單位面積載流子密度大于第一最大的單位面積載流子密度；其中第一半導(dǎo)體區(qū)(1)至少與帶電的第二介電區(qū)段一起形成絕緣體-半導(dǎo)體界面 ⑵)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401， 402，403)，其中，所述半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401，402，403)是具有通過第一半導(dǎo)體區(qū)(1)構(gòu)造的η型漂移區(qū)的場效應(yīng)功率半導(dǎo)體器件。
8.根據(jù)權(quán)利要求6或7所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400， 401，402，403)，其中，電介質(zhì)區(qū)(30，31，32，33)被布置在第一半導(dǎo)體區(qū)(1)和柵極電極(11) 和/或場板(10，12)之間。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401， 402，403)，其中，柵極電極(11)和/或場板(10,12)被布置在溝槽(60，61，62)中，所述溝槽 (60，61，62)延伸到第一半導(dǎo)體區(qū)(1)中。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401， 402，403)，其中，第一半導(dǎo)體區(qū)(1)延伸直至半導(dǎo)體本體(40)的主表面(15)，并且其中場板 (10，12)被布置在主表面(15)上。
11.根據(jù)權(quán)利要求6至10之一所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300， 400，401，402，403)，其中，單位面積載流子密度被配置為使得電介質(zhì)區(qū)(30，31，32，33)相對(duì)于在第一半導(dǎo)體區(qū)(1)中生成的熱的多數(shù)載流子而被屏蔽。
12.根據(jù)權(quán)利要求6至11之一所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300， 400，401，402，403)，其中，帶電的第二介電區(qū)段(30)與在半導(dǎo)體晶體管的雪崩模式下具有最大電子流的區(qū)域相鄰地來布置。
13.根據(jù)權(quán)利要求6至12之一所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300， 400，401，402，403)，其中，半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401，402， 403)是場效應(yīng)晶體管，該場效應(yīng)晶體管此外還包括溝道區(qū)(50)，并且其中帶電的第二介電區(qū)段(30)與溝道區(qū)(50)相間隔。
14.根據(jù)權(quán)利要求6至13之一所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300， 400，401，402，403)，其中，帶電的第二介電區(qū)段(30)被構(gòu)造為包括不同的電介質(zhì)材料的層 (8a,8b,8c)的堆。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401， 402，403)，其中，堆包括如下層所述層包括超過大約7的相對(duì)介電常數(shù)。
16.一種半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401，402，403)，其包括半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括第一半導(dǎo)體區(qū)(1 )，所述第一半導(dǎo)體區(qū)(1)包括第一電荷類型的多數(shù)載流子；以及經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33)，所述經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33)包括第一電荷類型的固定電荷，其中所述經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33)和第一半導(dǎo)體區(qū)(1)形成絕緣體-半導(dǎo)體界面(25)，并且固定電荷的最大的單位面積載流子超過大約lO^/cm2。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401， 402，403)，其中，經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33)包括摻雜氮的氧化硅、摻雜鋁的氧化硅和/或摻雜銫的氧化硅。
18.根據(jù)權(quán)利要求16或17所述的半導(dǎo)體晶體管(100，107，200，201，207，250，300， 400，401，402，403)，其中，半導(dǎo)體晶體管(100，107，200，201，207，250，300，400，401，402， 403)是功率半導(dǎo)體晶體管，并且其中經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33)形成邊緣封閉結(jié)構(gòu)的部分。
19.根據(jù)權(quán)利要求16至18之一所述的半導(dǎo)體晶體管(100，107，200，201，207，250， 300，400，401，402，403 )，其中，經(jīng)摻雜的電介質(zhì)區(qū)(30，31，32，33 )被布置在延伸到第一半導(dǎo)體區(qū)(1)中的溝槽(60，61，62)的下部區(qū)段中。
20.一種功率半導(dǎo)體器件(100，107,200,201,207,250,300,400,401,402,403),其包括半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括有源區(qū)(210)和外圍區(qū)(220)，所述有源區(qū)(210)和外圍區(qū)(220)限定了半導(dǎo)體本體的主表面(15)；η型的半導(dǎo)體層(1 )，所述η型的半導(dǎo)體層(1)被嵌入到半導(dǎo)體本體(40)中并且延伸直至外圍區(qū)中的主表面(15)；以及邊緣封閉結(jié)構(gòu)，所述邊緣封閉結(jié)構(gòu)被布置在外圍區(qū)(220)中的主表面(15)上并且包括場板(10，12)，所述場板(10，12)相對(duì)于半導(dǎo)體本體(40)通過場絕緣的區(qū)域(30，31，32， 33)絕緣，其中場絕緣的區(qū)域(30，31，32，33)包括第一介電區(qū)段(80)和帶負(fù)電的介電區(qū)段 (30)，其中第一介電區(qū)段(80)包括負(fù)電荷的第一最大的單位面積載流子密度，帶負(fù)電的介電區(qū)段(30)包括負(fù)電荷的大于第一最大的單位面積載流子密度的最大的單位面積載流子密度，并且?guī)ж?fù)電的介電區(qū)段(30)被布置在場板(10，12)的邊和/或階梯部處。
21.根據(jù)權(quán)利要求20所述的功率半導(dǎo)體器件(100，107，200，201，207，250，300，400， 401，402，403)，其中，帶負(fù)電的介電區(qū)段(30)的單位面積載流子密度逐級(jí)地或者連續(xù)地向邊緣封閉結(jié)構(gòu)的外部邊緣減小。
22.一種用于構(gòu)造半導(dǎo)體器件(100，107，200，201，207，250，300，400，401，402，403)的方法，其包括提供半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括第一半導(dǎo)體區(qū)(1)，所述第一半導(dǎo)體區(qū)(1)包括第一電荷類型的多數(shù)載流子；構(gòu)造包括第一電荷類型的固定電荷的電介質(zhì)區(qū)(30，31，32，33)，其包括 在第一半導(dǎo)體區(qū)上構(gòu)造第一電介質(zhì)層(8a)； 通過原子層沉積在第一電介質(zhì)層上構(gòu)造第二層(8b)，以及在第二層(8b)上構(gòu)造第二電介質(zhì)層(8c)，使得電介質(zhì)區(qū)(30，31，32，33)和第一半導(dǎo)體區(qū)(1)形成絕緣體-半導(dǎo)體界面(25 )；以及在電介質(zhì)區(qū)(30，31，32，33)處構(gòu)造電極結(jié)構(gòu)(10，11，12)，使得電極結(jié)構(gòu)(10，11，12)相對(duì)于半導(dǎo)體本體(40)絕緣；其中第一半導(dǎo)體區(qū)(1)形成漂移區(qū)，并且其中電極結(jié)構(gòu)(10，11，12)形成場板(10，12) 和/或柵極電極(11)，所述柵極電極(11)包括布置在電介質(zhì)區(qū)(30，31，32，33)處并且被配置來作為場板(10，12)工作的區(qū)段。
23.根據(jù)權(quán)利要求22所述的方法，其中，電介質(zhì)區(qū)(30，31，32，33)被構(gòu)造為使得電介質(zhì)區(qū)(30，31，32，33)包括最大的單位面積載流子密度不同的區(qū)段。
24.根據(jù)權(quán)利要求22或23所述的方法，其中，第一層(8a)包括氧化硅，并且其中第二層(8b)包括鋁、氧化鋁、銫、氧化銫和/或摻雜氮的氧化硅。
25.根據(jù)權(quán)利要求22至M之一所述的方法，其中，構(gòu)造第一電介質(zhì)層(8a)包括沉積半導(dǎo)體材料和/或熱氧化；和/或包括沉積介電材料。
26.—種功率半導(dǎo)體器件(307，308)，其包括 半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括有源區(qū)(310)和外圍區(qū)(320，520)，所述有源區(qū)(310)和外圍區(qū)(320，520)限定了半導(dǎo)體本體(40)的水平主表面(15)；η型半導(dǎo)體層(1 )，所述η型半導(dǎo)體層(1)被嵌入到半導(dǎo)體本體(40)中并且延伸直至外圍區(qū)(320，520)中的主表面(15)；ρη結(jié)(14)，所述ρη結(jié)(14)被布置在η型半導(dǎo)體層(1)與有源區(qū)(310)中的主表面 (15)之間；以及至少一個(gè)溝槽(62 )，所述至少一個(gè)溝槽(62 )在外圍區(qū)(320，520 )中從主表面(15 )延伸到η型半導(dǎo)體層(1)中，并且所述至少一個(gè)溝槽(62)包括帶有負(fù)固定電荷的介電層(30)， 該帶有負(fù)固定電荷的介電層(30)在垂直方向上不僅被布置在ρη結(jié)(14)之下而且被布置在 ρη結(jié)(14)之上。
27.根據(jù)權(quán)利要求沈所述的功率半導(dǎo)體器件(307，308)，其中，介電層(30)的負(fù)固定電荷的單位面積載流子密度逐級(jí)地或者連續(xù)地隨著距主表面(15)的距離的增加而減小。
28.根據(jù)權(quán)利要求沈或27所述的功率半導(dǎo)體器件(307，308)，其中，介電層(30)包括摻雜鋁的氧化硅和/或摻雜鋁的氧氮化物。
29.根據(jù)權(quán)利要求沈至28之一所述的功率半導(dǎo)體器件(307，308)，其中，至少一個(gè)溝槽(62)包括空腔(83)。
30.根據(jù)權(quán)利要求沈至四之一所述的功率半導(dǎo)體器件(307，308)，其中，ρη結(jié)(14)與帶有負(fù)固定電荷的介電層(30)鄰接。
31.根據(jù)權(quán)利要求沈至30之一所述的功率半導(dǎo)體器件(307，308)，其中，帶有負(fù)固定電荷的介電層(30)具有負(fù)的凈電荷，還包括另一溝槽，所述另一溝槽在外圍區(qū)(320，520) 中從主表面(15)延伸到η型半導(dǎo)體層(1)中，并且所述另一溝槽包括帶有正的凈電荷的另一介電層(35)，其中所述另一介電層(35)在垂直方向上不僅被布置在ρη結(jié)(14)之下而且被布置在ρη結(jié)(14)之上。
32.根據(jù)權(quán)利要求31所述的功率半導(dǎo)體器件(307，308)，其中，所述至少一個(gè)溝槽(62) 的至少一個(gè)區(qū)段和/或所述另一溝槽的區(qū)段與有源區(qū)(310，510) —起形成銳角。
33.一種用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409，410，507)的方法，其包括提供半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括主表面(15)和η型的第一半導(dǎo)體區(qū)(1);構(gòu)造從主表面(15)延伸到第一半導(dǎo)體區(qū)(1)中的溝槽(62)；在溝槽(62)的表面上構(gòu)造帶有負(fù)固定電荷的介電層(30)，所述在溝槽(62)的表面上構(gòu)造帶有負(fù)固定電荷的介電層(30)包括在使用金屬有機(jī)前驅(qū)體的情況下的至少一次原子層沉積。
34.根據(jù)權(quán)利要求33所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409，410，507)的方法，其中，通過原子層沉積形成金屬有機(jī)基物的單層。
35.根據(jù)權(quán)利要求33或34所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409，410， 507)的方法，其中，原子層沉積還包括解離金屬有機(jī)前軀體的配位。
36.根據(jù)權(quán)利要求32至35之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410，507)的方法，其進(jìn)一步包括形成金屬摻雜的氧化硅層。
37.根據(jù)權(quán)利要求33至36之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410，507)的方法，其中，使用鋁有機(jī)基物作為前驅(qū)體。
38.根據(jù)權(quán)利要求33至37之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410,507)的方法，其中，使用三甲基鋁作為前驅(qū)體。
39.根據(jù)權(quán)利要求33至38之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410,507)的方法，進(jìn)一步包括在原子層沉積之前在溝槽(62)的表面上形成起始氧化層。
40.根據(jù)權(quán)利要求33至39之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409，、410,507)的方法，其中，所述方法被實(shí)施來使得介電層(30)的負(fù)固定電荷的單位面積載流子密度逐級(jí)地或者連續(xù)地隨著距主表面(15)的距離的增加而減小。
41.根據(jù)權(quán)利要求33至40之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410，507)的方法，其中，在原子層沉積之前將溝槽(62)部分掩膜化。
42.根據(jù)權(quán)利要求33至41之一所述的用于構(gòu)造半導(dǎo)體器件(307，308，407，408，409， 410,507)的方法，其中，產(chǎn)生介電層(30)，使得所述介電層(30)具有負(fù)的、正的凈電荷，還包括構(gòu)造從主表面(15)延伸到半導(dǎo)體本體(40)中的至少一個(gè)另外的溝槽；以及在所述至少一個(gè)另外的溝槽的表面上構(gòu)造具有正的凈電荷的另一介電層(35)。
43.一種垂直半導(dǎo)體晶體管(407，408，409，410)，其包括半導(dǎo)體本體(40)，所述半導(dǎo)體本體(40)包括η型的第一半導(dǎo)體區(qū)(1);第二半導(dǎo)體區(qū)(4)，所述第二半導(dǎo)體區(qū)(4)與第一半導(dǎo)體區(qū)(1) 一起形成ρη結(jié)；第三半導(dǎo)體區(qū)α υ;以及介電層(30)，所述介電層(30)至少在如下區(qū)段(38)中包括負(fù)固定電荷所述區(qū)段 (38)與第二半導(dǎo)體區(qū)(4)鄰接并且被布置在第一半導(dǎo)體區(qū)(1)與第三半導(dǎo)體區(qū)(1 υ之間； 以及絕緣的柵極電極(11 )，所述絕緣的柵極電極(11)與第一半導(dǎo)體區(qū)(1)和第二半導(dǎo)體區(qū) (4)鄰接。
44.根據(jù)權(quán)利要求43所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中，介電層(30) 從半導(dǎo)體本體(40)的主表面(15)延伸到半導(dǎo)體本體(40)中，并且其中，介電層(30)的負(fù)固定電荷的單位面積載流子密度逐級(jí)地或者連續(xù)地隨著距主表面(15)的距離的增加而減小。
45.根據(jù)權(quán)利要求43或44所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中，介電層(30)包括摻雜鋁的氧化硅或者摻雜鋁的氧氮化物。
46.根據(jù)權(quán)利要求43至45之一所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中， 垂直半導(dǎo)體晶體管(407)是TEDFET，并且其中，介電層(30)形成積累氧化物。
47.根據(jù)權(quán)利要求43至46之一所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中， 介電層(30 )被布置在垂直溝槽(62，64 )中，所述垂直溝槽(62，64 )從主表面(15 )延伸直至相對(duì)于主表面(15)布置的背面(16)。
48.根據(jù)權(quán)利要求43至47之一所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中， 介電層(30)的負(fù)固定電荷的單位面積載流子密度在水平面中約在第三半導(dǎo)體區(qū)α υ與第一半導(dǎo)體區(qū)(1)之間的中部中具有最高值。
49.根據(jù)權(quán)利要求43至48之一所述的垂直半導(dǎo)體晶體管(407，408，409，410)，其中， 介電層(30)在至少一個(gè)區(qū)段(38)中具有負(fù)的凈電荷，并且其中，介電層(30)在至少一個(gè)另外的區(qū)段(39)中具有正的凈電荷。
50.根據(jù)權(quán)利要求43至49之一所述的垂直半導(dǎo)體晶體管(407，408，409，410)，進(jìn)一步包括具有正的凈電荷的另一介電層(35)，其中，所述另一介電層(35)從半導(dǎo)體本體(40)的主表面(15)延伸到半導(dǎo)體本體(40)中。
全文摘要
本發(fā)明涉及防止半導(dǎo)體器件退化的方法、半導(dǎo)體器件及其制造方法。提供一種用于防止半導(dǎo)體器件電特征劣化的方法。該方法包括提供具有形成電介質(zhì)-半導(dǎo)體界面的第一半導(dǎo)體區(qū)和帶電的電介質(zhì)層的半導(dǎo)體器件。第一半導(dǎo)體區(qū)的多數(shù)載流子具有第一電荷類型。帶電的電介質(zhì)層包括第一電荷類型的固定電荷。固定電荷的單位面積載流子密度被配置，使得帶電的電介質(zhì)層相對(duì)于并入在第一半導(dǎo)體區(qū)中生成的熱的多數(shù)載流子而被屏蔽。此外，提供一種免受熱載流子影響的半導(dǎo)體器件和一種用于構(gòu)造半導(dǎo)體器件的方法。此外，給出了分別具有帶有負(fù)固定電荷的介電層的功率半導(dǎo)體器件和垂直半導(dǎo)體晶體管，以及給出了一種針對(duì)這樣的器件借助原子層沉積的制造方法。
文檔編號(hào)H01L21/336GK102347215SQ20111020830
公開日2012年2月8日 申請(qǐng)日期2011年7月25日 優(yōu)先權(quán)日2010年7月26日
發(fā)明者莫德 A., 希爾勒 F., 斯特拉克 H., 舒爾策 H-J., 普呂格爾 K., 貝爾格 R., 萊納特 W. 申請(qǐng)人:英飛凌科技奧地利有限公司