專利名稱：形成栓塞結構、半導體器件的方法
技術領域：
本發(fā)明涉及半導體技術領域，尤其涉及形成栓塞結構、半導體器件的方法。
背景技術：
半導體技術中，利用互連結構連接器件結構，其中形成的互連結構可以是栓塞與栓塞連接，也可以是栓塞與互連線連接?，F有技術中形成栓塞與栓塞互連的方法為參考圖1，提供半導體基底10，在該半導體基底10內形成第一介質層11，在第一介質層11中形成有第一栓塞12。參考圖2，第一介質層11和第一栓塞12的表面上形成第二介質層13，在所述第二介質層13上形成圖形化的光刻膠層(未示出)，定義出通孔的位置，以圖形化的光刻膠層為掩膜刻蝕所述第二介質層13，在所述第二介質層13中形成通孔14。之后，參考圖3，利用物理氣相沉積或者電鍍方法在通孔14內填充導電材料形成第二栓塞15。隨著半導體技術的發(fā)展，集成電路的集成度越來越高，器件的特征尺寸(CD)越來越小，因此很容易出現光刻、刻蝕形成通孔14時，通孔14的位置與第一栓塞12的位置發(fā)生錯位。由于通孔14的位置發(fā)生錯位，利用物理氣相沉積或者電鍍方法填充導電材料形成第二栓塞15時,第二栓塞15與第一栓塞12的實際接觸面積減小,這樣第一栓塞12和第二栓塞15之間的接觸電阻增大，這樣會導致半導體器件的功耗大。現有技術中有許多形成栓塞的方法，例如2009年8月2日申請的申請?zhí)枮?00910194781. I的中國申請，公開的“鎢栓塞的制造方法”，然而均沒有解決以上所述的技術問題。

發(fā)明內容
本發(fā)明解決的問題是現有技術中由于器件特征尺寸越來越小，導致相互連接的栓塞錯位，使相互連接的兩個栓塞之間的接觸電阻增大。
為解決上述問題，本發(fā)明提供一種形成栓塞結構的方法，包括提供基底，所述基底上形成具有第一栓塞的第一介質層；在所述第一介質層和第一栓塞組成的表面上形成具有通孔的第二介質層，所述通孔底部暴露出所述第一栓塞；利用無電解鍍方法在所述通孔內形成表面高出第一栓塞頂面的第一導電層；在所述通孔內形成第二導電層，覆蓋所述第一導電層，且所述第二導電層的表面與所述第二介質層的表面相平，所述第一導電層和第二導電層構成第二栓塞，所述栓塞結構包括所述第一栓塞和第二栓塞?？蛇x的，所述第一導電層的材料為鈷鎢磷或者鈷鑰磷?？蛇x的，所述第二導電層的材料選自銅或者鎢。可選的，形成第二導電層的方法為物理氣相沉積或電鍍。
可選的，在所述通孔內形成第二導電層，覆蓋所述第一導電層，且所述第二導電層的表面與所述第二介質層的表面相平包括形成第一導電層后，在所述通孔內填滿第二導電層，所述第二導電層高出所述通孔；平坦化所述第二導電層，去除高出所述通孔的第二導電層，使所述第二導電層的表面與所述第二介質層的表面相平。
可選的，在所述半導體基底上形成具有通孔的第二介質層的方法為在所述半導體基底上形成第二介質層； 在所述第二介質層上形成光刻膠層；曝光、顯影所述光刻膠層，形成圖形化的光刻膠層，定義出通孔的位置；以所述圖形化的光刻膠層為掩膜刻蝕所述第二介質層形成通孔?？蛇x的，所述第一介質層、第二介質層的材料選自氮化硅、摻碳氮、低k材料、超低k材料其中之一或者它們的任意組合?？蛇x的，所述低k材料選自Si02、SiOF, SiCOH, SiO、SiCO、SiCON其中之一或者它們的任意組合?？蛇x的，所述超低k材料為黑鉆石。本發(fā)明還提供一種形成半導體器件的方法，包括用以上所述的方法形成栓塞結構。與現有技術相比，本發(fā)明具有以下優(yōu)點本技術方案利用無電解鍍方法無論物體的形狀如何均可以在物體的表面形成均勻的薄膜層的特性，在通孔底部內形成第一導電層。由于現有技術中，第一栓塞和通孔之間的位置錯位，因此在刻蝕第二介質層形成通孔時，對通孔錯位的位置下的第一介質層也進行了刻蝕，使通孔暴露的表面包括暴露第一栓塞頂面的部分和側壁部分。因此，用無電解鍍方法形成的第一導電層可以形成在通孔底部暴露出的第一栓塞的所有表面上，即暴露出所述第一栓塞的頂面部分和側壁部分，使第一栓塞和第二栓塞的接觸面積增加了側壁的接觸部分，擴大了第二栓塞與第一栓塞的接觸面積，減小了第一栓塞和第二栓塞的接觸電阻，克服了現有技術中導電材料基本只形成在第一栓塞的上表面導致第一栓塞和第二栓塞的接觸電阻大的問題。


圖I 3是現有技術的形成栓塞與栓塞互連的方法的剖面結構示意圖；圖4是本發(fā)明具體實施例的形成栓塞結構的方法的流程示意圖；圖5 圖8是本發(fā)明具體實施例的形成的栓塞結構方法的剖面結構示意圖。
具體實施例方式為改善現有技術中栓塞與栓塞的接觸電阻增大使器件的功耗大的問題,發(fā)明人經過認真的研究，參考圖2，發(fā)現刻蝕形成通孔14時，由于通孔14的位置發(fā)生錯位，因此刻蝕形成通孔14時，對通孔14錯開第一栓塞12部位下面的第一介質層11進行了刻蝕，在栓塞12側邊的形成了開口 16，這樣通孔14的底部就是不規(guī)則的，其包括兩部分，分別為暴露第一栓塞12頂面的部分與暴露第一栓塞12側壁的部分，在通孔14內填充導電材料形成第二栓塞15時,現有技術中導電材料基本只與第一栓塞12頂面的部分接觸,不能填充開口 16的部分，如果可以采用其他方法使開口 16的部分也填充導電材料，那么第一栓塞12與第二栓塞15接觸的面積就會增大，兩者的接觸電阻也因此可以減小。本技術方案利用無電解鍍方法無論物體的形狀如何均可以在物體的表面形成均勻的薄膜層的特性，在通孔底部內形成第一導電層。由于現有技術中，第一栓塞和通孔之間的位置錯位，因此在刻蝕第二介質層形成通孔時，對通孔錯位的位置下的第二介質層也進行了刻蝕，使通孔暴露的表面包括暴露第一栓塞頂面的部分和側壁部分。因此，用無電解鍍方法形成的第一導電層可以形成在通孔底部暴露出的第一栓塞的所有表面上，即暴露出所述第一栓塞的頂面部分和側壁部分，使第一栓塞和第二栓塞的接觸面積增加了側壁的接觸部分，擴大了第二栓塞與第一栓塞的接觸面積，減小了第一栓塞和第二栓塞的接觸電阻，克服了現有技術中導電材料基本只形成在第一栓塞的上表面導致第一栓塞和第二栓塞的接觸電阻大的問題。圖4為本發(fā)明具體實施例的形成栓塞結構的方法的流程圖，參考圖4，本發(fā)明具體 實施例的形成栓塞結構的方法包括步驟S41，提供基底，在所述基底上形成有具有第一栓塞的第一介質層；步驟S42，在所述第一介質層和第一栓塞組成的表面上形成具有通孔的第二介質層，所述通孔底部暴露出所述第一栓塞；步驟S43，利用無電解鍍方法在所述通孔內形成表面高出第一栓塞頂面的第一導電層；步驟S44，在所述通孔內形成第二導電層，覆蓋所述第一導電層，且所述第二導電層的表面與所述第二介質層的表面相平，所述第一導電層和第二導電層構成第二栓塞，所述栓塞結構包括所述第一栓塞和第二栓塞。圖5 圖8是本發(fā)明具體實施例的形成的栓塞結構方法的剖面結構示意圖，結合參考圖4與圖5 圖8詳細說明本發(fā)明具體實施例的形成栓塞結構的方法。結合參考圖4和圖5，執(zhí)行步驟S41，提供基底50，在所述基底50上形成有具有第一栓塞52的第一介質層51。在本發(fā)明具體實施例中，基底50可以半導體前段工藝(FEOL)完成之后提供的基底；也可以為半導體前段工藝(FEOL)完成之后，繼續(xù)進行半導體后段工藝(BEOL)過程中提供的基底?；?0的材料可以為單晶娃或單晶娃錯，或者單晶慘碳娃；或者還可以包括其它的材料，例如砷化鎵等III-V族化合物。所述半導體基底50中形成有器件結構，該器件結構可以為半導體前段工藝中形成的器件結構，例如MOS晶體管，也可以為后段工藝(FEOL)中形成的器件結構，例如包括栓塞和互連線的互連結構。其中第一栓塞52用來連接半導體基底50中形成的器件結構。第一介質層51的材料選自氮化娃、摻碳氮、低k材料、超低k材料其中之一或者它們的任意組合。低k材料選自Si02、Si0F、SiC0H、Si0、SiC0、SiC0N其中之一或者它們的任意組合。超低k材料可以為黑鉆石，也可以為本領域技術人員公知的其他材料。結合參考圖4和圖6，執(zhí)行步驟S42，在所述第一介質層51和第一栓塞52組成的表面上形成具有通孔54的第二介質層53。在所述基底上形成具有通孔的第二介質層的方法為在所述第一介質層51和第一栓塞52組成的表面上形成第二介質層53 ;在所述第二介質層53上形成光刻膠層(未示出)；曝光、顯影所述光刻膠層形成圖形化的光刻膠層，定義出通孔的位置；以圖形化的光刻膠層為掩膜刻蝕所述第二介質層53形成通孔54。所述第二介質層53的材料選自氮化娃、摻碳氮、低k材料、超低k材料其中之一或者它們的任意組合。所述低k材料選自Si02、SiOF, SiCOH, SiO、SiCO、SiCON其中之一或者它們的任意組合。所述超低k材料為黑鉆石。刻蝕所述第二介質層53的方法為干法刻蝕。隨著半導體技術的發(fā)展，集成電路的集成度越來越高，器件的特征尺寸(CD)越來越小，因此利用光刻、刻蝕形成通孔54時，通孔54的位置與第一栓塞52的位置發(fā)生錯位，即通孔54向一側偏移，造成通孔54和第一栓塞52沒有對準。由于通孔53的位置發(fā)生錯位，因此刻蝕形成通孔54時，對通孔54錯開第一栓塞52的部位下面的第一介質層51進行了刻蝕，在第一栓塞52側邊的形成了開口 56，這樣通孔54的底部就是不規(guī)則的，其包括兩部分，分別為暴露第一栓塞52頂面的部分與暴露第一栓塞52側壁的部分，即所述通孔54底部暴露出所述第一栓塞52的頂面和部分側壁。結合參考圖4和圖7，執(zhí)行步驟S43，利用無電解鍍方法在所述通孔54內形成表面 高出第一栓塞52頂面的第一導電層55。不需要通入電流而是基于化學上的還原作用實現的電鍍通常稱為無電解鍍。無電解鍍具有以下特點1、不像電解電鍍那樣需要供給電源，且無論鍍件為何形狀均可以獲得均勻的薄膜；2、通過調整電鍍條件可以獲得符合使用要求的薄膜?；跓o電解鍍方法的特點，本發(fā)明利用無電解鍍方法形成第一導電層55,該第一導電層55覆蓋所述通孔54底部暴露出的第一栓塞52的頂面和部分側壁；并且，所述第一導電層55填滿所述開口 56,使第一導電層55的表面高出第一栓塞52的上表面。本發(fā)明具體實施例中，所述第一導電層55的材料為鈷鎢磷或者鈷鑰磷。當然，本發(fā)明中，第一導電層55的材料不限于鈷鎢磷或者鈷鑰磷，也可以為其他可以用無電解鍍方法形成的材料。其中，第一栓塞52的表面包括兩部分，分別為頂面和側面，第一栓塞52的底面為與基底50接觸的表面，頂面為與底面相對的表面，側面為開口 56暴露的表面。第一導電層55的表面應高出第一栓塞52的頂面，這樣才可以保證在后續(xù)的形成第二導電層時，第二導電層可以與第一導電層55充分接觸。結合參考圖4和圖8，執(zhí)行步驟S44，在所述通孔53內形成第二導電層57，覆蓋所述第一導電層55，且所述第二導電層57的表面與所述第二介質層53的表面相平，所述第一導電層55和第二導電層57構成第二栓塞,所述栓塞結構包括所述第一栓塞52和第二栓塞。由于第一栓塞52和第二栓塞通過兩者之間的相互接觸進行導通，因此第一導電層55形成在所述第一栓塞52暴露的頂面和部分側壁,擴大了第二栓塞與第一栓塞52的接觸面積，減小了第一栓塞52和第二栓塞的接觸電阻，克服了現有技術中導電材料基本只形成在第一栓塞52的上表面導致第一栓塞52和第二栓塞的接觸電阻大的問題。需要說明的是，本發(fā)明中的“相平”并不意味著第二導電層57的表面與第二介質層53的表面完全相平，而是允許在一定誤差范圍內的相平。本發(fā)明具體實施例中，第二導電層57的材料選自銅或者鎢。形成第二導電層57的方法為物理氣相沉積或者電鍍，在所述通孔54內形成第二導電層57，覆蓋所述第一導電層55，且所述第二導電層57的表面與所述第二介質層53的表面相平包括形成第一導電層55后，在所述通孔54內填滿第二導電層57，所述第二導電層57高出所述通孔54 ;平坦化所述第二導電層57，去除高出所述通孔54的第二導電層57，使所述第二導電層57的表面與所述第二介質層53的表面相平。形成以上所述的栓塞結構之后，可以在第二介質層53上繼續(xù)形成其他結構的器件，或者繼續(xù)形成栓塞結構?；谝陨纤龅男纬伤ㄈY構的方法，本發(fā)明還提供一種形成半導體器件的方法，該方法包括用以上所述的方法形成栓塞結構。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明 的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種形成栓塞結構的方法，其特征在于，包括 提供基底，在所述基底上形成有具有第一栓塞的第一介質層； 在所述第一介質層和第一栓塞組成的表面上形成具有通孔的第二介質層，所述通孔底部暴露出所述第一栓塞； 利用無電解鍍方法在所述通孔內形成表面高出第一栓塞頂面的第一導電層； 在所述通孔內形成第二導電層，覆蓋所述第一導電層，且所述第二導電層的表面與所述第二介質層的表面相平，所述第一導電層和第二導電層構成第二栓塞，所述栓塞結構包括所述第一栓塞和第二栓塞。
2.如權利要求I所述的形成栓塞結構的方法，其特征在于，所述第一導電層的材料為鉆鶴憐或者鉆鑰憐。
3.如權利要求I所述的形成栓塞結構的方法，其特征在于，所述第二導電層的材料選自銅或者鶴。
4.如權利要求3所述的形成栓塞結構的方法，其特征在于，形成第二導電層的方法為物理氣相沉積或電鍍。
5.如權利要求4所述的形成栓塞結構的方法，其特征在于，在所述通孔內形成第二導電層，覆蓋所述第一導電層，且所述第二導電層的表面與所述第二介質層的表面相平包括 形成第一導電層后，在所述通孔內填滿第二導電層，所述第二導電層高出所述通孔； 平坦化所述第二導電層，去除高出所述通孔的第二導電層，使所述第二導電層的表面與所述第二介質層的表面相平。
6.如權利要求I所述的形成栓塞結構的方法，其特征在于，在所述半導體基底上形成具有通孔的第二介質層的方法為 在所述半導體基底上形成第二介質層； 在所述第二介質層上形成光刻膠層； 曝光、顯影所述光刻膠層，形成圖形化的光刻膠層，定義出通孔的位置； 以所述圖形化的光刻膠層為掩膜刻蝕所述第二介質層形成通孔。
7.如權利要求6所述的形成栓塞結構的方法，其特征在于，所述第一介質層、第二介質層的材料選自氮化硅、摻碳氮、低k材料、超低k材料其中之一或者它們的任意組合。
8.如權利要求7所述的形成栓塞結構的方法，其特征在于，所述低k材料選自Si02、SiOF, SiCOH, SiO、SiCO、SiCON其中之一或者它們的任意組合。
9.如權利要求7所述的形成栓塞結構的方法，其特征在于，所述超低k材料為黑鉆石。
10.一種形成半導體器件的方法，其特征在于，包括用權利要求I 9任一項所述的方法形成栓塞結構。
全文摘要
一種形成栓塞結構、半導體器件的方法，形成栓塞結構的方法包括提供基底，在基底上形成有具有第一栓塞的第一介質層；在第一介質層和第一栓塞組成的表面上形成具有通孔的第二介質層，通孔底部暴露出第一栓塞；利用無電解鍍方法在通孔內形成表面高出第一栓塞頂面的第一導電層；在通孔內形成第二導電層，覆蓋第一導電層，且第二導電層的表面與第二介質層的表面相平，第一導電層和第二導電層構成第二栓塞，栓塞結構包括第一栓塞和第二栓塞。本技術方案可以減少第一栓塞和第二栓塞之間的接觸電阻。
文檔編號H01L21/768GK102800621SQ201110136638
公開日2012年11月28日 申請日期2011年5月25日 優(yōu)先權日2011年5月25日
發(fā)明者何其旸, 張翼英 申請人:中芯國際集成電路制造(上海)有限公司