專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，且尤其涉及一種具有接合焊盤及探針焊盤的半導(dǎo)體裝置。
背景技術(shù)：
近年來半導(dǎo)體集成電路工業(yè)呈現(xiàn)快速的成長。隨著集成電路的材料及設(shè)計技術(shù)的進步，一代又一代的集成電路因而產(chǎn)生，新一代集成電路比前一代的更小且電路更復(fù)雜。然而，這些優(yōu)點也使得其工藝及制造方法變得更加復(fù)雜，且為了實現(xiàn)這些優(yōu)點，也需要發(fā)展相對應(yīng)的集成電路工藝及制造方法。在集成電路發(fā)展的過程中，功能密度(亦即，單位芯片面積的內(nèi)連線裝置數(shù)目)增加且?guī)缀纬叽?可制造出來的最小元件)減小。接合焊盤(bond pad或bonding pad)結(jié)構(gòu)用于電性連接集成電路芯片上的元件及外部裝置。傳統(tǒng)上，各接合焊盤保留有用以形成接合球或凸塊的區(qū)域，并保留有用以進行探針測試的另外區(qū)域。內(nèi)連線結(jié)構(gòu)形成在接合焊盤結(jié)構(gòu)下。然而，隨著集成電路裝置的尺寸持續(xù)縮小，所保留作為探針測試的區(qū)域下的內(nèi)連線結(jié)構(gòu)區(qū)域太小以至于無法用作電路路徑規(guī)劃(circuit routing)。因而造成內(nèi)連線結(jié)構(gòu)中空間的浪費，而降低集成電路的效率并增加制造的成本。因此，雖然現(xiàn)有半導(dǎo)體裝置制造接合焊盤結(jié)構(gòu)的方法已大致堪用，但并非在各方面都令人滿意。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明一實施例提供一種半導(dǎo)體裝置，包括一基板，包括一第一區(qū)及不同于該第一區(qū)的一第二區(qū)；多個接合焊盤，位于該第一區(qū)上；以及多個探針焊盤，位于該第二區(qū)上；其中所述多個接合焊盤及所述多個探針焊盤分開，且其中至少一些所述多個接合焊盤與至少一些所述多個所述探針焊盤彼此電性耦接。本發(fā)明另一實施例提供一種半導(dǎo)體裝置，包括一基板；一內(nèi)連線結(jié)構(gòu)，形成在該基板上，該內(nèi)連線結(jié)構(gòu)具有多個金屬層；多個接合焊盤，設(shè)置在該內(nèi)連線結(jié)構(gòu)的一第一區(qū)上；多個探針焊盤，設(shè)置于該內(nèi)連線結(jié)構(gòu)的一第二區(qū)上，該第一區(qū)及該第二區(qū)彼此不重疊； 以及多個導(dǎo)電元件，電性耦接至少一個所述接合焊盤及至少一個所述探針焊盤，其中各個所述接合焊盤分別通過一個該導(dǎo)電元件與一個該探針焊盤電性耦接。本發(fā)明又一實施例提供一種半導(dǎo)體裝置的制造方法，包括形成一內(nèi)連線結(jié)構(gòu)在一基板，該內(nèi)連線結(jié)構(gòu)具有多個金屬層；分別形成多個接合焊盤及多個探針焊盤在該內(nèi)連線結(jié)構(gòu)的一第一區(qū)及一第二區(qū)；其中該第一區(qū)及該第二區(qū)彼此不重疊；以及至少一個所述接合焊盤以一對一方式與至少一個所述探針焊盤電性耦接。本發(fā)明可以減小半導(dǎo)體裝置的尺寸、增加幾何尺寸以及提升路徑效率。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下。


圖1為根據(jù)本發(fā)明多個實施例制造半導(dǎo)體裝置的流程圖。圖2-圖4為根據(jù)本發(fā)明不同實施例制造半導(dǎo)體裝置的剖面圖。圖5-圖8為根據(jù)本發(fā)明不同實施例制造半導(dǎo)體裝置的俯視圖。其中，附圖標記說明如下20 方法22、M 步驟40 半導(dǎo)體裝置50 基板7O 柵極80 源極漏極區(qū)90 層間介電層100 內(nèi)連線結(jié)構(gòu)100A、100B、100C、100D 內(nèi)連線層110、111、112、113、114、115、116、117 金屬線118、119、120、121、122、123、290、291 金屬線292、293 金屬線130、230 保護層128 通孔140 接合焊盤150、150A、150B 探針焊盤160 接合球170 探針頭210 導(dǎo)電元件250,251 區(qū)域260 通孔280、281、282、283、320、321 亍300 割線330、331、350、351 間距
具體實施例方式以下依本發(fā)明的不同特征舉出多個不同的實施例。本發(fā)明中特定的元件及安排是為了簡化，但本發(fā)明并不以這些實施例為限。舉例而言，在第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，也包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件并未直接接觸的實施例。此外，為簡明起見，本發(fā)明在不同例子中以重復(fù)的元件符號及/或字母表示，但不代表所述各實施例及/或結(jié)構(gòu)間具有特定的關(guān)系。圖1為根據(jù)本發(fā)明實施例制造半導(dǎo)體裝置的方法20的流程圖。方法20由步驟22開始，在基板上形成內(nèi)連線結(jié)構(gòu)。內(nèi)連線結(jié)構(gòu)具有多個金屬層。方法20而后進行到步驟對，在內(nèi)連線結(jié)構(gòu)的第一區(qū)及第二區(qū)上分別形成多個接合焊盤及多個探針焊盤。第一區(qū)及第二區(qū)彼此不重疊。接合焊盤的至少一個子集(subset)是以一對一的方式與探針焊盤的至少一個子集電性相接。圖2-圖4顯示根據(jù)本發(fā)明不同實施例的半導(dǎo)體裝置40的部分剖面圖。應(yīng)了解的是，為了更容易了解本發(fā)明的概念，圖2-圖4中已經(jīng)過簡化。據(jù)此，應(yīng)注意在圖2-圖4所示工藝之前、過程中、或之后可進行額外的步驟，而一些其他工藝在此僅簡單的描述。參照圖2，半導(dǎo)體裝置40為半導(dǎo)體集成電路芯片，此處只顯示其一部分。半導(dǎo)體裝置40包括基板50。在一實施例中，基板50為以ρ型摻質(zhì)進行摻雜的硅基板，例如以硼為摻質(zhì)。在另一實施例中，基板50為以η型摻質(zhì)進行摻雜的硅基板，例如以砷或磷為摻質(zhì)。在基板50中形成隔離結(jié)構(gòu)例如淺溝槽隔離(STI)裝置。淺溝槽隔離裝置包括介電材料，其可為氧化硅或氮化硅。淺溝槽隔離裝置的形成在基板50中蝕刻溝槽，而后在溝槽中填入介電材料。此外，也利用公知的一種或多種離子植入工藝以在基板50中形成摻雜阱。為了簡單清楚，此處并未詳細說明這些隔離結(jié)構(gòu)及摻雜阱。在基板50上形成多個柵極70。各柵極70包括柵極介電層以及形成在柵極介電層上的柵極電極層。柵極介電層可包括氧化物材料，或高介電常數(shù)材料。高介電常數(shù)材料可定義為該材料的介電常數(shù)高于熱氧化硅(thermal silicon oxide)的介電常數(shù)，其約為 3.9。例如，高介電常數(shù)材料可包括氧化鉿(HfO2),其介電常數(shù)介于約18至約40。或者，高介電常數(shù)材料可包括氧化鋯(&02)、氧化釔(Y2O3)、氧化鑭(La2O5)、氧化釓(Gd2O5)、氧化鈦 (TiO2)、氧化鉭(Ta2O5)、氧化鉺鉿(HfErO)、氧化鑭鉿(HfLaO)、氧化釔鉿(HfYO)、氧化釓鉿 (HfGdO)、氧化鋁鉿(HfAlO)、氧化鋯鉿(Hf7r0)、氧化鈦鉿(HfTiO)、氧化鉭鉿(HfTaO)、氧化鈦鍶(SrTiO)、或前述的組合。柵極電極層可包括多晶硅材料，或金屬材料如鎢、鋁、銅、或前述的組合。也可在柵極70的側(cè)壁上形成柵極間隙物，但為了簡化的緣故而沒有顯示出來。在基板50中柵極70的兩側(cè)形成源極/漏極區(qū)80。源極/漏極區(qū)80可包括淺摻雜源極/漏極區(qū)及重摻雜源極/漏極區(qū)。淺摻雜源極/漏極區(qū)及重摻雜源極/漏極區(qū)的形成可通過公知的一種或多種離子植入工藝，或擴散工藝，或前述的組合。源極/漏極區(qū)80 及柵極70形成晶體管裝置。當晶體管開啟且在使用中時，會在柵極70下及源極/漏極區(qū) 80間形成導(dǎo)電通道。層間介電(ILD)層90形成在基板50上并圍繞柵極70。層間介電層90的形成可通過化學(xué)氣相沉積(CVD)、高密度電漿化學(xué)氣相沉積、旋涂、濺鍍、或其他適合的方法。在一實施例中，層間介電層90包括氧化硅。在另一實施例中，層間介電層90可包括氮氧化硅、 氮化硅、或低介電常數(shù)材料。內(nèi)連線結(jié)構(gòu)100形成在基板50上并圍繞柵極70。內(nèi)連線結(jié)構(gòu)100包括多個內(nèi)連線層(也稱為金屬層Ml、M2、M3等)，可提供在基板50內(nèi)/上所形成的裝置及外部裝置間的內(nèi)連線(例如接線)。為了舉例說明，圖2中顯示內(nèi)連線層100A-100D。各內(nèi)連線層 100A-100D包括金屬線(也稱為導(dǎo)線或內(nèi)連導(dǎo)線)。例如，可在內(nèi)連線層100A中形成金屬線110-111，可在內(nèi)連線層100B中形成金屬線112-115，可在內(nèi)連線層100C中形成金屬線 116-120，可在內(nèi)連線層100D中形成金屬線121-123。在一實施例中，內(nèi)連線結(jié)構(gòu)100為鋁內(nèi)連線結(jié)構(gòu)。對鋁內(nèi)連線結(jié)構(gòu)100而言，金屬線可包括鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物、或前述的組合。形成金屬線的工藝可包括物理氣相沉積(PVD)(或濺鍍)、化學(xué)氣相沉積、或前述的組合。在另一實施例中，內(nèi)連線結(jié)構(gòu)100為銅內(nèi)連線結(jié)構(gòu)。對于銅內(nèi)連線結(jié)構(gòu)100而言，金屬線可包括銅、 銅合金、鈦、氮化鈦、鉭、氮化鉭、多晶硅、金屬硅化物、或前述的組合。形成金屬線的工藝可包括化學(xué)氣相沉積、濺鍍、電鍍、或其他適合的工藝。各內(nèi)連線層100A-100D也包括介電材料(稱為金屬間介電材料)以提供電性隔離。在一實施例中，介電材料包括氧化硅。在另一實施例中，介電材料可包括氟硅玻璃(FSG)、低介電常數(shù)材料、或前述的組合。低介電常數(shù)材料可定義為該材料的介電常數(shù)低于熱氧化硅的介電常數(shù)，其約為3. 9。低介電常數(shù)材料可包括碳摻雜氧化硅、 Black Diamond (Santa Clara, California)、干凝膠(Xerogel)、氣凝膠(Aerogel)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、雙丙基環(huán)丁烯(BCB ； bis-benzocyclobutene)、SiLK(Dow chemical, Midland, Michigan)、聚酉先亞胺、及 / 或其他材料。柵極70及內(nèi)連線層100D通過多個導(dǎo)電接觸插塞彼此內(nèi)連線，且內(nèi)連線層 100A-100D通過多個通孔彼此內(nèi)連線。例如，金屬線110及113通過多個通孔128內(nèi)連線。 為了簡化的緣故，此處未顯示其他通孔或接觸插塞。各接觸插塞/通孔的形成可利用光刻工藝蝕刻溝槽，而后以例如為金屬的導(dǎo)電材料填入溝槽中。在一實施例中，導(dǎo)電材料可包括鎢。在另一實施例中，導(dǎo)電材料可包括銅、鈦、氮化鈦、或前述的組合。在最上層的內(nèi)連線層100A上形成保護層130。在一實施例中，保護層130包括氮化硅，其形成方式可通過化學(xué)氣相沉積、物理氣相沉積、原子層沉積(ALD)、或前述的組合。 在另一實施例中，保護層130可包括不同的材料。在保護層130中形成開口，使接合焊盤140及探針焊盤150分別形成在最上層的內(nèi)連線層100A的金屬線上。應(yīng)了解還有形成多個其他的接合焊盤140及多個其他的探針焊盤150，但為了簡化的緣故此處只顯示一個接合焊盤140及一個探針焊盤150。此外，應(yīng)了解接合焊盤140及探針焊盤150的并未與圖2所示的其他元件按比例示出。例如，在接合焊盤140及探針焊盤150下可具有更多柵極70或其他金屬線。接合焊盤140及探針焊盤150各包括導(dǎo)電材料，其形成方式可利用公知的沉積技術(shù)例如化學(xué)氣相沉積、物理氣相沉積、原子層沉積、或前述的組合。例如，其可各自包括鋁。 在另一實施例中，它們可包括其他金屬材料。接合焊盤140保留一個區(qū)域以與接合裝置連接。例如，接合球160(或接合凸塊) 可在后續(xù)工藝中接合到接合焊盤140上，使得其與外部裝置電性連接。類似地，探針焊盤 150保留一個區(qū)域以進行探針測試。在后續(xù)的探針測試過程中(在完成半導(dǎo)體裝置40的制造后)，探針頭170可與探針焊盤150物理性接觸。在圖2所示的實施例中，接合焊盤140 及探針焊盤150各具有凹面形狀，但應(yīng)了解在其他實施例中可具有其他形狀。此外，如圖2所示，通過導(dǎo)電元件210(也稱為導(dǎo)線)使接合焊盤140及探針焊盤 150電性連接。在一實施例中，導(dǎo)電元件210包括與接合焊盤140及探針焊盤150相同的材料，且由形成接合焊盤140及探針焊盤150的相同工藝所形成。在另一實施例中，導(dǎo)電元件210可包括與接合焊盤140及探針焊盤150不同的導(dǎo)電材料，且通過不同的制造工藝所形成。
在保護層130、部分接合焊盤140、及部分探針焊盤150上形成保護層230。保護層 230可包括與保護層130類似或不同的材料。為了方便后續(xù)討論，內(nèi)連線結(jié)構(gòu)100 (及基板50)位于接合焊盤140下方的區(qū)域稱為區(qū)域250，而內(nèi)連線結(jié)構(gòu)100 (及基板50)位于探針焊盤150下方的區(qū)域稱為區(qū)域251。在各內(nèi)連線層100A至100D中的區(qū)域250及251中形成一個或多個金屬線。例如，在內(nèi)連線層100B中位于探針焊盤150下方的區(qū)域251形成金屬線115，在內(nèi)連線層100C中位于探針焊盤150下方的區(qū)域250形成金屬線119及120，以及在內(nèi)連線層100D中位于探針焊盤 150下方的區(qū)域250形成金屬線123。這些金屬線可稱為輸入/輸出單元。在現(xiàn)有的焊盤層結(jié)構(gòu)的設(shè)計中，單一接合焊盤兼具接合目的以及探針測試目的。 例如，接合焊盤一半的區(qū)域保留或設(shè)計為接合區(qū)域，該區(qū)域?qū)⒔雍仙辖雍锨蚧蚪雍贤箟K。接合焊盤剩下一半的區(qū)域可保留或設(shè)計為探針區(qū)域，在探針測試時此區(qū)域會與探針頭物理性接觸。然而，現(xiàn)存焊盤層結(jié)構(gòu)的設(shè)計缺點為在接合焊盤下方的探針區(qū)域太小，以至于無法作為電路路徑規(guī)劃。亦即，至少一層內(nèi)連線層-通常為靠近頂部內(nèi)連線層的內(nèi)連線層-其下可能沒有任何金屬線形成。此缺陷會造成集成電路芯片的路徑效率降低，因此增加制造成本。因此，將接合焊盤140及探針焊盤150分為兩個分開的焊盤層，以使探針焊盤150 下的區(qū)域251中所有的內(nèi)連線層100A-100D皆可作為電路路徑。這可通過適當?shù)姆纸M安排接合焊盤及探針焊盤來達成，并將于后續(xù)中配合多個接合焊盤140及多個探針焊盤150的俯視圖進行詳述。圖3、圖4分別顯示在不同實施例中的上述焊盤層結(jié)構(gòu)。為了清楚起見，在圖2-圖 4中以相同的符號標示類似的元件。在圖3所示為在另一實施例中，形成接合焊盤140及探針焊盤150A。探針焊盤150A與探針焊盤150類似，具有與探針頭170物理性接觸的導(dǎo)電區(qū)域。不同于圖3中的探針焊盤150，探針焊盤150A大體為平坦的而不具有凹面。探針焊盤 150A仍通過導(dǎo)電元件210與接合焊盤140相互連接。在圖4所示另一實施例中，形成接合焊盤140及探針焊盤150B。探針焊盤150B與探針焊盤150A(圖3中)類似。探針焊盤150B通過多個通孔260而與內(nèi)連線層100A的金屬線111電性耦接。相似于圖2-圖3中顯示的電層結(jié)構(gòu)，探針焊盤150B仍通過導(dǎo)電元件 210而與接合焊盤140相互連接。圖5顯示多個接合焊盤140及多個探針焊盤150簡化后的部分俯視圖。參照圖5， 多個接合焊盤140配置為兩個水平行280及觀1，且多個探針焊盤150設(shè)置為兩個水平行 282及觀3。在各行280及281中的接合焊盤140大致彼此對齊，且在各行282及283中的探針焊盤150大致彼此對齊。在行觀0中的接合焊盤140至少部分與金屬線290重疊，且在行中的接合焊盤140至少部分與金屬線291重疊。相似的，在行282中的探針焊盤150至少部分與金屬線 292重疊，且在行觀3中的探針焊盤150至少部分與金屬線293重疊。金屬線290至293為圖2-圖4所示內(nèi)連線結(jié)構(gòu)100的金屬線。在一實施例中，金屬線290及291可與圖2-圖 4所示的金屬線110相同或類似，且金屬線四2-293可與圖2-圖4所示的金屬線111相同或類似。如上述，這些金屬線290至293可稱為輸入/輸出單元(I/O cell)，因其可提供電路路徑以達到輸入/輸出的目的。
各接合焊盤140分別通過一個導(dǎo)電元件(導(dǎo)線)210與一個探針焊盤150接合(如圖2-圖4所示)。因此，圖2-圖4所剖面圖大約為從點A到點A’的剖線300的剖面圖。由圖5的俯視圖可看出，接合焊盤140及探針焊盤150不僅分開設(shè)置，且接合焊盤 140聚集在區(qū)域250中(在圖2-圖4中的剖面)，且探針焊盤150聚集在區(qū)域251中(在圖 2-圖4中的剖面)。區(qū)域250-251在圖5中顯示為虛線。區(qū)域250及251彼此不重疊。在一實施例中，區(qū)域250及251各包括連續(xù)區(qū)域而沒有分開。此外，在不同實施例中區(qū)域250 及251可具有不同的邊界、大小、形狀。圖5中所示區(qū)域250及251僅為舉例之用，因此不應(yīng)用以限制此發(fā)明的范疇。將接合焊盤140及探針焊盤150各自聚集在區(qū)域250及251中具有優(yōu)點如下。如上所述，在傳統(tǒng)接合焊盤結(jié)構(gòu)上，單一接合焊盤兼具接合及探針目的。因此，當裝置體積減小，在探針區(qū)域下方的面積變得太小以至于無法作為電路路徑規(guī)劃，因此金屬線無法在其下形成。在此，由于接合焊盤140及探針焊盤150為分開的結(jié)構(gòu)，探針焊盤150聚集在較大的區(qū)域251，而探針焊盤150下方的區(qū)域251夠大而可以作為電路路徑規(guī)劃。因此，金屬線例如為金屬線292及293可在探針焊盤150下的區(qū)域251中形成。在此方式，原本在探針焊盤150下的太小而無法用作電路路徑的小區(qū)域，轉(zhuǎn)而成為大區(qū)域251，其足以用作電路路徑。此外，接合焊盤140及探針焊盤150仍可通過導(dǎo)電元件210而維持其電性連接。圖6為根據(jù)本發(fā)明一實施例，顯示多個接合焊盤140及多個探針焊盤150經(jīng)簡化后的另一個部分俯視圖。為了簡化起見，并未顯示位于接合焊盤140及探針焊盤150下的區(qū)域250及251及金屬線。多個探針焊盤150大致在行320中彼此水平排行，多個接合焊盤140大致在行321中彼此水平排列。在行320中的探針焊盤150具有間距330，其由探針焊盤150的一末端測量至其最鄰近探針焊盤的一端。類似的，在行321中的接合焊盤140 具有間距331。間距330及331的尺寸大小不同。例如，在圖6所示實施例中，間距331大于間距 330。亦即，在相同的距離內(nèi)，探針焊盤150的數(shù)目多于接合焊盤140的數(shù)目。在其他實施例中可為相反的情況。在圖6所示的實施例中，各接合焊盤140分別通過一個導(dǎo)電元件210 與一個探針焊盤150內(nèi)連線。然而，部分探針焊盤150為虛設(shè)探針焊盤，其并未與任何接合焊盤140接合。由于接合焊盤140及探針焊盤150的間距不同，可增加焊盤層結(jié)構(gòu)設(shè)計時的彈性。 探針測試系統(tǒng)的探針卡(probe card)可具有特定間距。探針測試系統(tǒng)，包括探針卡，可能相當昂貴，因此期待可重復(fù)使用相同探針測試系統(tǒng)及探針卡以測試不同種類的集成電路裝置。然而，不同集成電路裝置可能具有不同接合焊盤間距。在傳統(tǒng)的焊盤層結(jié)構(gòu)的設(shè)計中， 接合焊盤同時被用于接合及探針測試。亦即在傳統(tǒng)的焊盤層結(jié)構(gòu)的設(shè)計中，接合間距固定為探針間距，反之亦然。因此，當接合焊盤間距改變，由于探針區(qū)域的間距隨著接合焊盤改變，因此難以利用相同的探針卡與其準確接合。此處，探針焊盤150可設(shè)計為其間距與探針卡間距相同，而接合焊盤140可根據(jù)其特定應(yīng)用而自由的移動，以擁有適當?shù)拈g距。因此，圖6所示實施例更具彈性，且可重復(fù)利用單一探針卡，且可接觸許多不同的集成電路裝置。此外，探針卡可具有額外的探針頭，其在特定集成電路裝置的探針測試時并非必要。然而，這些額外的探針頭若沒有適當?shù)倪B接， 可能造成集成電路裝置的損害。在此，沒有耦合至任何接合焊盤140的虛設(shè)探針焊盤150可用以適當?shù)慕佑|額外的探針頭。因此，可避免在探針測試時可能造成的集成電路裝置的損害。圖7為根據(jù)本發(fā)明一實施例，顯示多個接合焊盤140及多個探針焊盤150經(jīng)簡化后的另一個部分俯視圖。此處，多個探針焊盤150大致在兩個不同行340及341中彼此水平排行，且多個接合焊盤140大致在兩個不同行342及343中彼此水平排行。在行340及 341中的探針焊盤150具有間距350，且在行342及343中的接合焊盤140具有間距351。 間距351及間距350不同。如上述，不同的間距(pitch)使得連接探針卡時更具彈性。此外，在圖6-圖7中，探針焊盤150的聚集使得探針焊盤150下方可制造電路路徑規(guī)劃，因此可提升路徑效率，且集成電路芯片區(qū)域不會被浪費。圖8為根據(jù)本發(fā)明一實施例，顯示多個接合焊盤140及多個探針焊盤150經(jīng)過簡化后的另一個部分俯視仰視圖。接合焊盤140配置于二行及二列，探針焊盤150亦同。二行及二列的探針焊盤150大致形成矩形。以接合焊盤140大體(或至少部分)包圍探針焊盤150的四邊。各接合焊盤140分別通過一個導(dǎo)電元件210耦接至一個探針焊盤150。接合焊盤140及探針焊盤150具有不同的間距。類似于前述的實施例，圖8所示實施例中利用聚集探針焊盤150，在探針焊盤150 下方也可具有電路路徑規(guī)劃，且由于接合焊盤140及探針焊盤150的間距不同，探針卡的接觸可更具彈性。因此，本發(fā)明的實施例相較于現(xiàn)存焊盤層結(jié)構(gòu)具有上述優(yōu)點，應(yīng)了解不同實施利可具有不同優(yōu)點，且并沒有特定優(yōu)點需存在于所有實施例中。其中一個優(yōu)點為在電路路徑規(guī)劃上更有效率及彈性。特別當接合焊盤及探針焊盤分別實體上分開為兩個不同焊盤層， 且所有探針焊盤都在內(nèi)連線結(jié)構(gòu)(及基板)的相同區(qū)域上。因此，雖然在單一探針焊盤下的區(qū)域太小以至于無法作為電路路徑規(guī)劃，但結(jié)合探針焊盤的所有區(qū)域則夠大而足以作為為電路路徑規(guī)劃。金屬線(也稱為輸入/輸出單元)因此可在探針焊盤群下方的內(nèi)連接結(jié)構(gòu)的區(qū)域中形成。上述作法有助于減小裝置尺寸，且增加路徑效率并保有集成電路芯片的可利用區(qū)域。此外，在上述一些實施例中，接合焊盤及探針焊盤具有不同的間距。不同的間距可使得探針卡的接觸更具彈性。例如，由于其并不需為各集成電路裝置的特定焊盤層結(jié)構(gòu)，同一個探針卡可用于不同的集成電路裝置。另外，形成接合焊盤及探針焊盤的方法可相容于(可輕易整合至)現(xiàn)行的工藝流程中。因此，本發(fā)明各實施例不需要額外的花費。本發(fā)明較廣的實施例包括半導(dǎo)體裝置。半導(dǎo)體裝置包括具有第一區(qū)及不同于第一區(qū)的第二區(qū)的基板；位于第一區(qū)上的多個接合焊盤；位于第二區(qū)上的多個探針焊盤；其中至少一些接合焊盤與至少一些探針焊盤彼此電性耦接。在本發(fā)明另一個較廣的實施例包括半導(dǎo)體裝置。半導(dǎo)體裝置包括基板；在基板上形成的內(nèi)連線結(jié)構(gòu)，內(nèi)連線結(jié)構(gòu)具有多個金屬層；內(nèi)連線結(jié)構(gòu)的第一區(qū)上設(shè)置多個接合焊盤；在內(nèi)連線結(jié)構(gòu)的第二區(qū)上設(shè)置有多個探針焊盤，第一區(qū)及第二區(qū)彼此不重疊；以及多個導(dǎo)電元件焊盤性耦接上至少一個支組的接合焊盤以及至少一個支組的探針焊盤，其中各個接合焊盤分別通過一個導(dǎo)電元件與各個探針焊盤電性耦接。根據(jù)本發(fā)明另依實施例包括制造半導(dǎo)體裝置的方法。上述方法包括在基板上形成
9內(nèi)連線結(jié)構(gòu)，內(nèi)連線結(jié)構(gòu)具有多個金屬層；以及分別在內(nèi)連線結(jié)構(gòu)的第一區(qū)及第二區(qū)上形成多個接合焊盤及多個探針焊盤；其中第一及第二區(qū)彼此不重疊；以及至少一個接合焊盤以一對一的方式與至少一個探針焊盤電性耦接。 雖然本發(fā)明已以多個較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作任意的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括一基板，包括一第一區(qū)及不同于該第一區(qū)的一第二區(qū)； 多個接合焊盤，位于該第一區(qū)上；以及多個探針焊盤，位于該第二區(qū)上；其中所述多個接合焊盤及所述多個探針焊盤分開，且其中至少一些所述接合焊盤與至少一些所述探針焊盤彼此電性耦接。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該電性耦接的所述接合焊盤及所述探針焊盤以一對一的方式彼此接合。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括多個內(nèi)連線層，形成在該基板上，其中各個所述多個內(nèi)連線層包括位于該第二區(qū)上的一金屬線。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述接合焊盤具有不同于所述探針焊盤的一間距。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述接合焊盤包括至少兩行的接合焊盤位于該第一區(qū)上；以及所述探針焊盤包括至少兩行的探針焊盤位于該第二區(qū)上。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該第一區(qū)及該第二區(qū)彼此不分開。
7.一種半導(dǎo)體裝置的制造方法，包括在一基板上形成一內(nèi)連線結(jié)構(gòu)，該內(nèi)連線結(jié)構(gòu)具有多個金屬層； 分別形成多個接合焊盤及多個探針焊盤在該內(nèi)連線結(jié)構(gòu)的一第一區(qū)及一第二區(qū)； 其中該第一區(qū)及該第二區(qū)彼此不重疊；以及至少一個所述接合焊盤以一對一方式與至少一個所述探針焊盤電性耦接。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中形成該內(nèi)連線結(jié)構(gòu)及形成所述多個探針焊盤的步驟使得各個所述金屬層具有至少一個金屬線形成在該第二區(qū)。
9.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中 所述接合焊盤具有一第一間隔；所述探針焊盤具有一第二間隔；以及該第一間隔不同于該第二間隔。
10.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中形成所述多個接合焊盤及所述多個探針焊盤的步驟，形成一第一組接合焊盤及一第二組探針焊盤；其中該第一組的各個所述接合焊盤與該第一組的其他接合焊盤對齊；以及該第二組的各個所述探針焊盤與該第二組的其他探針焊盤對齊。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置包括基板及形成在基板上的內(nèi)連線結(jié)構(gòu)。內(nèi)連線結(jié)構(gòu)具有多個金屬層。第一區(qū)及第二區(qū)各自延伸通過內(nèi)連線結(jié)構(gòu)及基板。第一區(qū)及第二區(qū)彼此不重疊。半導(dǎo)體裝置包括在第一區(qū)上設(shè)置有多個接合焊盤(bond pad)，以及在第二區(qū)上設(shè)置有多個探針焊盤(probe pad)。半導(dǎo)體裝置還包括多個導(dǎo)電元件，其將多個接合焊盤的至少一個接合焊盤與多個探針焊盤的至少一個探針焊盤電性連接。其中，各個接合焊盤與各個探針焊盤通過一個導(dǎo)電元件電性連接。本發(fā)明可以減小半導(dǎo)體裝置的尺寸、增加幾何尺寸以及提升路徑效率。
文檔編號H01L21/60GK102569238SQ20111013022
公開日2012年7月11日 申請日期2011年5月17日 優(yōu)先權(quán)日2010年12月23日
發(fā)明者陳憲偉 申請人:臺灣積體電路制造股份有限公司