專利名稱：熱穩(wěn)定性鎳基硅化物源漏MOSFETs及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及ー種熱穩(wěn)定性鎳基硅化物源漏MOSFETS及其制造方法。
背景技術(shù)：
IC集成度不斷増大需要器件尺寸持續(xù)按比例縮小，然而電器工作電壓有時(shí)維持不變，使得實(shí)際MOS器件內(nèi)電場強(qiáng)度不斷増大。高電場帶來一系列可靠性問題，使得器件性能退化。例如，MOSFET源漏區(qū)之間的寄生串聯(lián)電阻會(huì)使得等效工作電壓下降。 圖I所示為將金屬硅化物直接用作源漏的M0SFET，也稱作肖特基勢壘源漏M0SFET。襯底100被淺溝槽隔離(STI) 200劃分出其中包含有溝道區(qū)的多個(gè)有源區(qū)，其中，襯底100可為體硅，也可是包含硅襯底110、埋氧層120和薄硅層130的絕緣體上硅(SOI)，還可以是例如SiGe等化合物半導(dǎo)體材料；依次形成在襯底100上的柵介質(zhì)層310、柵電極320及其頂部的蓋層330共同構(gòu)成柵堆疊結(jié)構(gòu)300，柵堆疊結(jié)構(gòu)300兩側(cè)形成有隔離側(cè)墻400，金屬硅化物500形成在襯底100中側(cè)墻400兩側(cè)以作為源漏區(qū)。值得注意的是，圖I以及后續(xù)附圖中，為了方便示意起見，僅顯示了體硅襯底上的各種結(jié)構(gòu)，但是本發(fā)明依然適用于SOI襯底。與傳統(tǒng)的高摻雜源漏的MOSFET相比，這種肖特基勢壘源漏MOSFET無需進(jìn)行離子注入和激活來形成重?fù)诫s源漏，エ藝較簡單，接觸電阻更小，電學(xué)性能更優(yōu)越。金屬硅化物源漏MOSFET的驅(qū)動(dòng)能力是由其源極和溝道之間的肖特基勢壘高度(SBH)來控制的。隨著SBH降低，驅(qū)動(dòng)電流増大。器件模擬的結(jié)果顯示，當(dāng)SBH降低至約O. IeV時(shí)，金屬硅化物源/漏MOSFET可達(dá)到與傳統(tǒng)MOSFET相同的驅(qū)動(dòng)能力。由于鎳基硅化物通常具有較低的電阻(例如10. 5 15 μ Ω/cm)、較低的硅消耗(鎳與襯底硅反應(yīng)形成鎳基硅化物時(shí)消耗襯底硅較少)以及其合適的SBH，鎳基硅化物在現(xiàn)有的金屬硅化物源漏MOSFETs技術(shù)中起到了不可替代的作用并被廣泛應(yīng)用。但是，這種以鎳基金屬硅化物作為源漏的MOSFET也存在ー些不足。鎳基硅化物通常受制于其較差的熱穩(wěn)定性。由于鎳基硅化物熔點(diǎn)較低，它們通常在約550°C下會(huì)發(fā)生凝結(jié)或凝聚。但是在某些應(yīng)用中，鎳基硅化物需要承受約750°C的高溫以進(jìn)行后期處理。在這些應(yīng)用中，較低熔點(diǎn)、較差熱穩(wěn)定性的鎳基硅化物因?yàn)闀?huì)發(fā)生凝結(jié)或凝聚從而破壞源漏區(qū)的穩(wěn)定性或進(jìn)入溝道區(qū)內(nèi)，甚至可能導(dǎo)致器件失效。因此，非常需要改進(jìn)鎳基硅化物的熱穩(wěn)定性?，F(xiàn)有的改進(jìn)鎳基硅化物熱穩(wěn)定性的方法通常包括，在沉積鎳金屬時(shí)同步添加高熔點(diǎn)(難熔)金屬，例如鉬、鈷、鈦等等，形成的合金具有較高熔點(diǎn)和較佳的熱穩(wěn)定性，隨后形成的鎳基金屬合金硅化物的熱穩(wěn)定性也隨之改善。此外，還可以在整個(gè)硅襯底(特別是要形成接觸的源漏區(qū)中)加入摻雜劑，例如氮、碳等等(通常采用C、N、F，此外還可以采用0、S等等)，隨后沉積金屬并執(zhí)行退火以形成鎳基硅化物，摻雜離子能起到阻止鎳擴(kuò)散的作用，當(dāng)鎳基金屬硅化物發(fā)生部分凝結(jié)時(shí)能阻擋金屬擴(kuò)散特別是進(jìn)入溝道區(qū)，一定程度上提高了熱穩(wěn)定性。然而，這些現(xiàn)有的改進(jìn)鎳基硅化物熱穩(wěn)定性的方法存在一定缺陷。采用鎳基金屬合金來制備硅化物時(shí)，所添加的例如鉬、鈷、鈦等金屬不足以大大改進(jìn)其熱穩(wěn)定性，取得的改進(jìn)效果有限的同時(shí)還帶來了硅化物源漏電阻増大的副作用。而對(duì)襯底摻雜的技術(shù)中，摻入的雜質(zhì)除了改進(jìn)源 漏接觸的鎳基金屬硅化物的熱穩(wěn)定性之外，還會(huì)因?yàn)殡x子注入時(shí)經(jīng)常發(fā)生的隧道效應(yīng)同時(shí)影響到溝道區(qū)的遷移率，進(jìn)ー步加劇或惡化了 MOSFETs的短溝道效應(yīng)?？偠灾?現(xiàn)有金屬娃化物源漏MOSFETs制造技術(shù)中廣泛使用的鎳基金屬娃化物源漏需要有效改進(jìn)其熱穩(wěn)定性，然而現(xiàn)有的改進(jìn)技術(shù)不足以完全勝任。因此，需要一種能有效提高鎳基金屬硅化物熱穩(wěn)定性的半導(dǎo)體器件及其方法。

發(fā)明內(nèi)容
由上所述，本發(fā)明的目的在于提供一種有效提高鎳基金屬硅化物源漏熱穩(wěn)定性的半導(dǎo)體器件及其制造方法。本發(fā)明提供了ー種方法，用于有效提高鎳基金屬硅化物源漏的熱穩(wěn)定性，包括在柵極結(jié)構(gòu)和隔離側(cè)墻兩側(cè)的襯底中形成非晶層；對(duì)所述非晶層進(jìn)行摻雜離子注入；第一退火以形成重結(jié)晶層，所述摻雜離子固定在所述重結(jié)晶層內(nèi)；在所述重結(jié)晶層上形成鎳基金屬娃化物源漏區(qū)。本發(fā)明還提供了一種半導(dǎo)體器件，包括襯底、位于所述襯底中的溝道區(qū)、位于所述溝道區(qū)兩側(cè)的重結(jié)晶層、鎳基金屬硅化物源漏區(qū)、位于所述溝道區(qū)上的柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的隔離側(cè)墻，其特征在于所述鎳基金屬硅化物源漏區(qū)位于所述重結(jié)晶層上，所述重結(jié)晶層中包含摻雜離子。其中，形成非晶層的步驟包括對(duì)襯底進(jìn)行預(yù)非晶化離子注入，所述預(yù)非晶化離子包括Ge、Si、B、P、As或其組合，優(yōu)選為Ge或Si，注入劑量為I X IO15至lX1017cm_2。所述摻雜離子包括C、N、F或其組合，注入劑量為1Χ1015·1Χ1017(πΓ2。其中，形成鎳基金屬硅化物的步驟包括，在重結(jié)晶層中沉積鎳基金屬，執(zhí)行第二退火以形成鎳基金屬硅化物源漏區(qū)，所述鎳基金屬包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co，其中Co含量小于等于10%，Pt含量小于等于8%，鎳基金屬厚度為I至30nm ;所述鎳基金屬硅化物為NiSi、NiPtSi, NiCoSi或NiPtCoSi。其中，所述鎳基金屬硅化物源漏區(qū)與所述溝道區(qū)的界面處還形成具有源漏區(qū)摻雜離子的分凝區(qū)。形成所述源漏區(qū)摻雜離子的分凝區(qū)的步驟包括源漏區(qū)摻雜離子注入，對(duì)于pMOS而言,所述源漏區(qū)摻雜離子為B、Al、In或其組合,對(duì)于nMOS而言,所述源漏區(qū)摻雜離子為P、As或其組合，隨后執(zhí)行第三退火，在所述鎳基金屬硅化物源漏區(qū)與所述溝道的界面處形成源漏區(qū)摻雜離子的分凝區(qū)。依照本發(fā)明的有效提高鎳基金屬硅化物熱穩(wěn)定性的器件及其制造方法，由于采用了預(yù)非晶化再注入摻雜離子隨后退火再重結(jié)晶的エ藝，使得注入的摻雜離子被類似干“固定”或“凍結(jié)”在重結(jié)晶層中，也即在稍后的鎳基金屬硅化物形成過程中這些摻雜離子不會(huì)因?yàn)殡x子注入時(shí)經(jīng)常發(fā)生的隧道效應(yīng)而進(jìn)入溝道區(qū)，從而大幅提高了鎳基金屬硅化物熱穩(wěn)定性，不會(huì)造成器件性能下降。此外，鎳基金屬硅化物源漏區(qū)與所述溝道的界面處形成源漏區(qū)摻雜離子的分凝區(qū)能有效降低肖特基勢壘高度SBH從而進(jìn)ー步提高性能。本發(fā)明所述目的，以及在此未列出的其他目的，在本申請(qǐng)獨(dú)立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實(shí)施例限定在獨(dú)立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。


以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中圖I為現(xiàn)有技術(shù)的金屬硅化物源漏MOSFETs的剖面示意圖；以及圖2至圖10為依照本發(fā)明的可有效提高鎳基金屬硅化物熱穩(wěn)定性的半導(dǎo)體器件及其制造方法的各個(gè)步驟的剖面示意圖。
具體實(shí)施例方式以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了可有效提高鎳基金屬硅化物熱穩(wěn)定性的方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造エ序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造エ序的空間、次序或?qū)蛹?jí)關(guān)系。圖2至圖10為依照本發(fā)明的可有效提高鎳基金屬硅化物源漏熱穩(wěn)定性的方法的各個(gè)步驟的剖面示意圖。首先參照附圖2，形成基礎(chǔ)結(jié)構(gòu)。如圖2所示為基礎(chǔ)結(jié)構(gòu)的剖面示意圖。首先，形成襯底中有源區(qū)的隔離結(jié)構(gòu)，例如在襯底10上沉積氧化物和/或氮化物組成的犧牲層和刻蝕停止層(未示出)，涂敷光刻膠并曝光顯影，去除非有源區(qū)上的光刻膠，執(zhí)行刻蝕在襯底中形成溝槽，然后去除光刻膠，在整個(gè)襯底上包括溝槽中填充作為隔離介質(zhì)的氧化物，然后再次光刻，去除有源區(qū)上的氧化物，從僅在之前形成的溝槽中留有氧化物，最終構(gòu)成淺溝槽隔離(STI) 20。其中襯底10可以是體硅、絕緣體上硅(SOI)或者是含硅的其他化合物半導(dǎo)體襯底，例如SiGe、SiC等等，以及這些物質(zhì)的組合。STI20的填充材料可以是氧化硅。除了 STI之外，還可以采用LOCOSエ藝形成熱氧化物隔離，但是對(duì)于小尺寸器件，還是優(yōu)選使用STI。需要說明的是，雖然附圖中僅顯示了兩STI包圍的ー個(gè)有源區(qū)及其中的MOSFETs，但是本發(fā)明可適用于CMOS器件或單元陣列的多個(gè)MOSFETs。在具有淺溝槽隔離(STI) 20的襯底10上形成柵極堆疊結(jié)構(gòu)30，包括先沉積柵極介質(zhì)層31，柵極介質(zhì)層31可以是低k的氧化硅、氮氧化硅，也可以是高k材料，例如氧化鉿、氧化鉭等。在柵極介質(zhì)層31上沉積柵極層32，柵極層32的材質(zhì)可為多晶硅(poly Si)、非晶娃(α -Si),也可以是金屬或合金及其氮化物,例如Al、Ti、Ta、TiN、TaN等等,甚至當(dāng)柵極層32用作后柵エ藝的虛擬柵極時(shí)是氧化物特別是ニ氧化硅，也可以是這些物質(zhì)組合的疊層或混合物。在柵極層32上沉積蓋層33，其材質(zhì)通常是氮化物，例如氮化硅(SiN)，用于稍后刻蝕或注入的掩模層。采用常用的光刻掩?？涛gエ藝形成由柵極介質(zhì)層31、柵極層32以及蓋層33重疊構(gòu)成的柵極堆疊結(jié)構(gòu)30。由于稍后將直接使用鎳基金屬硅化物用作器件的源漏區(qū)，因此此時(shí)并不執(zhí)行源漏離子注入也不退火激活源漏摻雜離子。隨后，在整個(gè)結(jié)構(gòu)上沉積隔離絕緣層并刻蝕，在柵極堆疊結(jié)構(gòu)30的兩側(cè)留下隔離側(cè)墻40，隔離側(cè)墻40的材質(zhì)可為氮化物或氮氧化物。
其次，參照?qǐng)D3，進(jìn)行預(yù)非晶化離子注入。如圖3所示，對(duì)整個(gè)基礎(chǔ)結(jié)構(gòu)進(jìn)行第一次離子注入以執(zhí)行預(yù)非晶化，也即在進(jìn)行后續(xù)摻雜離子注入之前預(yù)先將要注入的單晶Si的襯底部分改變?yōu)榉蔷B(tài)，因此也稱為預(yù)非晶化離子注入，該第一次離子注入的第一離子或稱預(yù)非晶化離子種類包括鍺Ge、硅Si、硼B(yǎng)、神As、磷P或其組合，優(yōu)選為Ge、Si。注入劑量范圍從I X IO15至I X 1017cm_2。注入能量依據(jù)離子種類和劑量而選擇，只要能滿足使得注入?yún)^(qū)完全非晶化，例如對(duì)于IO16CnT2的B注入而言，所需的注入能量為40keV。由于材質(zhì)例如為氮化物的較致密的蓋層33和隔離側(cè)墻40的存在，第一離子只能注入到襯底10中位于隔離側(cè)墻40外側(cè)的一部分中。這些高劑量的第一離子摻入襯底的單晶硅中，改變了襯底的晶體結(jié)構(gòu)，在襯底10位于隔離側(cè)墻40外側(cè)的部分中形成了非晶層50，如圖4所示。非晶層50在水平方向上與襯底10溝道區(qū)中單晶硅的界面大致平行于隔離側(cè)墻40的垂直面，非晶層50在豎直方向上與襯底中單晶硅的界面大致平行于并優(yōu)選地不超出襯底10的底面，非晶層50上表面與襯底10上表面大致齊平也即露出襯底表面。 然后，參照?qǐng)D5，對(duì)上述形成的非晶層進(jìn)行摻雜離子注入。如圖5所示，對(duì)整個(gè)結(jié)構(gòu)進(jìn)行第二離子注入以摻入能改善鎳基金屬硅化物熱穩(wěn)定性的雜質(zhì)離子，因此也稱為摻雜離子注入，該第二次注入的第二離子或稱摻雜離子種類包括但不限于碳C、氮N、氟F或其組合，注入的劑量范圍從1Χ1015·1Χ1017(πΓ2。由于材質(zhì)例如為氮化物的較致密的蓋層33和隔離側(cè)墻40的存在，與第一次離子注入類似，第二離子只能注入到上述形成的非晶層50中。隨后進(jìn)行第一次退火以重結(jié)晶，優(yōu)選為激光退火(退火時(shí)間一般為I微秒至100秒，所使用的激光、離子束、電子束或非相干寬帶光源的能量密度約為I至lOOJ/cm2)，摻雜的非晶層50在退火過程中發(fā)生重結(jié)晶，原位形成了重結(jié)晶層51，重結(jié)晶層51的范圍、大小、位置與非晶層50大致相同，如圖6所示。與此同時(shí)，第二次離子注入的第二離子與襯底中Si以及第一次離子注入的第一離子相互反應(yīng)，例如彼此共價(jià)鍵合，第二離子被類似于“固定”或“冷凍”在重結(jié)晶層51中，也即在稍后的鎳基金屬硅化物源漏形成過程中，這些第二離子不會(huì)因?yàn)殡x子注入時(shí)經(jīng)常發(fā)生的隧道效應(yīng)而進(jìn)入襯底溝道區(qū)，不會(huì)惡化器件性能。隨后，參照?qǐng)D7，在整個(gè)結(jié)構(gòu)也即襯底10 (包括重結(jié)晶層51)、STI 20、柵極堆疊結(jié)構(gòu)30上沉積鎳基金屬薄層60。鎳基金屬薄層60的材質(zhì)可以是鎳(Ni)、鎳鉬合金(Ni-Pt，其中Pt含量小于等于8%重量)、鎳鈷合金(Ni-Co,其中Co含量小于等于10%重量)或鎳鉬鈷三元合金(Ni-Pt-Co,其中Pt含量小于等于8%重量,Co含量小于等于10%重量)。鎳基金屬薄層60的厚度范圍從I至30nm。接著，通過第二次退火形成鎳基金屬硅化物源漏70。執(zhí)行第二退火可以采用一步退火法，特別是快速熱退火，也即在約450-550°C下進(jìn)行快速熱退火(RTP，退火時(shí)間一般為I微秒至100秒，所使用的激光、離子束、電子束或非相干寬帶光源的能量密度約為I至lOOJ/cm2)，沉積的鎳基金屬薄層60與原重結(jié)晶層51中的硅反應(yīng)而生成相應(yīng)的鎳基金屬硅化物，剝除未反應(yīng)的鎳基金屬薄層60的那部分，在剰余的重結(jié)晶層51上留下鎳基金屬硅化物70以作為MOSFETs的源漏區(qū)。鎳基金屬硅化物70依照鎳基金屬薄層60材質(zhì)不同而相應(yīng)的可以是 NiSi、NiPtSi、NiCoSi 或 NiPtCoSi0第二退火也可以采用兩步退火。首先，執(zhí)行第二低溫退火，退火溫度約為300°C。第二低溫退火之后，與重結(jié)晶層51直接接觸的鎳基金屬薄層60部分會(huì)與重結(jié)晶層51中的單晶硅發(fā)生反應(yīng)形成富鎳相的鎳基金屬硅化物。在此約300°C的低退火溫度下，柵極側(cè)墻40上的金屬薄層不太可能繞過隔離側(cè)墻橫向擴(kuò)散到襯底特別是溝道區(qū)中。接著，剝除未反應(yīng)的金屬薄層60。在約450至500°C的溫度下進(jìn)行第二高溫退火，使得富鎳相的鎳基金屬硅化物轉(zhuǎn)化為具有低電阻率鎳基金屬硅化物70，作為源漏區(qū)，提高器件響應(yīng)速度。同樣，鎳基金屬硅化物70依照鎳基金屬薄層60材質(zhì)不同而相應(yīng)的可以是NiSi、NiPtSi、NiCoSi或NiPtCoSi。鎳基金屬硅化物的橫向生長由于采用兩步溫度不同的退火而在一定程度上得到抑制。如圖8所示，最終得到的鎳基金屬硅化物70范圍在水平方向上與重結(jié)晶層51大致相同，也即與襯底溝道區(qū)中單晶硅的界面大致平行于隔離側(cè)墻40的垂直面；鎳基金屬硅化物70在豎直方向上與重結(jié)晶層51中單晶硅的界面大致平行于并優(yōu)選地不超出重結(jié)晶層51下底面，也即鎳基金屬硅化物70由于鎳基金屬的低硅耗而厚度小于重結(jié)晶層51，換言之，重結(jié)晶層51中的娃并未被完全消耗。隨后，如圖9所示，對(duì)鎳基金屬硅化物源漏區(qū)70進(jìn)行第三離子注入以對(duì)源漏區(qū)進(jìn) 行摻雜，也稱為源漏區(qū)摻雜注入或第三離子注入。對(duì)于P型金屬硅化物源漏MOSFETs而言，摻雜的第三離子為B、Al、In等P型雜質(zhì)；對(duì)于η型金屬硅化物源漏MOSFETs而言，摻雜的第三離子為P、As等η型雜質(zhì);摻雜劑量范圍從IX IO15至IX IO17cnT2。最后，如圖10所示，執(zhí)行第三退火也即驅(qū)動(dòng)或推進(jìn)退火。在約500-850°C下進(jìn)行高溫退火，上述第三離子注入或源漏區(qū)摻雜注入的源漏區(qū)摻雜離子受到第三退火的驅(qū)動(dòng)而分凝在鎳基金屬硅化物源漏區(qū)70與溝道區(qū)界面處形成源漏區(qū)摻雜離子的分凝區(qū)80，能有效降低肖特基勢壘高度SBH從而進(jìn)ー步提高性能。該分凝區(qū)80位于隔離側(cè)墻40下方的襯底中但是不進(jìn)入柵極層32下方的溝道區(qū)，也即在柵極堆疊結(jié)構(gòu)30的兩側(cè)，優(yōu)選地貼近或位于隔離側(cè)墻40的外側(cè)。依照本發(fā)明的如上所述的制造方法形成的新型MOSFET器件結(jié)構(gòu)如圖10所示。襯底10中具有淺溝槽隔離(STI) 20 ;襯底10中STI 20之間的有源區(qū)內(nèi)形成有鎳基金屬硅化物源漏區(qū)70 ;襯底10上形成的柵極堆疊結(jié)構(gòu)30位于源漏區(qū)70之間，柵極堆疊結(jié)構(gòu)30包括柵極介質(zhì)層31、柵極層32和蓋層33，柵極堆疊結(jié)構(gòu)30兩側(cè)具有隔離側(cè)墻40 ;溝道區(qū)位于襯底10中，位于柵極堆疊結(jié)構(gòu)兩側(cè)的鎳基金屬源漏區(qū)70之間；鎳基金屬硅化物源漏區(qū)70與襯底10中溝道區(qū)之間的界面處具有源漏區(qū)摻雜離子的分凝區(qū)80，源漏區(qū)摻雜離子的分凝區(qū)80位于隔離側(cè)墻40下方的襯底10中且未進(jìn)入柵極堆疊結(jié)構(gòu)控制下的溝道區(qū)，也即源漏區(qū)摻雜離子的分凝區(qū)80貼近或位于隔離側(cè)墻40的外側(cè)，該分凝區(qū)能有效降低肖特基勢壘高度SBH從而進(jìn)ー步提高性能。之后，與傳統(tǒng)的MOSFETエ藝類似，可沉積并平坦化層間介質(zhì)層，刻蝕形成接觸通孔，沉積接觸墊層和金屬接觸材料。當(dāng)柵極層32為虛擬柵極時(shí)，也即采用后柵エ藝時(shí)，在形成層間介質(zhì)層之后形成接觸通孔之前，還可以先刻蝕去除虛擬柵扱，隨后依次沉積高k柵極介質(zhì)材料以及金屬柵極材料并平坦化。依照本發(fā)明的有效提高鎳基金屬硅化物熱穩(wěn)定性的方法，由于采用了預(yù)非晶化再注入摻雜離子隨后再退火重結(jié)晶的エ藝，使得注入的摻雜離子被類似干“固定”或“凍結(jié)”在重結(jié)晶層中，也即在稍后的鎳基金屬硅化物源漏形成過程中這些摻雜離子不會(huì)因?yàn)殡x子注入時(shí)經(jīng)常發(fā)生的隧道效應(yīng)而進(jìn)入溝道區(qū)，從而大幅提高了鎳基金屬硅化物源漏熱穩(wěn)定性，不會(huì)惡化器件性能。此外，鎳基金屬硅化物源漏區(qū)與溝道區(qū)之間的界面處具有源漏區(qū)摻雜離子的分凝區(qū)，能有效降低肖特基勢壘高度SBH從而進(jìn)ー步提高性能盡管已參照ー個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范 圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.ー種制造熱穩(wěn)定性鎳基金屬硅化物源漏MOSFETs的方法，包括 在柵極結(jié)構(gòu)和隔離側(cè)墻兩側(cè)的襯底中形成非晶層； 對(duì)所述非晶層進(jìn)行摻雜離子注入； 執(zhí)行第一退火以形成重結(jié)晶層，所述摻雜離子固定在所述重結(jié)晶層內(nèi)；以及 在所述重結(jié)晶層上形成鎳基金屬硅化物源漏區(qū)。
2.如權(quán)利要求I所述的方法，其中形成非晶層的步驟包括，對(duì)所述襯底進(jìn)行預(yù)非晶化離子注入。
3.如權(quán)利要求2所述的方法，其中，所述預(yù)非晶化采用的離子包括Ge、Si、B、P、As或其組合。
4.如權(quán)利要求2所述的方法，其中，所述預(yù)非晶化離子的劑量為IX IO15至I X 1017cm_2。
5.如權(quán)利要求I所述的方法，其中，所述摻雜離子包括C、N、F或其組合。
6.如權(quán)利要求I所述的方法，其中，所述摻雜離子的劑量為IXIO15至IX IO17CnT2。
7.如權(quán)利要求I所述的方法，其中，形成鎳基金屬硅化物源漏區(qū)的步驟包括，在所述重結(jié)晶層上沉積鎳基金屬，執(zhí)行第二退火以形成所述鎳基金屬硅化物源漏區(qū)。
8.如權(quán)利要求7所述的方法，其中，所述鎳基金屬為Ni、Ni-Co、Ni-Pt或Ni-Pt-CoJjf述鎳基金屬硅化物源漏區(qū)中的鎳基金屬硅化物為NiSi、NiPtSi、NiCoSi或NiPtCoSi。
9.如權(quán)利要求7所述的方法，其中，所述鎳基金屬厚度為I至30nm。
10.如權(quán)利要求7所述的方法，其中，所述第二退火為一歩退火或兩步退火。
11.如權(quán)利要求7所述的方法，還包括，在形成所述鎳基金屬硅化物源漏區(qū)之后，進(jìn)行源漏區(qū)摻雜離子注入。
12.如權(quán)利要求11所述的方法，其中，對(duì)于pMOS而言，所述源漏區(qū)摻雜離子為Β、Α1、Ιη或其組合；對(duì)于nMOS而言，所述源漏區(qū)摻雜離子為P、As或其組合。
13.如權(quán)利要求11所述的方法，還包括，在進(jìn)行所述鎳基金屬硅化物源漏區(qū)摻雜離子注入之后，執(zhí)行第三退火，在所述鎳基金屬硅化物源漏區(qū)與所述溝道的界面處形成源漏區(qū)摻雜離子的分凝區(qū)。
14.一種熱穩(wěn)定性鎳基金屬硅化物源漏MOSFETs，包括襯底、位于所述襯底中的溝道區(qū)、位于所述溝道區(qū)兩側(cè)的重結(jié)晶層、鎳基金屬硅化物源漏區(qū)、位于所述溝道區(qū)上的柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的隔離側(cè)墻，其特征在干所述鎳基金屬硅化物源漏區(qū)位于所述重結(jié)晶層上，所述重結(jié)晶層中包含摻雜離子。
15.如權(quán)利要求14所述的MOSFETs，其中在所述鎳基金屬硅化物源漏區(qū)與所述溝道的界面處具有源漏區(qū)摻雜離子的分凝區(qū)。
16.如權(quán)利要求15所述的MOSFETs，其中，對(duì)于pMOS而言，所述鎳基金屬硅化物源漏區(qū)摻雜離子為Β、Α1、Ιη或其組合；對(duì)于nMOS而言,所述鎳基金屬娃化物源漏區(qū)摻雜離子為P、As或其組合。
17.如權(quán)利要求14所述的MOSFETs，其中，所述鎳基金屬硅化物為NiSi、NiPtSi、NiCoSi或 NiPtCoSi。
18.如權(quán)利要求14所述的MOSFETs，其中，所述摻雜離子包括C、N、F或其組合。
19.如權(quán)利要求14所述的MOSFETs，其中，所述摻雜離子的劑量為IX IO15至I X IO17Cm 2O
全文摘要
本發(fā)明公開了一種熱穩(wěn)定性鎳基金屬硅化物源漏MOSFETs及其制造方法，包括襯底、位于所述襯底中的溝道區(qū)、位于所述溝道區(qū)兩側(cè)的重結(jié)晶層、鎳基金屬硅化物源漏區(qū)、位于所述溝道區(qū)上的柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的隔離側(cè)墻，其特征在于所述鎳基金屬硅化物源漏區(qū)位于所述重結(jié)晶層上，所述重結(jié)晶層中包含摻雜離子。由于采用了預(yù)非晶化再注入摻雜離子隨后再退火重結(jié)晶的工藝，使得注入的摻雜離子被類似于“固定”或“凍結(jié)”在重結(jié)晶層中，在稍后的鎳基金屬硅化物形成過程中，這些摻雜離子不會(huì)因?yàn)殡x子注入時(shí)經(jīng)常發(fā)生的隧道效應(yīng)而進(jìn)入溝道區(qū)其他部分，同時(shí)也大幅提高了鎳基金屬硅化物源漏區(qū)的熱穩(wěn)定性，且不會(huì)惡化器件性能。
文檔編號(hào)H01L21/336GK102693917SQ20111007460
公開日2012年9月26日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者李俊峰, 羅軍, 趙超, 鐘匯才 申請(qǐng)人:中國科學(xué)院微電子研究所