專利名稱：半導體芯片的壓合結(jié)構(gòu)的制作方法
技術(shù)領域：
本實用新型涉及一種半導體芯片的壓合結(jié)構(gòu)。
背景技術(shù)：
半導體晶圓級芯片尺寸封裝技術(shù)是對整片晶圓進行封裝測試后，再切割得到單顆 芯片的技術(shù)。針對某些晶圓的特殊封裝特性，其可形成密閉空腔，其目的是容納并保護芯片 上的敏感器件區(qū)。如圖1所示，現(xiàn)有技術(shù)中通常在半導體芯片尺寸封裝工藝的初始階段，就將晶圓 105和基板100進行壓合來形成密閉空腔，以盡可能地減少對于芯片上部敏感器件區(qū)103的 污染。結(jié)合圖2、圖3和圖4所示，這種壓合結(jié)構(gòu)形成工藝的具體流程如下先在基板100上 涂敷光阻層，經(jīng)光刻技術(shù)處理后光罩上的圖形傳遞到基板100上，在基板100上形成若干空 腔壁110 (當然采用光刻技術(shù)來形成空腔壁是常用的一種技術(shù)手段，空腔壁110的圖形如何 設計，直接決定了空腔壁110的大小、形狀及位置)，而晶圓105上劃分有若干單元芯片，每 個單元芯片的表面均設有敏感器件區(qū)103，每個敏感器件區(qū)103均被與之對應的一個空腔 壁110所包圍。然后在空腔壁110的端面滾涂環(huán)氧膠102，再利用自動化設備將涂了膠的基 板I00與整片晶圓105壓合，經(jīng)過一定溫度的烘烤后，基板100與晶圓105就完好的粘合在 一起了。然而現(xiàn)有的上述半導體芯片的壓合結(jié)構(gòu)存在的問題是由于環(huán)氧膠為具有一定粘 度的流動的膠狀液體，在壓合過程中，環(huán)氧膠102極易向兩側(cè)溢流污染到單元芯片上的敏 感器件區(qū)103而導致芯片失效。
發(fā)明內(nèi)容本實用新型目的是針對現(xiàn)有技術(shù)的不足提供一種半導體芯片的壓合結(jié)構(gòu)，該結(jié) 構(gòu)能夠有效防止基板與晶圓壓合過程中涂布于空腔壁上的環(huán)氧膠向空腔壁兩側(cè)溢流，污染 到單元芯片上的敏感器件區(qū)，從而進一步提高半導體芯片的封裝良率及最終產(chǎn)品質(zhì)量。本實用新型的技術(shù)方案是一種半導體芯片的壓合結(jié)構(gòu)，包括基板和晶圓，所述基 板上通過光刻技術(shù)形成有若干空腔壁，所述空腔壁與晶圓上劃分的單元芯片表面設有的敏 感器件區(qū)一一對應，并包圍所述敏感器件區(qū)；所述空腔壁和與該空腔壁對應的敏感器件區(qū) 的邊緣之間設有隔離帶。本實用新型的第一種實施方案中，所述隔離帶可以僅位于基板上，而且該隔離帶 具體是通過光刻技術(shù)形成于基板上并包圍敏感器件區(qū)的至少一圈上圍墻。本實用新型的第二種實施方案中，所述隔離帶可以僅位于晶圓上，而且該隔離帶 具體是通過光刻技術(shù)形成于晶圓上并包圍敏感器件區(qū)的至少一圈下圍墻或者至少一圈溝槽。本實用新型的第三種實施方案中，所述隔離帶也僅位于晶圓上，但該隔離帶具體 由通過光刻技術(shù)形成于晶圓上并包圍敏感器件區(qū)的至少一圈下圍墻和至少一圈溝槽共同 組成。[0009]本實用新型的第四種實施方案中，所述隔離帶同時位于基板和晶圓上，而且該隔 離帶具體由通過光刻技術(shù)形成于基板上并包圍敏感器件區(qū)的至少一圈上圍墻和通過光刻 技術(shù)形成于晶圓上并包圍敏感器件區(qū)的至少一圈下圍墻或者至少一圈溝槽共同組成。本實用新型的第五種實施方案中，所述隔離帶也同時位于基板和晶圓上，但該隔 離帶具體由通過光刻技術(shù)形成于基板上并包圍敏感器件區(qū)的至少一圈上圍墻，及通過光刻 技術(shù)形成于晶圓上并包圍敏感器件區(qū)的至少一圈下圍墻和至少一圈溝槽共同組成。本實用新型的上述實施方案中涉及的上圍墻與空腔壁通過光刻技術(shù)同時形成，并 且最靠近空腔壁的一圈上圍墻與空腔壁之間可以隔開，也可以通過若干有間隔的連接橋相 橋接，所述連接橋也通過光刻技術(shù)形成。本實用新型的上述實施方案中涉及在晶圓上同時形成下圍墻和溝槽時，所述下圍 墻與相鄰的溝槽之間可以隔開一定距離設置，也可以是所述下圍墻緊貼相鄰的溝槽邊緣設置。本實用新型的上述實施方案中涉及在晶圓上同時形成下圍墻和溝槽時，所述下圍 墻和溝槽交替分布。本實用新型的優(yōu)點是本實用新型能夠有效防止基板與晶圓壓合過程中涂布于空腔壁上的環(huán)氧膠向空 腔壁兩側(cè)溢流污染到單元芯片上的敏感器件區(qū)，從而進一步提高半導體芯片的封裝良率及 最終產(chǎn)品質(zhì)量。

[0016]
以下結(jié)合附圖及實施例對本實用新型作進一步描述[0017]圖1為現(xiàn)有半導體芯片尺寸封裝技術(shù)中基板與晶圓壓合狀態(tài)的立體結(jié)構(gòu)示意圖[0018]圖2為現(xiàn)有基板及其上空腔壁的平面結(jié)構(gòu)示意圖；[0019]圖3為現(xiàn)有晶圓及其上敏感器件區(qū)的平面結(jié)構(gòu)示意圖；[0020]圖4為基板與晶圓壓合狀態(tài)的結(jié)構(gòu)剖視圖；[0021]圖5為本實用新型第一種實施例的基板平面結(jié)構(gòu)設計圖；[0022]圖6為本實用新型第二種實施例的基板平面結(jié)構(gòu)設計圖；[0023]圖7為圖5所示基板與常規(guī)晶圓壓合狀態(tài)的結(jié)構(gòu)剖視圖；[0024]圖8為本實用新型第三種實施例的晶圓平面結(jié)構(gòu)設計圖；[0025]圖9為圖8晶圓的側(cè)視圖；[0026]圖10為本實用新型第四種實施例的晶圓側(cè)視圖；[0027]圖11為本實用新型第五種實施例的晶圓平面結(jié)構(gòu)設計圖；[0028]圖12為圖11晶圓的側(cè)視圖；[0029]圖13為本實用新型第六種實施例的晶圓側(cè)視圖。
具體實施方式實施例1 首先參見圖1、圖2、圖3和圖4所示，常規(guī)半導體芯片的壓合結(jié)構(gòu)包括基 板100和晶圓105，所述基板100上通過光刻技術(shù)形成有若干空腔壁110，所述空腔壁110與 晶圓105上劃分的單元芯片表面設有的敏感器件區(qū)103 —一對應，并包圍所述敏感器件區(qū)103。該壓合結(jié)構(gòu)在進行壓合時需要在空腔壁110的端面滾涂環(huán)氧膠102，再利用自動化設 備將涂了膠的基板100與整片晶圓105壓合，經(jīng)過一定溫度的烘烤后，基板100與晶圓105 就完好的粘合在一起了。然而現(xiàn)有的上述半導體芯片的壓合結(jié)構(gòu)在壓合過程中存在的問題 是由于環(huán)氧膠102為具有一定粘度的流動的膠狀液體，在壓合過程中，環(huán)氧膠102極易污 染到單元芯片上的敏感器件區(qū)103而導致芯片失效。為了防止環(huán)氧膠102向空腔壁110兩 側(cè)溢流污染到敏感器件區(qū)103，本實施例在常規(guī)半導體芯片的壓合結(jié)構(gòu)基礎上進行改進，預 先在基板100上通過光刻技術(shù)同時形成空腔壁110和位于空腔壁110內(nèi)并包圍與該空腔壁 110對應的敏感器件區(qū)103邊緣的一圈上圍墻115，如圖5所示，該圈上圍墻115與空腔壁 110之間相互隔開。結(jié)合圖7所示，由于本實施例預先在基板100上設置了位于空腔壁110 和與空腔壁110對應的敏感器件區(qū)103邊緣之間的上圍墻115，故當基板100與晶圓105進 行壓合時，上圍墻115能夠有效防止涂布于空腔壁110上的環(huán)氧膠102向敏感器件區(qū)103 溢流，從而確保敏感器件區(qū)103內(nèi)的敏感器件安全，進一步提高半導體芯片的封裝良率及 最終產(chǎn)品質(zhì)量。實施例2 本實施例的壓合結(jié)構(gòu)與實施例1基本相同，區(qū)別僅在于本實施例中通過 光刻技術(shù)形成的上圍墻115與空腔壁110之間通過若干有間隔的連接橋113相橋接，這些 連接橋113也通過光刻技術(shù)形成，具體如圖6所示。實施例3 同樣參見圖1、圖2、圖3和圖4所示，常規(guī)半導體芯片的壓合結(jié)構(gòu)包括基 板100和晶圓105，所述基板100上通過光刻技術(shù)形成有若干空腔壁110，所述空腔壁110與 晶圓105上劃分的單元芯片表面設有的敏感器件區(qū)103 —一對應，并包圍所述敏感器件區(qū) 103。該壓合結(jié)構(gòu)在進行壓合時需要在空腔壁110的端面滾涂環(huán)氧膠102，再利用自動化設 備將涂了膠的基板100與整片晶圓105壓合，經(jīng)過一定溫度的烘烤后，基板100與晶圓105 就完好的粘合在一起了。然而現(xiàn)有的上述半導體芯片的壓合結(jié)構(gòu)在壓合過程中存在的問題 是由于環(huán)氧膠102為具有一定粘度的流動的膠狀液體，在壓合過程中，環(huán)氧膠102極易污 染到單元芯片上的敏感器件區(qū)103而導致芯片失效。為了防止環(huán)氧膠102向空腔壁110兩 側(cè)溢流污染到敏感器件區(qū)103，本實施例同樣在上述常規(guī)半導體芯片的壓合結(jié)構(gòu)的基礎上 進行改進，其在基板100上形成空腔壁110的同時，通過光刻技術(shù)在晶圓105上形成包圍敏 感器件區(qū)103并位于相應空腔壁110內(nèi)的一圈下圍墻121，具體如圖8、圖9所示。這樣當 基板100與晶圓105進行壓合時，下圍墻121能夠有效防止涂布于空腔壁110上的環(huán)氧膠 102向敏感器件區(qū)103 —側(cè)溢流，從而確保敏感器件區(qū)103內(nèi)的敏感器件安全，進一步提高 半導體芯片的封裝效果及最終產(chǎn)品質(zhì)量。實施例4 本實施例的壓合結(jié)構(gòu)將實施例3中的下圍墻121替換成了溝槽122，具 體如圖10所示，本實施例其余同實施例3。實施例5 同樣參見圖1、圖2、圖3和圖4所示，常規(guī)半導體芯片的壓合結(jié)構(gòu)包括基 板100和晶圓105，所述基板100上通過光刻技術(shù)形成有若干空腔壁110，所述空腔壁110與 晶圓105上劃分的單元芯片表面設有的敏感器件區(qū)103 —一對應，并包圍所述敏感器件區(qū) 103。該壓合結(jié)構(gòu)在進行壓合時需要在空腔壁110的端面滾涂環(huán)氧膠102，再利用自動化設 備將涂了膠的基板100與整片晶圓105壓合，經(jīng)過一定溫度的烘烤后，基板100與晶圓105 就完好的粘合在一起了。然而現(xiàn)有的上述半導體芯片的壓合結(jié)構(gòu)在壓合過程中存在的問題 是由于環(huán)氧膠102為具有一定粘度的流動的膠狀液體，在壓合過程中，環(huán)氧膠102極易污染到單元芯片上的敏感器件區(qū)103而導致芯片失效。為了防止環(huán)氧膠102向空腔壁110兩 側(cè)溢流污染到敏感器件區(qū)103，本實施例同樣在上述常規(guī)半導體芯片的壓合結(jié)構(gòu)的基礎上 進行改進，其在基板100上形成空腔壁110的同時，通過光刻技術(shù)在晶圓105上同時形成包 圍敏感器件區(qū)103并位于相應空腔壁110內(nèi)的一圈下圍墻121和一條溝槽122，如圖11所 示；并且本實施例中所述下圍墻121靠近敏感器件區(qū)103設置，而溝槽122緊貼下圍墻121 的邊緣并遠離敏感器件區(qū)103設置，具體如圖12所示。這樣當基板100與晶圓105進行壓 合時，下圍墻121和溝槽122能夠一同有效防止涂布于空腔壁110上的環(huán)氧膠102向敏感 器件區(qū)103—側(cè)溢流，從而確保敏感器件區(qū)103內(nèi)的敏感器件安全，進一步提高半導體芯片 的封裝效果及最終產(chǎn)品質(zhì)量。實施例6 本實施例的壓合結(jié)構(gòu)與實施例5基本相同，而區(qū)別在于本實施例中的溝 槽122靠近敏感器件區(qū)103設置，而下圍墻121緊貼溝槽122的邊緣并遠離敏感器件區(qū)103 設置，具體如圖13所示。當然以上實施例僅是本實用新型的具體應用范例，對本實用新型的保護范圍不構(gòu) 成任何限制。除上述實施例外，本實用新型還可以有其它實施方式。凡采用等同替換或等 效變換形成的技術(shù)方案，均落在本實用新型所要求保護的范圍之內(nèi)。
權(quán)利要求一種半導體芯片的壓合結(jié)構(gòu)，包括基板(100)和晶圓(105)，所述基板(100)上通過光刻技術(shù)形成有若干空腔壁(110)，所述空腔壁(110)與晶圓(105)上劃分的單元芯片表面設有的敏感器件區(qū)(103)一一對應，并包圍所述敏感器件區(qū)(103)；其特征在于所述空腔壁(110)和與該空腔壁(110)對應的敏感器件區(qū)(103)的邊緣之間設有隔離帶。
2.根據(jù)權(quán)利要求1所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述隔離帶僅位于基板 (100)上，該隔離帶是通過光刻技術(shù)形成于基板(100)上并包圍敏感器件區(qū)(103)的至少一 圈上圍墻(115)。
3.根據(jù)權(quán)利要求1所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述隔離帶僅位于晶圓 (105)上，該隔離帶是通過光刻技術(shù)形成于晶圓(105)上并包圍敏感器件區(qū)(103)的至少一 圈下圍墻(121)或者至少一圈溝槽(122)。
4.根據(jù)權(quán)利要求1所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述隔離帶僅位于晶圓 (105)上，該隔離帶是由通過光刻技術(shù)形成于晶圓(105)上并包圍敏感器件區(qū)(103)的至少 一圈下圍墻(121)和至少一圈溝槽(122)共同組成。
5.根據(jù)權(quán)利要求1所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述隔離帶同時位于基 板(100)和晶圓(105)上，該隔離帶是由通過光刻技術(shù)形成于基板(100)上并包圍敏感器 件區(qū)(103)的至少一圈上圍墻(115)和通過光刻技術(shù)形成于晶圓(105)上并包圍敏感器件 區(qū)(103)的至少一圈下圍墻(121)或者至少一圈溝槽(122)共同組成。
6.根據(jù)權(quán)利要求1所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述隔離帶同時位于基 板(100)和晶圓(105)上，該隔離帶是由通過光刻技術(shù)形成于基板(100)上并包圍敏感器 件區(qū)(103)的至少一圈上圍墻(115)，及通過光刻技術(shù)形成于晶圓(105)上并包圍敏感器件 區(qū)(103)的至少一圈下圍墻(121)和至少一圈溝槽(122)共同組成。
7.根據(jù)權(quán)利要求2或5或6所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述最靠近空 腔壁(Iio)的一圈上圍墻(115)與空腔壁(110)之間隔開或者通過若干有間隔的連接橋 (113)相橋接，所述連接橋(113)也通過光刻技術(shù)形成。
8.根據(jù)權(quán)利要求4或6所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述下圍墻(121) 與相鄰的溝槽(122)之間隔開一定距離設置，或者下圍墻(121)緊貼相鄰的溝槽(122)邊 緣設置。
9.根據(jù)權(quán)利要求4或6所述的半導體芯片的壓合結(jié)構(gòu)，其特征在于所述下圍墻(121) 和溝槽(122)交替分布。
專利摘要本實用新型公開了一種半導體芯片的壓合結(jié)構(gòu)，包括基板和晶圓，所述基板上通過光刻技術(shù)形成有若干空腔壁，所述空腔壁與晶圓上劃分的單元芯片表面設有的敏感器件區(qū)一一對應，并包圍所述敏感器件區(qū)；所述空腔壁和與該空腔壁對應的敏感器件區(qū)的邊緣之間設有隔離帶。本實用新型能夠有效防止基板與晶圓壓合過程中涂布于空腔壁上的環(huán)氧膠向空腔壁兩側(cè)溢流污染到單元芯片上的敏感器件區(qū)，從而進一步提高半導體芯片的封裝良率及最終產(chǎn)品質(zhì)量。
文檔編號H01L23/13GK201689876SQ20102017068
公開日2010年12月29日 申請日期2010年4月22日 優(yōu)先權(quán)日2010年4月22日
發(fā)明者俞國慶, 劉淵非, 卲曉鷹, 楊紅穎, 楊芹, 王文龍, 王蔚 申請人:蘇州晶方半導體科技股份有限公司