專(zhuān)利名稱(chēng)：一種半導(dǎo)體器件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別是一種半導(dǎo)體器件的形成方法。
背景技術(shù)：
隨著半導(dǎo)體器件不斷向高密度、高集成化以及高性能方向發(fā)展，半導(dǎo)體技術(shù)也不斷向深微米方向發(fā)展，對(duì)制造工藝和材料提出了更高的要求。目前在半導(dǎo)體制造工藝中，為了連接各個(gè)部件構(gòu)成集成電路，通常使用具有相對(duì)高導(dǎo)電率的金屬材料例如銅進(jìn)行布線，也就是金屬布線。而用于金屬布線之間連接的通常為導(dǎo)電插塞。用于將半導(dǎo)體器件的有源區(qū)與其它集成電路連接起來(lái)的結(jié)構(gòu)一般為導(dǎo)電插塞?，F(xiàn)有導(dǎo)電插塞通過(guò)通孔工藝或雙鑲嵌工藝形成。在現(xiàn)有形成銅布線或?qū)щ姴迦倪^(guò)程中，通過(guò)刻蝕介電層形成溝槽或通孔，然后于溝槽或通孔中填充導(dǎo)電物質(zhì)。然而，當(dāng)特征尺寸達(dá)到32納米及以下的工藝的時(shí)候，在制作銅布線或?qū)щ姴迦麜r(shí)，為防止RC效應(yīng)，須使用超低介電常數(shù)(Ultra low k)的介電材料作為介電層(所述超低k為介電常數(shù)小于等于2. 5)。現(xiàn)有在形成導(dǎo)電插塞時(shí)采用超低k介電層的過(guò)程如圖1至4所示參考圖1，提供半導(dǎo)體襯底1，所述半導(dǎo)體襯底1上形成有如晶體管、電容器、金屬布線層等結(jié)構(gòu)；在半導(dǎo)體襯底1上形成刻蝕阻擋層2 ；在刻蝕阻擋層2上形成超低k介電層 3 ；在超低k介電層3上形成抗反射層4(BARC)；在抗反射層4上涂覆光刻膠層5 ；經(jīng)過(guò)曝光顯影工藝，在光刻膠層5上定義出通孔的圖案。如圖2所示，以光刻膠層5為掩膜，沿通孔的圖案刻蝕超低k介電層3至露出刻蝕阻擋層2，形成溝槽或通孔。如圖3所示，去除光刻膠層和抗反射層；在超低k介電層3上形成金屬層7，且所述金屬層7填充滿通孔內(nèi)。如圖4所示，采用化學(xué)機(jī)械研磨法平坦化金屬層至露出超低k介電層3，形成導(dǎo)電插塞?，F(xiàn)有技術(shù)在超低k介電層中形成金屬布線或?qū)щ姴迦麜r(shí)，超低k介電層的介電常數(shù)k值發(fā)生漂移，超低k介電層電容發(fā)生變化(如超低k介電層的電容可比低k介電層電容高出40% )，從而導(dǎo)致半導(dǎo)體器件的穩(wěn)定性和可靠性問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法，防止在制作金屬布線層或?qū)щ姴迦麜r(shí)，超低k介電層的介電常數(shù)k值發(fā)生漂移，導(dǎo)致半導(dǎo)體器件的穩(wěn)定性和可靠性問(wèn)題。為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介電層；在所述層間介電層上形成第一光刻膠層；對(duì)第一光刻膠層進(jìn)行圖形化處理，形成開(kāi)口圖形；以第一光刻膠層為掩膜，沿開(kāi)口圖形刻蝕層間介電層至露出半導(dǎo)體襯底，形成開(kāi)口 ；去除第一光刻膠層；在層間介電層上形成超低k介電層，并將超低k介電層填充滿開(kāi)口 ；平坦化所述超低k介電層至露出層間介電層；在層間介電層和超低k介電層上形成第二光刻膠層，經(jīng)過(guò)光刻工藝，在第二光刻膠層上定義出溝槽圖形或通孔圖形，所述溝槽圖形或通孔圖形的位置對(duì)應(yīng)層間介電層；以第二光刻膠層為掩膜，沿溝槽圖形或通孔圖形刻蝕層間介電至露出半導(dǎo)體襯底，形成溝槽或通孔，所述溝槽或通孔與超低k介電層之間由層間介電層間隔。優(yōu)選的，所述超低k介電層的介電常數(shù)為小于等于2. 5。優(yōu)選的，所述超低k介電層的材料為SiOCH。優(yōu)選的，所述層間介電層的介電常數(shù)為2. 7 3. 0。優(yōu)選的，所述層間介電層的材料為黑鉆石。優(yōu)選的，所述溝槽或通孔與超低k介電層之間由層間介電層間隔寬度為2 10納米。優(yōu)選的，在形成溝槽或通孔后，還包括向溝槽或通孔內(nèi)填充滿導(dǎo)電物質(zhì)。優(yōu)選的，所述導(dǎo)電物質(zhì)為銅或鋁或鎢。優(yōu)選的，平坦化所述超低k介電層的方法為化學(xué)機(jī)械研磨法。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明先形成層間介電層，然后將無(wú)需形成溝槽或通孔的部分去除，并填充入超低k介電層，接著再刻蝕層間介電層，形成溝槽或通孔，所述溝槽或通孔的側(cè)壁與超低k介電層之間有層間介電層間隔，非接觸?？涛g溝槽或通孔是在層間介電層中形成，對(duì)超低k介電層不會(huì)產(chǎn)生任何損傷，避免了刻蝕離子對(duì)超低k介電層的介電常數(shù)的影響，有效防止了超低k介電層的k值漂移及電容的大幅變化，保證半導(dǎo)體器件的穩(wěn)定性和可靠性。


圖1至圖4為現(xiàn)有技術(shù)形成包含超低k介電層的半導(dǎo)體器件的示意圖
圖5為本發(fā)明形成包含超低k介電層的半導(dǎo)體器件的具體實(shí)施方式
流程圖；圖6至圖10為本發(fā)明形成包含超低k介電層的半導(dǎo)體器件的第一實(shí)施例示意圖；圖11至圖16為在本發(fā)明形成包含超低k介電層的半導(dǎo)體器件的第二實(shí)施例示意圖。
具體實(shí)施例方式在32納米及以下的工藝，制作金屬布線層或?qū)щ姴鍟r(shí)，采用超低k介電材料作為介電層過(guò)程中，發(fā)明人發(fā)現(xiàn)由于超低k介電層是多孔材料，因此在刻蝕形成通孔或溝槽的過(guò)程中，刻蝕離子會(huì)進(jìn)入超低k介電層中。由于刻蝕離子的進(jìn)入，導(dǎo)致超低k介電層的介電常數(shù)k值發(fā)生偏高，超低k介電層電容發(fā)生變化(如超低k介電層的電容可比低k介電層電容高出40% )，從而導(dǎo)致超低k介電層的絕緣效果變差，后續(xù)形成的半導(dǎo)體器件的穩(wěn)定性和可靠性問(wèn)題。發(fā)明人針對(duì)上述技術(shù)問(wèn)題，經(jīng)過(guò)對(duì)原因的分析，不斷研究發(fā)現(xiàn)先形成層間介電層， 然后將無(wú)需形成溝槽或通孔的部分去除，并填充入超低k介電層，接著再刻蝕層間介電層， 形成溝槽或通孔，所述溝槽或通孔的側(cè)壁與超低k介電層之間有層間介電層間隔，非接觸。
4刻蝕溝槽或通孔是在層間介電層中形成，對(duì)超低k介電層不會(huì)產(chǎn)生任何損傷，避免了刻蝕離子對(duì)超低k介電層的介電常數(shù)的影響，有效防止了超低k介電層的k值漂移及電容的大幅變化，保證半導(dǎo)體器件的穩(wěn)定性和可靠性。圖5為本發(fā)明形成包含超低k介電層的半導(dǎo)體器件的具體實(shí)施方式
流程圖。步驟 S501 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介電層。執(zhí)行步驟S502 在所述層間介電層上形成第一光刻膠層，并對(duì)第一光刻膠層進(jìn)行圖形化處理，形成開(kāi)口圖形。執(zhí)行步驟 S503 以第一光刻膠層為掩膜，沿開(kāi)口圖形刻蝕層間介電層至露出半導(dǎo)體襯底，形成開(kāi)口。 執(zhí)行步驟S504去除第一光刻膠層。執(zhí)行步驟S505 在所述層間介電層上形成超低k介電層，并將超低k介電層填充滿開(kāi)口。執(zhí)行步驟S506 平坦化所述超低k介電層至露出層間介電層。執(zhí)行步驟S507 在層間介電層和超低k介電層上形成第二光刻膠層，經(jīng)過(guò)光刻工藝， 在第二光刻膠層上定義出溝槽圖形或通孔圖形，所述溝槽圖形或通孔圖形的位置對(duì)應(yīng)層間介電層。執(zhí)行步驟S508 以第二光刻膠層為掩膜，沿溝槽圖形或通孔圖形刻蝕層間介電至露出半導(dǎo)體襯底，形成溝槽或通孔，所述溝槽或通孔與超低k介電層之間由層間介電層間隔。在所述溝槽或通孔中沉積金屬層，平坦化金屬層，形成導(dǎo)電插塞。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。第一實(shí)施例圖6至圖11為本發(fā)明形成包含超低k介電層的半導(dǎo)體器件的第一實(shí)施例示意圖 (以形成金屬布線層為例)。如圖6所示，提供半導(dǎo)體襯底1，所述半導(dǎo)體襯底1上形成有如晶體管、電容器、金屬布線層等結(jié)構(gòu)；在半導(dǎo)體襯底1上形成刻蝕阻擋層2，所述刻蝕阻擋層 2作為刻蝕停止層，以防止刻蝕過(guò)程中刻蝕氣體或液體損傷到下面的膜層；在刻蝕阻擋層2 上沉積層間介電層8 ；在所述層間介電層8表面形成第一抗反射層4，用以后續(xù)曝光工藝中保護(hù)下面的膜層；在第一抗反射層4上旋涂第一光刻膠層5，對(duì)第一光刻膠層5進(jìn)行曝光及顯影處理，形成開(kāi)口圖形。本實(shí)施例中，所述層間介電層8 一般選用低k (k值為2. 7 3. 0)介電層，如利用化學(xué)氣相沉積方法形成的摻氟的氧化硅(FSG)，摻碳的氧化硅(CDO)，未摻雜的氧化硅(USG) 層，或者采用旋涂的方式(SOD)利用液態(tài)的膠狀氧化硅材料形成的氧化硅層。本實(shí)施例中選用的是化學(xué)氣相沉積方法制成的黑鉆石(BD =Black Diamond)材料。本實(shí)施例中，為了與低k值的層間介電層8更好的匹配，刻蝕阻擋層2 —般選用含氧、氮的碳硅化合物材料；優(yōu)選含氮的碳硅化合物。如圖7所示，以第一光刻膠層5為掩膜，沿開(kāi)口圖形用干法刻蝕第一抗反射層4及層間介電層8至露出刻蝕阻擋層2，形成開(kāi)口，所述開(kāi)口以外保留的層間介電層8用以后續(xù)形成金屬布線用的溝槽；用灰化法去除第一光刻膠層5，然后用濕法蝕刻去除殘留的第一光刻膠層5和第一抗反射層4。如圖8所示，用化學(xué)氣相沉積法在所述層間介電層8上沉積超低k介電層3，并填充滿開(kāi)口 ；用化學(xué)機(jī)械拋光(CMP)方法平坦化超低k介電層3至露出層間介電層8。本實(shí)施例中，超低k介電層3的材料為SiOCH，所述SiOCH的原子間間隔較為稀疏。如圖9所示，在所述層間介電層8和超低k介電層3上形成第二抗反射層9 ；在第二抗反射層9上旋涂第二光刻膠層10，對(duì)所述第二光刻膠層10進(jìn)行圖形化，定義出溝槽圖形；然后以第二光刻膠層10為掩膜，沿溝槽圖形用干法刻蝕法刻蝕層間介電層8至露出刻蝕阻擋層2，形成溝槽。本實(shí)施例中，所形成的溝槽與超低k介電層3之間由層間介電層8間隔，其寬度為 2 10納米，優(yōu)選10納米。本實(shí)施例中，先形成層間介電層8，然后將無(wú)需形成金屬布線溝槽的部分去除，并填充入超低k介電層3，接著再刻蝕層間介電層8，形成溝槽，所述溝槽側(cè)壁與超低k介電層之間有層間介電層8間隔，非接觸?？涛g溝槽是在層間介電層8中形成，對(duì)超低k介電層3 不會(huì)產(chǎn)生任何損傷，避免了刻蝕離子對(duì)超低k介電層3的介電常數(shù)的影響，有效防止了超低 k介電層3的k值漂移及電容的大幅變化，保證半導(dǎo)體器件的穩(wěn)定性和可靠性。如圖10所示，用灰化法去除第二光刻膠層10，然后用濕法蝕刻去除殘留第二光刻膠層10和第二抗反射層9。繼續(xù)參考圖10，在所述超低k介電層上用濺射法形成金屬層，所述金屬層填充滿溝槽；然后用化學(xué)機(jī)械拋光金屬層至超低k介電層3，形成金屬布線層7。本實(shí)施例中，所述金屬布線層7的材料如為銅時(shí)，在形成金屬布線層7之前，在溝槽底部還應(yīng)用物理氣相沉積法形成一層銅籽晶層，使金屬布線層7圍繞其生長(zhǎng)。第二實(shí)施例圖11至圖16為在本發(fā)明形成包含超低k介電層的半導(dǎo)體器件第二實(shí)施例示意圖 (以形成雙鑲嵌結(jié)構(gòu)的導(dǎo)電插塞為例)。如圖11所示，提供半導(dǎo)體襯底1，所述半導(dǎo)體襯底 1上形成有如晶體管、電容器、金屬布線層等結(jié)構(gòu)；用化學(xué)氣相沉積法在半導(dǎo)體襯底1上形成刻蝕阻擋層2 ；在阻擋層2上沉積一層間介電層8 ；在所述層間介電層8表面依次形成第一抗反射層4第一光刻膠層5，對(duì)第一光刻膠層5進(jìn)行曝光及顯影處理，形成開(kāi)口圖形。本實(shí)施例中，所述層間介電層8的介電常數(shù)(k)為2. 7 3. 0，優(yōu)選材料為黑鉆石 (BD, Black Diamond)0如圖12所示，以第一光刻膠層5為掩膜，沿開(kāi)口圖形用干法刻蝕法刻蝕第一抗反射層4及層間介電層8至露出刻蝕阻擋層2，形成開(kāi)口，所述開(kāi)口以外保留的層間介電層8 用以后續(xù)形成雙鑲嵌結(jié)構(gòu)；去除第一光刻膠層5和第一抗反射層4。如圖13所示，用化學(xué)氣相沉積法在所述層間介電層8上沉積超低k介電層3，并填充滿層間介電層8上的開(kāi)口 ；用化學(xué)機(jī)械拋光(CMP)方法平坦化超低k介電層3至露出層間介電層8。本實(shí)施例中，超低k介電層3的材料為SiOCH，所述SiOCH的原子間間隔較為稀疏。如圖14所示，在所述層間介電層8和超低k介電層3上形成第二抗反射層9 ；在第二抗反射層9上旋涂第二光刻膠層10，對(duì)第二光刻膠層10進(jìn)行圖形化，定義出通孔圖形； 然后以第二光刻膠層10為掩膜，沿通孔圖形用干法刻蝕法刻蝕層間介電層8至刻蝕阻擋層 2，形成通孔。本實(shí)施例中，所形成的通孔與超低k介電層3之間由層間介電層8間隔，其寬度為 2 10納米，優(yōu)選10納米。本實(shí)施例中，先形成層間介電層8，然后將無(wú)需形成雙鑲嵌結(jié)構(gòu)的部分去除，并填充入超低k介電層3，接著再刻蝕層間介電層8，形成雙鑲嵌結(jié)構(gòu)中的通孔及溝槽，所述溝槽及通孔的側(cè)壁與超低k介電層3之間有層間介電層8間隔，非接觸。刻蝕溝槽或通孔是在層間介電層8中形成，對(duì)超低k介電層3不會(huì)產(chǎn)生任何損傷，避免了刻蝕離子對(duì)超低k介電層3的介電常數(shù)的影響，有效防止了超低k介電層3的k值漂移及電容的大幅變化，保證半導(dǎo)體器件的穩(wěn)定性和可靠性。如圖15所示，去除第二光刻膠層10和第二抗反射層9 ；在層間介電層8、超低k介電層3及通孔內(nèi)形成第三光刻膠層(未示出)，經(jīng)過(guò)光刻技術(shù)在第三光刻膠層上定義出溝槽圖形；以所述第三光刻膠層為掩膜，沿溝槽圖形刻蝕層間介電層8和超低k介電層3，形成溝槽，所述通孔與溝槽構(gòu)成雙鑲嵌結(jié)構(gòu)。如圖16所示，用化學(xué)氣相沉積法在所述超低k介電層上形成金屬層7，所述金屬層填充滿雙鑲嵌結(jié)構(gòu)；然后用化學(xué)機(jī)械拋光金屬層至露出超低k介電層形成導(dǎo)電插塞。本實(shí)施例中，所述金屬層的材料為鋁或銅或鎢。在填充金屬層之間，在通孔與溝槽的側(cè)壁及底部形成擴(kuò)散阻擋層，防止雙鑲嵌結(jié)構(gòu)中的金屬擴(kuò)散至層間介電層8及超低k介電層3中。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介電層；在所述層間介電層上形成第一光刻膠層；對(duì)第一光刻膠層進(jìn)行圖形化處理，形成開(kāi)口圖形；以第一光刻膠層為掩膜，沿開(kāi)口圖形刻蝕層間介電層至露出半導(dǎo)體襯底，形成開(kāi)口 ；去除第一光刻膠層；在層間介電層上形成超低k介電層，并將超低k介電層填充滿開(kāi)口 ；平坦化所述超低k介電層至露出層間介電層；在層間介電層和超低k介電層上形成第二光刻膠層，經(jīng)過(guò)光刻工藝，在第二光刻膠層上定義出溝槽圖形或通孔圖形，所述溝槽圖形或通孔圖形的位置對(duì)應(yīng)層間介電層；以第二光刻膠層為掩膜，沿溝槽圖形或通孔圖形刻蝕層間介電層至露出半導(dǎo)體襯底， 形成溝槽或通孔，所述溝槽或通孔與超低k介電層之間由層間介電層間隔。
2.根據(jù)權(quán)利要求1所述的形成方法，其特征在于所述超低k介電層的介電常數(shù)為小于等于2.5ο
3.根據(jù)權(quán)利要求2所述的形成方法，其特征在于所述超低k介電層的材料為SiOCH。
4.根據(jù)權(quán)利要求1所述的形成方法，其特征在于所述層間介電層的介電常數(shù)為 2. 7 3. O。
5.根據(jù)權(quán)利要求4所述的形成方法，其特征在于所述層間介電層的材料為黑鉆石。
6.根據(jù)權(quán)利要求1所述的形成方法，其特征在于所述溝槽或通孔與超低k介電層之間由層間介電層間隔寬度為2 10納米。
7.根據(jù)權(quán)利要求1所述的形成方法，其特征在于在形成溝槽或通孔后，還包括向溝槽或通孔內(nèi)填充滿導(dǎo)電物質(zhì)。
8.根據(jù)權(quán)利要求7所述的形成方法，其特征在于所述導(dǎo)電物質(zhì)為銅或鋁或鎢。
9.根據(jù)權(quán)利要求1所述的形成方法，其特征在于平坦化所述超低k介電層的方法為化學(xué)機(jī)械研磨法。
全文摘要
一種半導(dǎo)體器件的形成方法，包括步驟提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成層間介電層；在所述層間介電層上形成第一光刻膠層并圖形化，形成開(kāi)口圖形；以第一光刻膠層為掩膜，沿開(kāi)口圖形刻蝕至半導(dǎo)體襯底，形成開(kāi)口；去除第一光刻膠層；在所述層間介電層上形成超低k介電層，并填充滿開(kāi)口；平坦化超低k介電層至露出層間介電層；在所述超低k介電層上形成第二光刻膠層，并形成溝槽或通孔圖形；以第二光刻膠層為掩膜刻蝕超低k介電層，形成溝槽或通孔。本發(fā)明的半導(dǎo)體器件形成方法，可以減少在刻蝕、去光阻過(guò)程中對(duì)超低k介電層的損傷，從而減小超低k介電層k值發(fā)生漂移及電容發(fā)生大幅變化，提高半導(dǎo)體器件的穩(wěn)定性和可靠性。
文檔編號(hào)H01L21/31GK102479748SQ20101056605
公開(kāi)日2012年5月30日 申請(qǐng)日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者周鳴 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司