專(zhuān)利名稱(chēng)：集成電路及淺溝槽隔離物結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，且特別涉及一種于集成電路的基板上形成多重凹陷的淺溝 槽隔離結(jié)構(gòu)的系統(tǒng)與方法。
背景技術(shù)：
一般而言，淺溝槽隔離物有助于阻止鄰近的半導(dǎo)體裝置間的漏電流。于淺溝槽隔 離物中，可于一基板的表面內(nèi)蝕刻形成一或多個(gè)溝槽，即淺溝槽，并接著于其內(nèi)填入如二氧 化硅的一介電材料。這些溝槽可用于隔離可接著形成于溝槽內(nèi)的半導(dǎo)體裝置。此介電材料 有助于降低位于相同溝槽內(nèi)或橫跨不同溝槽的相鄰半導(dǎo)體裝置間的漏電流。由于于溝槽邊角處的電場(chǎng)加強(qiáng)效應(yīng)(electric field enhancement)，該處于一低 電壓下較容易形成一導(dǎo)電通道。上述效應(yīng)顯著地降低了集成電路內(nèi)的半導(dǎo)體裝置的臨界電 壓(threshold voltage)。如此，淺溝槽隔離物便成為用于改善于互補(bǔ)型金屬氧化物半導(dǎo)體 集成電路(CMOS integrated circuits)中的集成電路表現(xiàn)的常用技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的多個(gè)實(shí)施例提供了位于集成電路的基板上的多重凹陷淺溝槽隔離結(jié)構(gòu) 的系統(tǒng)與形成方法。依據(jù)一實(shí)施例，本發(fā)明提供了一種集成電路，包括一基板；至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)形成于該基板內(nèi)；氧化物填充物，設(shè)置于所 述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)內(nèi)；以及多個(gè)半導(dǎo)體裝置，設(shè)置于所述至少兩個(gè)淺溝槽隔離 物結(jié)構(gòu)之間的該基板上。其中一第一淺溝槽隔離結(jié)構(gòu)具有一第一深度以及一第二淺溝槽隔 離結(jié)構(gòu)具有一第二深度，而該氧化物填充物填滿(mǎn)所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)，以及該 第一深度與該第二深度視該半導(dǎo)體裝置的數(shù)個(gè)半導(dǎo)體裝置特性而決定。依據(jù)另一實(shí)施例，本發(fā)明提供了一種淺溝槽隔離物結(jié)構(gòu)的形成方法，包括形成一第一光致抗蝕劑層于一基板之上；圖案化該第一光致抗蝕劑層以形成一第 一圖案；以及于該基板內(nèi)蝕刻形成該第一淺溝槽隔離物結(jié)構(gòu)。該第一圖案用以形成具有一 第一深度的一第一淺溝槽隔離物結(jié)構(gòu)。上述方法還包括形成一第二光致抗蝕劑層于該基板 之上；圖案化該第二光致抗蝕劑層以形成一第二圖案；于該基板內(nèi)蝕刻形成該第二淺溝槽 隔離物結(jié)構(gòu)；以及平坦化該基板。該第二圖案用以形成具有一第二深度的一第二淺溝槽隔 離物結(jié)構(gòu)。依據(jù)又一實(shí)施例，本發(fā)明提供了一種淺溝槽隔離物結(jié)構(gòu)的形成方法，包括形成一第一光致抗蝕劑層于一基板之上；圖案化該第一光致抗蝕劑層以形成一第 一圖案，其中該第一圖案用以于該基板上形成多個(gè)第一淺溝槽隔離物結(jié)構(gòu)；以及于該基板 內(nèi)蝕刻形成具有該第一深度的所述多個(gè)第一淺溝槽隔離物結(jié)構(gòu)。上述方法更包括形成一第 二光致抗蝕劑層于該基板之上；圖案化該第二光致抗蝕劑層以形成一第二圖案，其中該第 二圖案用以加深所述多個(gè)第一淺溝槽隔離物結(jié)構(gòu)內(nèi)的一第一子組淺溝槽隔離物結(jié)構(gòu)至一第二深度；蝕刻該基板內(nèi)的該第一子組淺溝槽隔離物結(jié)構(gòu)至該第二深度；以及平坦化該基 板。其中一實(shí)施例的優(yōu)點(diǎn)為對(duì)于不同半導(dǎo)體裝置可使用不同的淺溝槽隔離物結(jié)構(gòu)深 度。使用不同的淺溝槽隔離物深度可最佳化位于集成電路內(nèi)的不同半導(dǎo)體裝置的結(jié)隔離情 形。另一實(shí)施例的優(yōu)點(diǎn)在于不同的淺溝槽隔離結(jié)構(gòu)深度可窄化溝填裕度以及化學(xué)機(jī) 械研磨工藝裕度。又一實(shí)施例的優(yōu)點(diǎn)在于淺溝槽隔離結(jié)構(gòu)的應(yīng)力可經(jīng)過(guò)松弛。


圖1顯示了一集成電路的俯視情形；圖2為一集成電路的一基板的側(cè)視剖面情形；圖3a為一集成電路的一基板的側(cè)視剖面情形，其中該基板包括了形成于其頂面 之上且具有兩種不同深度的數(shù)個(gè)淺溝槽；圖北為一集成電路的一基板的側(cè)視剖面情形。其中該基板包括形成于其頂面之 上且具有三種不同深度的數(shù)個(gè)淺溝槽；圖4為一流程圖，顯示了于一集成電路的一基板上形成不同深度的淺溝槽的操作 情形；圖fe-圖5d顯示了具有由如圖4所示操作情形所形成的數(shù)個(gè)淺溝槽的一集成電 路的一基板的側(cè)視剖面情形；圖6為一流程圖，顯示了于一集成電路的一基板上形成不同深度的淺溝槽的操作 情形；以及圖7a_圖7d顯示了具有由如圖6所示操作情形所形成的數(shù)個(gè)淺溝槽的一集成電 路的一基板的側(cè)視剖面情形。主要附圖標(biāo)記說(shuō)明100 -、集成電路；102 -、半導(dǎo)體基板；105 -、邏輯核心；110 -、埋入型內(nèi)存；115 -、模擬電路；120 -、輸出/輸入電騰125 -、其它電路；205、206 淺溝槽；208 -、基板表面；210 -叫旬隔；215 -、淺溝槽的底部；220 -、基板的頂面；300 -、集成電路；302 -、基板；
305,306 淺溝槽；310 間距；315 淺溝槽的底部；320 基板的頂面；325 間距；330 淺溝槽的底部；350 集成電路；352 基板；355,356,357 淺溝槽；360 淺溝槽；365 淺溝槽的底部；370 基板的頂面；380 淺溝槽的底部；385 淺溝槽的底部；390 淺溝槽的底部；400、600 操作；405、410、415、420、425、605、610、615、620、625 步驟；500 集成電路；502 基板；505 硬掩模；510 光致抗蝕劑層；515、516 開(kāi)口；520、521 淺溝槽；525 光致抗蝕劑層；530、531 開(kāi)口；540、541 淺溝槽；700 集成電路；702 基板；705 硬掩模；710 硬掩模；715、716 開(kāi)口；720、721 淺溝槽；725 光致抗蝕劑層；730、731 淺溝槽；DJpDyD3 深度。
具體實(shí)施例方式為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配 合附圖，作詳細(xì)說(shuō)明如下。
于下文中的多個(gè)實(shí)施例是以整合有數(shù)個(gè)不同的電路類(lèi)型于一基板上的互補(bǔ)型金 屬氧化物半導(dǎo)體(CM0Q集成電路為例。然而，這些實(shí)施例也可應(yīng)用于整合有單一電路類(lèi)型 于一基板上的互補(bǔ)型金屬氧化物半導(dǎo)體集成電路。此外，這些實(shí)施例也可應(yīng)用于互補(bǔ)型金 屬氧化物半導(dǎo)體裝置以外的集成電路類(lèi)型，例如N型金屬氧化物半導(dǎo)體、P型金屬氧化物半 導(dǎo)體等的集成電路。圖1顯示了一集成電路100的俯視情形。集成電路100包括了一半導(dǎo)體基板102。 半導(dǎo)體基板102可由包括硅的多種材料所形成。集成電路可形成于基板102的頂面上。于 一般的集成電路100中，可于基板102之上形成多種集成電路類(lèi)型。一般來(lái)說(shuō)，不同類(lèi)型 的集成電路可成群地且緊密地相互靠近以簡(jiǎn)化如信號(hào)繞線(xiàn)(signal routing)、裝置設(shè)置 (device placement)、制作等的設(shè)計(jì)情形。舉例來(lái)說(shuō)，集成電路100可包括一邏輯核心(logic core) 105、埋入型內(nèi)存 (embedded memory) 110、模擬電路系統(tǒng)(analog circuitry) 115、輸出 / 輸入電路系統(tǒng)(I/ 0 circuitry) 120、其它電路125等。邏輯核心105可具有邏輯功能與控制，埋入型內(nèi)存 110可包括靜態(tài)隨機(jī)存取內(nèi)存(SRAM)、只讀存儲(chǔ)器(ROM)等并可用于存儲(chǔ)數(shù)據(jù)與應(yīng)用， 模擬電路系統(tǒng)115可包括放大器(amplifiers)、過(guò)濾器(filters)、信號(hào)處理器(signal processors)等，且可用于提供模擬信號(hào)處理與轉(zhuǎn)換。輸出/輸入電路系統(tǒng)120可用于控制 進(jìn)出集成電路100的輸出/輸入信號(hào)，而其它電路系統(tǒng)125則可為集成電路100內(nèi)的前述 電路類(lèi)型以外的一混合電路系統(tǒng)。圖2示出了于集成電路100內(nèi)的基板102的側(cè)視剖面情形?；?02的側(cè)視剖面 情形中顯示了數(shù)個(gè)淺溝槽(shallow trenches)，如形成于基板102內(nèi)的淺溝槽205與淺溝 槽206。雖然未顯示，這些淺溝槽可為如二氧化硅的一介電材料所填滿(mǎn)，而可接著于淺溝槽 內(nèi)的介電材料的頂面上形成數(shù)個(gè)半導(dǎo)體裝置。一般來(lái)說(shuō)，可于一對(duì)淺溝槽之間的基板102之上形成一電路，而一電路的一部分 則可形成介于一對(duì)淺溝槽間的基板102上且此電路的一部分可形成于一淺溝槽之上，而一 電路的一部分可形成于介于一第一對(duì)淺溝槽間的基板102上且此電路的一部分可形成于 具有或不具有此電路的一部分形成于一淺溝槽上的一第二對(duì)淺溝槽間的基板102上。雖然 可于介于成對(duì)淺溝槽間的基板之上形成絕大多數(shù)的半導(dǎo)體裝置，部分的半導(dǎo)體裝置(或結(jié) 構(gòu))仍可形成于淺溝槽的填充物之上。舉例來(lái)說(shuō)，半導(dǎo)體裝置可形成于淺溝槽的填充物之 上以連結(jié)形成介于成對(duì)淺溝槽間的基板102上的半導(dǎo)體裝置?；?02的側(cè)視剖面圖并未依照比例示出，淺溝槽的尺寸可適度更改而于基板 102內(nèi)可形成有半導(dǎo)體裝置的部分的尺寸則在此不強(qiáng)調(diào)。舉例來(lái)說(shuō)，于圖2中僅簡(jiǎn)略地顯示 了基板表面208 (介于淺溝槽205與淺溝槽206之間)。如此的尺寸簡(jiǎn)化情形可沿用于下文 中所述的基板的側(cè)視剖面情形中?！銇?lái)說(shuō)，可于一工藝步驟中早期地形成位于基板102內(nèi)數(shù)個(gè)淺溝槽，其中用于 形成這些淺溝槽的一圖案可形成于基板102的頂面上，且可經(jīng)過(guò)蝕刻基板而形成這些淺溝 槽。于這些淺溝槽形成之后，可使用一介電材料填入于這些淺溝槽。接著，可施行一研磨操 作，例如采用化學(xué)機(jī)械研磨(CMP)平坦化，以平坦化基板的頂面。接著可繼續(xù)集成電路100 的工藝并完成之。一淺溝槽的深度D(顯示為圖2內(nèi)的間隔210)可定義為自淺溝槽的底部(顯示為虛線(xiàn)215)至基板102的頂面(顯示為虛線(xiàn)220)的一距離。如圖2所示，這些淺溝槽具有 大體一致的深度D。依照不同淺溝槽的尺寸的這些淺溝槽的深度D可大體相同。舉例來(lái)說(shuō)， 淺溝槽205可寬于淺溝槽206，但是淺溝槽205與淺溝槽206可具有大體相同的深度D。于不同的多個(gè)淺溝槽中使用單一深度會(huì)使得于一集成電路中的不同半導(dǎo)體裝置 的結(jié)隔離設(shè)計(jì)變的困難。同樣地，于不同的多個(gè)淺溝槽中使用單一深度將窄化回填裕度 (gap fill window)與化學(xué)機(jī)械研磨工藝裕度(CMP processwindow)。圖3a顯示了一集成電路300的基板302的側(cè)視剖面圖?；?02包括形成于其 頂面內(nèi)的數(shù)個(gè)淺溝槽，如溝槽305與溝槽306。淺溝槽305的深度D1 (顯示為間距310)可 定義為自淺溝槽305的底部(顯示為虛線(xiàn)315)至基板302的頂面(顯示為虛線(xiàn)320)的一 距離，而淺溝槽306的深度D2 (顯示為間距325)可定義為自淺溝槽306的底部(顯示為虛 線(xiàn)330)至基板302的頂面(顯示為虛線(xiàn)320)的一距離。如圖3a所示，形成于集成電路300內(nèi)的這些淺溝槽的深度可不相同。一淺溝槽的 深度(或一對(duì)淺溝槽的深度)可基于形成于介于一對(duì)淺溝槽間的基板上的所需半導(dǎo)體裝置 而設(shè)定成為一深度。舉例來(lái)說(shuō)，于一對(duì)淺溝槽內(nèi)的一淺溝槽的深度可基于形成于一對(duì)淺溝 槽間的基板上的半導(dǎo)體裝置的裝置尺寸(device dimension)而決定，而上述裝置尺寸可能 影響了裝置密度，具有最小裝置尺寸的半導(dǎo)體裝置可形成于最深的淺溝槽之上。此外，淺 溝槽的深度基于形成于一對(duì)淺溝槽間的基板上的半導(dǎo)體裝置的電流需求，而使用了信號(hào)放 大器的半導(dǎo)體裝置可形成于一對(duì)淺溝槽之間的基板之上，此時(shí)上述淺溝槽可深于用于設(shè)置 于邏輯門(mén)應(yīng)用中半導(dǎo)體裝置的淺溝槽?？赡軟_擊淺溝槽深度的其它半導(dǎo)體裝置特性包括 了半導(dǎo)體裝置的應(yīng)用、半導(dǎo)體裝置深度/高度比(即裝置形態(tài)device geometry)、結(jié)電壓 (junction voltage)、丨臨界電壓(thresholdvoltage)等。于位于集成電路內(nèi)的單一類(lèi)型電路系統(tǒng)內(nèi)，如于邏輯核心、埋入型內(nèi)存、模擬電路 系統(tǒng)等，可使用具有不同深度的數(shù)個(gè)淺溝槽。舉例來(lái)說(shuō)，于一集成電路的一模擬電路系統(tǒng)部 分中，可于位于相對(duì)為深的一對(duì)淺溝槽間的基板上形成放大器，而過(guò)濾器則可形成于相對(duì) 淺的一對(duì)淺溝槽間的基板上。此外，可于具有不同深度的一對(duì)淺溝槽間的基板上形成不同 類(lèi)型的電路系統(tǒng)。舉例來(lái)說(shuō)，可于介于具有一第一深度的一對(duì)淺溝槽間的基板上形成一邏 輯核心，而于介于具有一第二深度的一對(duì)淺溝槽間的基板之上則可形成有模擬電路系統(tǒng)。再者，形成介于一對(duì)淺溝槽間的基板上的電路系統(tǒng)可具有相似的裝置特性。舉例 來(lái)說(shuō)，形成于介于一對(duì)淺溝槽間的基板上的數(shù)個(gè)半導(dǎo)體裝置可具有相似(或大體相同)的 裝置尺寸、驅(qū)動(dòng)電流、臨界電壓、裝置密度等特性。因此，于一單一類(lèi)型的電路系統(tǒng)中，當(dāng)存 在有具有不同特定極限的裝置特性的數(shù)組半導(dǎo)體裝置時(shí)，可接著將不同組的數(shù)個(gè)半導(dǎo)體裝 置形成于介于不同對(duì)的淺溝槽間的基板上，其中不同對(duì)的淺溝槽可具有不同深度?；谟?論的目的，為使不同組的半導(dǎo)體裝置所使用的淺溝槽可在此稱(chēng)呼為族群淺溝槽?；蛘撸谝患呻娐穬?nèi)的單一類(lèi)型電路系統(tǒng)中，數(shù)個(gè)淺溝槽具有可使用的單一深 度。這些淺溝槽的深度可設(shè)定為對(duì)于單一類(lèi)型電路系統(tǒng)中的所有半導(dǎo)體裝置皆可表現(xiàn)出最 佳表現(xiàn)的一深度。此外，數(shù)個(gè)淺溝槽可適用于單一類(lèi)型電路系統(tǒng)中。舉例來(lái)說(shuō)，當(dāng)于一集成電路內(nèi)的 不同類(lèi)型的電路系統(tǒng)可形成介于具有大體相同深度的一對(duì)淺溝槽間的基板之上時(shí)，具有大 體相同深度的不同淺溝槽適用于不同類(lèi)型的電路系統(tǒng)。針對(duì)不同電路類(lèi)型使用不同的淺溝8槽有助于不同電路系統(tǒng)類(lèi)型間形成隔離，即使這些淺溝槽具有大體相同深度。圖北顯示了一集成電路350的基板352的側(cè)視剖面情形。集成電路350的基板 352包括了形成于其頂面上的數(shù)個(gè)淺溝槽，如淺溝槽355、淺溝槽356與淺溝槽357。如圖北 所示。集成電路350包括了具有三種不同深度的淺溝槽即D1(介于基板352的頂面(虛線(xiàn) 370)與淺溝槽355的底部(虛線(xiàn)365)的間距360)、D2 (介于基板352的頂面(虛線(xiàn)370) 與淺溝槽356的底部(虛線(xiàn)380)的間距)與D3 (介于基板352的頂面(虛線(xiàn)370)與淺溝 槽357的底部(虛線(xiàn)390)的間距385)。對(duì)于不同半導(dǎo)體裝置使用不同的淺溝槽深度的能力可增大接合隔離裕度 (junction isolation window)、力口大溝填工藝裕度(gap fill process window)與力口大 化學(xué)機(jī)械研磨工藝裕度(CMP process window)。此外，淺溝槽隔離物的應(yīng)力裕度(stress window)也可得到松弛。雖然前述討論是針對(duì)位于集成電路上的具有兩種或三種不同深度的淺溝槽，一集 成電路可基于工藝能力的一極限、所期望的表現(xiàn)情形、可達(dá)成的表現(xiàn)獲利、制造成本、制造 良率等相關(guān)特性而具有任何數(shù)量的不同深度的淺溝槽。因此，基于本實(shí)施例的精神，前述位 于集成電路上具有兩或三個(gè)不同深度的淺溝槽的討論則不用考慮作為限制其它范疇。圖4為一流程圖，顯示了用于集成電路的一基板內(nèi)形成不同深度的淺溝槽的操作 400。操作400可為于集成電路制作中的象征性操作。操作400可為一集成電路的制作中 的一子組操作(subset opeation)，于操作400之前或之后仍可進(jìn)行其它操作。操作400可起始于制作用于形成一或多個(gè)淺溝槽的一圖案，而每一淺溝槽具有大 體相同深度，即一第一深度(請(qǐng)參照步驟40 。此圖案可于一集成電路的一基板上借由沉 積一層光致抗蝕劑(可為負(fù)型或正型光致抗蝕劑)，并接著于一光線(xiàn)下曝光此層光致抗蝕 劑而改變了光致抗蝕劑特性而形成?？墒褂霉庋谀?依照所使用的光致抗蝕劑材料的負(fù)型 或正型而定)以形成位于光致抗蝕劑上的圖案。接著使用一清洗程序以移除不要的光致抗 蝕劑部分，而留下用于制造淺溝槽的圖案。圖fe顯示了一集成電路500的一剖面情形。如圖fe所示，集成電路500經(jīng)過(guò)制 造而可處于要于集成電路500的基板502中蝕刻形成數(shù)個(gè)淺溝槽的一階段?；?02可為 一硬掩模505所覆蓋，其例如為一氮化物層。硬掩模505可于基板502內(nèi)蝕刻淺溝槽以及 后續(xù)化學(xué)機(jī)械研磨操作等制造操作時(shí)保護(hù)基板502。于硬掩模505上可形成有一光致抗蝕劑層510。如圖fe所示，光致抗蝕劑510已 經(jīng)過(guò)圖案化了而具有數(shù)個(gè)開(kāi)口，如開(kāi)口 515，開(kāi)口 516等，其位于光致抗蝕劑層510內(nèi)對(duì)應(yīng)于 形成淺溝槽的位置，而所形成的淺溝槽將可具有大體相同深度，即第一深度。請(qǐng)?jiān)俅螀⒄請(qǐng)D4，可接著蝕刻集成電路內(nèi)的基板(步驟410)以形成數(shù)個(gè)淺溝槽。 淺溝槽的蝕刻可施行采用任何的標(biāo)準(zhǔn)基板蝕刻技術(shù)，如于多種壓力、溫度等條件下施行的 等離子體蝕刻。圖恥顯示了集成電路500的剖面圖。如圖恥所示，集成電路500經(jīng)過(guò)制造而處 于具有一第一深度的數(shù)個(gè)淺溝槽的一階段，如淺溝槽520與淺溝槽521已經(jīng)蝕刻形成于基 板502內(nèi)。如前所示，這些淺溝槽可借由如等離子體蝕刻的基板蝕刻技術(shù)而蝕刻形成于基 板502內(nèi)。此蝕刻技術(shù)也可蝕刻通過(guò)硬掩模505。由于這些淺溝槽可采用相同蝕刻工藝且 于同一時(shí)間內(nèi)進(jìn)行，因此這些淺溝槽皆具有大體相同的深度。
圖5c顯示了集成電路500的一剖面情形。如圖5c所示，集成電路500經(jīng)過(guò)制造 且處于于集成電路500之上已經(jīng)形成光致抗蝕劑層525的一階段，以保護(hù)已經(jīng)形成于基板 502內(nèi)的多個(gè)淺溝槽。光致抗蝕劑層525可整個(gè)形成于基板502之上且接著經(jīng)過(guò)圖案化，以 使得光致抗蝕劑層525內(nèi)的數(shù)個(gè)部分覆蓋于留下有數(shù)個(gè)淺溝槽的基板502。也可于光致抗 蝕劑層525內(nèi)形成一圖案，其中此圖案用于形成具有第二深度的淺溝槽。此圖案包括了位 于光致抗蝕劑層525內(nèi)的開(kāi)口 530與531?？山?jīng)由如光致抗蝕劑去除與清洗操作的方式移 除位于光致抗蝕劑層525內(nèi)的這些開(kāi)口。請(qǐng)?jiān)俅螀⒄請(qǐng)D4，于具有第一深度的數(shù)個(gè)淺溝槽形成之后，可形成用于形成具有大 體相同深度(即第二深度)的第二圖案的一或多個(gè)淺溝槽(步驟41 。再次地，可使用一 光致抗蝕劑層以形成第二圖案。于第二圖案形成后，可蝕刻基板以于其內(nèi)形成具有第二深 度的數(shù)個(gè)淺溝槽(步驟420)。當(dāng)需于集成電路中形成額外的淺溝槽時(shí)，可重復(fù)地形成額外 圖案與進(jìn)行額外蝕刻操作以形成額外的淺溝槽。圖5d示出了集成電路500的一剖面情形。如圖5d所示，集成電路500經(jīng)過(guò)工藝 而處于于基板502內(nèi)蝕刻形成具有一第二深度的數(shù)個(gè)淺溝槽的階段，如淺溝槽540與淺溝 槽 541。請(qǐng)?jiān)俅螀⒄請(qǐng)D4，于形成一第二深度的數(shù)個(gè)淺溝槽后，可借由對(duì)于每一額外深度形 成額外的光致抗蝕劑層(步驟415)、圖案化光致抗蝕劑層(如步驟415)以及蝕刻淺溝槽至 期望深度(步驟420)而額外地形成具有一第三深度、第四深度等的數(shù)個(gè)淺溝槽。于淺溝槽形成之后可平坦化基板(步驟42 ?；宓钠教够刹捎靡换瘜W(xué)機(jī)械研 磨而施行。于基板經(jīng)過(guò)平坦化之后，便結(jié)束了操作400。于操作400終止后，集成電路可繼 續(xù)其它的工藝操作。于其它實(shí)施例中，并不于所有淺溝槽形成于基板內(nèi)后才施行單一的化學(xué)機(jī)械研 磨，而可于具有第一深度的淺溝槽形成后便施行一化學(xué)機(jī)械研磨程序。舉例來(lái)說(shuō)，一第一化 學(xué)機(jī)械研磨可經(jīng)過(guò)蝕刻形成具有第一深度的淺溝槽后施行(步驟410)，以及一第二化學(xué)機(jī) 械研磨可于蝕刻形成第二深度的淺溝槽(步驟420)后施行。如圖4所示的操作400中并未揭示用于形成淺溝槽的部分操作?；诤?jiǎn)化目的將 省略數(shù)個(gè)操作。舉例來(lái)說(shuō)，可省略如光致抗蝕劑去除/潔凈等操作、襯層氧化、淺溝槽氧化 物回填、化學(xué)機(jī)械研磨后潔凈等多個(gè)操作。圖6為一流程圖，顯示了于一集成電路內(nèi)的基板上形成具有不同深度的淺溝槽的 另一操作流程圖。操作600可為于集成電路制作中的象征性操作。操作600可為一集成電 路的制作中的一子組操作(subset opeation)，于操作600之前或之后仍可進(jìn)行其它操作。操作600可起始于形成用于形成一或多個(gè)淺溝槽的一第一圖案，而每一溝槽具有 大體相同深度，即一第一深度(步驟605)。此第一圖案可于于集成電路內(nèi)蝕刻所有淺溝槽 時(shí)使用，其中所有淺溝槽可蝕刻至第一深度，其可為一最少淺溝槽深度(minimum shallow trench depth) 0此第一圖案可于一集成電路的一基板上借由沉積一層光致抗蝕劑(可為 負(fù)型或正型光致抗蝕劑)，并接著于一光線(xiàn)下曝光此層光致抗蝕劑而改變了光致抗蝕劑特 性而形成?？墒褂霉庋谀?依照所使用的光致抗蝕劑材料的負(fù)型或正型而定)以形成位于 光致抗蝕劑上的圖案。接著使用一清洗程序以移除不要的光致抗蝕劑部分，而留下用于制 造淺溝槽的圖案。
圖7a顯示了集成電路700的一剖面情形。如圖7a所示，集成電路700經(jīng)過(guò)制造 而處于要于集成電路700的基板702內(nèi)蝕刻形成數(shù)個(gè)淺溝槽的一階段?；?02可為一硬 掩模705所覆蓋，其例如為一氮化物層。硬掩模705可于基板702內(nèi)蝕刻淺溝槽以及后續(xù) 化學(xué)機(jī)械研磨操作等制造操作時(shí)保護(hù)基板702。于硬掩模705上可形成有一光致抗蝕劑層710。如圖7a所示，光致抗蝕劑層710 已經(jīng)過(guò)圖案化具有如開(kāi)口 715、開(kāi)口 716等的數(shù)個(gè)開(kāi)口，其位于光致抗蝕劑層710內(nèi)對(duì)應(yīng)于 形成淺溝槽的位置，而所形成的淺溝槽將可具有大體相同深度，即第一深度。請(qǐng)?jiān)賲⒄請(qǐng)D6，可接著蝕刻集成電路內(nèi)的基板(步驟610)以形成數(shù)個(gè)淺溝槽。淺 溝槽的蝕刻可施行采用任何的標(biāo)準(zhǔn)基板蝕刻技術(shù)，如于多種壓力、溫度等條件下施行的等 離子體蝕刻。圖7b顯示了集成電路700的剖面情形。如圖7b所示，集成電路700經(jīng)過(guò)制造而 處于具有一第一深度的數(shù)個(gè)淺溝槽的一階段，如淺溝槽720與淺溝槽721已經(jīng)蝕刻形成于 基板702內(nèi)。如前所示，這些淺溝槽可借由如等離子體蝕刻的基板蝕刻技術(shù)而蝕刻形成于 基板702內(nèi)。此蝕刻技術(shù)也可蝕刻通過(guò)硬掩模705。由于這些淺溝槽可采用相同蝕刻工藝 且于同一時(shí)間內(nèi)進(jìn)行，因此這些淺溝槽皆具有大體相同的深度。圖7c顯示了集成電路700的剖面情形。如圖7c所示，集成電路700經(jīng)過(guò)制作而 處于于集成電路700之上已經(jīng)形成光致抗蝕劑層725的一階段，以保護(hù)已經(jīng)形成于基板702 內(nèi)的多個(gè)淺溝槽。光致抗蝕劑層725可整個(gè)形成于基板702之上且接著經(jīng)過(guò)圖案化，以使得 光致抗蝕劑層725內(nèi)的數(shù)個(gè)部分覆蓋于留下有數(shù)個(gè)淺溝槽的基板702。光致抗蝕劑層725 的其它部分則可使用如光致抗蝕劑去除或清洗操作而移除。請(qǐng)?jiān)賲⒄請(qǐng)D6，于形成具有第一深度的數(shù)個(gè)淺溝槽之后，可形成用于加深以具有第 一深度至一第二深度的一或多個(gè)淺溝槽的第二圖案(步驟61幻。再次地，可使用一光致抗 蝕劑層以形成此第二圖案。于第二圖案形成之后，可接著蝕刻基板內(nèi)以形成具有第二深度 的數(shù)個(gè)淺溝槽(步驟620)。當(dāng)需于集成電路中形成額外的淺溝槽時(shí)，可重復(fù)地形成額外圖 案與進(jìn)行額外蝕刻操作以形成額外的淺溝槽。圖7d顯示了一集成電路700的剖面情形。如圖7d所示，基體電路700經(jīng)過(guò)制造而 處于淺溝槽已具有一第二深度的一階段，如具有蝕刻進(jìn)入基板702內(nèi)的淺溝槽730與731。 具有第二深度的這些淺溝槽已經(jīng)借由額外蝕刻具第一深度的淺溝槽所形成，而第一深度少 于該第二深度。請(qǐng)?jiān)俅螀⒄請(qǐng)D6，于形成一第二深度的數(shù)個(gè)淺溝槽后，可借由對(duì)于每一額外深度形 成額外的光致抗蝕劑層(步驟615)、圖案化光致抗蝕劑層(如步驟615)以及蝕刻淺溝槽至 期望深度(步驟620)而額外地形成具有一第三深度、第四深度等的數(shù)個(gè)淺溝槽。于淺溝槽形成之后可平坦化基板(步驟62 ?；宓钠教够刹捎靡换瘜W(xué)機(jī)械研 磨而施行。于基板經(jīng)過(guò)平坦化之后，便結(jié)束了操作600。于操作600終止后，集成電路可繼 續(xù)其它的工藝操作。雖然本發(fā)明已以較佳實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域 普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作改變與潤(rùn)飾，因此本發(fā)明的保護(hù)范 圍應(yīng)當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。1權(quán)利要求
1.一種集成電路，包括 一基板；至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)形成于該基板內(nèi)，其中一第一淺溝槽隔離結(jié)構(gòu)具有一第一 深度以及一第二淺溝槽隔離結(jié)構(gòu)具有一第二深度；氧化物填充物，設(shè)置于所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)內(nèi)，其中該氧化物填充物填滿(mǎn) 所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)；以及多個(gè)半導(dǎo)體裝置，設(shè)置于所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)之間的該基板上，其中該第 一深度與該第二深度視該半導(dǎo)體裝置的數(shù)個(gè)半導(dǎo)體裝置特性而決定。
2.如權(quán)利要求1所述的集成電路，其中所述數(shù)個(gè)半導(dǎo)體裝置特性包括了裝置形態(tài)、驅(qū) 動(dòng)電流、臨界電壓、結(jié)電壓與裝置密度。
3.如權(quán)利要求1所述的集成電路，其中基于功能的不同，所述多個(gè)半導(dǎo)體裝置分隔成 數(shù)個(gè)族群，而其中各族群內(nèi)的所述多個(gè)半導(dǎo)體裝置設(shè)置于介于一或多對(duì)的族群淺溝槽隔離 物結(jié)構(gòu)之間的該基板上。
4.如權(quán)利要求3所述的集成電路，其中各族群內(nèi)的所述多個(gè)半導(dǎo)體裝置設(shè)置于介于至 少兩對(duì)的族群淺溝槽隔離物結(jié)構(gòu)之間的該基板上，且其中所述至少兩對(duì)的族群淺溝槽隔離 物結(jié)構(gòu)具有大體相同深度或具有不同深度。
5.一種淺溝槽隔離物結(jié)構(gòu)的形成方法，包括 形成一第一光致抗蝕劑層于一基板之上；圖案化該第一光致抗蝕劑層以形成一第一圖案，其中該第一圖案用以形成具有一第一 深度的一第一淺溝槽隔離物結(jié)構(gòu)；于該基板內(nèi)蝕刻形成該第一淺溝槽隔離物結(jié)構(gòu)； 形成一第二光致抗蝕劑層于該基板之上；圖案化該第二光致抗蝕劑層以形成一第二圖案，其中該第二圖案用以形成具有一第二 深度的一第二淺溝槽隔離物結(jié)構(gòu)；于該基板內(nèi)蝕刻形成該第二淺溝槽隔離物結(jié)構(gòu)；以及 平坦化該基板。
6.如權(quán)利要求5所述的淺溝槽隔離物結(jié)構(gòu)的形成方法，還包括 形成一第三光致抗蝕劑層于該基板之上；圖案化該第三光致抗蝕劑層以形成一第三圖案，其中該第三圖案用于形成具有一第三 深度的一第三淺溝槽隔離物結(jié)構(gòu)；以及于該基板內(nèi)蝕刻形成該第三淺溝槽隔離物結(jié)構(gòu)。
7.如權(quán)利要求5所述的淺溝槽隔離物結(jié)構(gòu)的形成方法，還包括于所述多個(gè)淺溝槽隔離 物結(jié)構(gòu)內(nèi)填入氧化物填充物。
8.—種淺溝槽隔離物結(jié)構(gòu)的形成方法，包括 形成一第一光致抗蝕劑層于一基板之上；圖案化該第一光致抗蝕劑層以形成一第一圖案，其中該第一圖案用以于該基板上形成 多個(gè)第一淺溝槽隔離物結(jié)構(gòu)；于該基板內(nèi)蝕刻形成具有該第一深度的所述多個(gè)第一淺溝槽隔離物結(jié)構(gòu)； 形成一第二光致抗蝕劑層于該基板之上；圖案化該第二光致抗蝕劑層以形成一第二圖案，其中該第二圖案用以加深所述多個(gè)第 一淺溝槽隔離物結(jié)構(gòu)內(nèi)的一第一子組淺溝槽隔離物結(jié)構(gòu)至一第二深度； 蝕刻該基板內(nèi)的該第一子組淺溝槽隔離物結(jié)構(gòu)至該第二深度；以及 平坦化該基板。
9.如權(quán)利要求8所述的淺溝槽隔離物結(jié)構(gòu)的形成方法，還包括 形成一第三光致抗蝕劑層于該基板之上；圖案化該第三光致抗蝕劑層以形成一第三圖案，其中該第三圖案用以加深所述多個(gè)淺 溝槽隔離物結(jié)構(gòu)的一第二子組淺溝槽隔離物結(jié)構(gòu)至一第三深度； 蝕刻該第二子組所述多個(gè)淺溝槽隔離物結(jié)構(gòu)至一第三深度。
10.如權(quán)利要求9所述的淺溝槽隔離物結(jié)構(gòu)的形成方法，其中該第二子組淺溝槽隔離 物為該第一子組淺溝槽隔離物結(jié)構(gòu)的一子組。
全文摘要
本發(fā)明提供了于一集成電路的基板上形成多重凹陷淺溝槽隔離結(jié)構(gòu)的系統(tǒng)與方法。一集成電路，包括一基板；至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)形成于該基板內(nèi)；氧化物填充物，設(shè)置于所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)內(nèi)；以及多個(gè)半導(dǎo)體裝置，設(shè)置于所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)之間的該基板上。一第一淺溝槽隔離結(jié)構(gòu)具有一第一深度以及一第二淺溝槽隔離結(jié)構(gòu)具有一第二深度，而該氧化物填充物填滿(mǎn)所述至少兩個(gè)淺溝槽隔離物結(jié)構(gòu)，以及該第一深度與該第二深度視該半導(dǎo)體裝置的數(shù)個(gè)半導(dǎo)體裝置特性而決定。本發(fā)明實(shí)施例的優(yōu)點(diǎn)為對(duì)于不同半導(dǎo)體裝置可使用不同的淺溝槽隔離物結(jié)構(gòu)深度；使用不同的淺溝槽隔離物深度可最佳化位于集成電路內(nèi)的不同半導(dǎo)體裝置的結(jié)隔離情形。
文檔編號(hào)H01L21/762GK102044470SQ20101050439
公開(kāi)日2011年5月4日 申請(qǐng)日期2010年10月11日 優(yōu)先權(quán)日2009年10月16日
發(fā)明者張長(zhǎng)昀, 李宗霖 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司