專利名稱：用于形成小間距圖案的方法
技術領域：
本發(fā)明涉及一種用于制作半導體器件的方法，且具體而言，涉及一種用于形成小間距圖案的方法。
背景技術：
在半導體器件的制造過程中，需要應用多種單獨工藝，例如，光刻、沉積、蝕刻、清洗工藝等。目前，隨著半導體器件中構成元件的集成度增加，這類元件的版圖設計規(guī)則逐漸縮小并且其容差也變得極其嚴格，而縮小的設計規(guī)則又要求例如在光刻工藝中所使用的圖案的間距縮小。設計規(guī)則和圖案間距的縮小開始挑戰(zhàn)常規(guī)光刻設備的分辨率精度，事實上， 現(xiàn)在使用的設計規(guī)則所要求的分辨率精度已經超過了一些常規(guī)工藝設備所能夠提供的精度。例如，在適于形成大約50nm的小間距圖案的常規(guī)工藝中，通常需要采用ArF浸入式光刻技術。此項技術使用具有193nm波長的ArF光源，而傳統(tǒng)工藝中所使用的是具有 248nm的較長波長的KrF光源，因而會由于需要更換光源而增加制造成本。此外，也可以采用利用具有153nm的較短波長的F2準分子激光器的光刻技術，但此項技術已經被證實難以用于在半導體襯底中形成圖案。因此，在實際制造中，仍然必須采用使用具有較長波長的光源的光刻技術，例如， 使用由具有248nm波長的KrF準分子激光器形成的光源的光刻技術。然而，此項技術并不適于形成間距小于50nm的圖案。另一方面，在傳統(tǒng)工藝中，通常使用一層光致抗蝕劑(PR)作為掩膜。由于I3R質地較軟而無法承受持續(xù)時間較長的蝕刻，例如，雙大馬士革工藝中的通孔(via)蝕刻，所以為了彌補PR的不足，近來已開始采用硬掩膜技術，即，另外增加一層硬掩膜(HM)，先將光致抗蝕劑層的圖案轉移到該層硬掩膜上，然后再以其作為掩膜進行蝕刻。這類硬掩膜由于其材質通常較硬，因而可以承受持續(xù)時間較長的蝕刻而不會受損。下面，將參照圖IA至IE來說明根據(jù)現(xiàn)有技術通過采用兩層硬掩膜來形成小間距圖案的方法。圖IA至IE是示出了根據(jù)現(xiàn)有技術的方法的示意性剖面圖。首先，提供如圖IA中所示的前端器件結構，所述前端器件結構包括半導體襯底 101以及依次形成在半導體襯底101上的將要在其中形成小間距圖案的下層結構102、第一硬掩膜層103、第二硬掩膜層104、第一底部抗反射層(BARC) 105A和具有第一開口圖案的第一光致抗蝕劑層106A。接著，以第一光致抗蝕劑層106A作為掩膜，蝕刻第一底部抗反射層105A和第二硬掩膜層104，直至露出第一硬掩膜層103的表面，從而將所述第一開口圖案轉移至第二硬掩膜層104，并且之后通過等離子體灰化處理去除光致抗蝕劑層106A和第一底部抗反射層 105A，得到如圖IB中所示的剖面結構。接著，如圖IC中所示，在第一硬掩膜層103的表面和第二硬掩膜層104的表面上通過旋涂法形成第二底部抗反射層105B和具有第二開口圖案的第二光致抗蝕劑層106B。
然后，以第二光致抗蝕劑層106B和第二硬掩膜層104作為掩膜，蝕刻第二底部抗反射層105B和第一硬掩膜層103，直至露出下層結構102的表面。之后，通過等離子體灰化處理去除光致抗蝕劑層106B和第二底部抗反射層105B，從而得到如圖ID中所示的剖面結構。最后，以第一硬掩膜層103和第二硬掩膜層104作為掩膜，蝕刻下層結構102，直至露出半導體襯底101的表面，從而在下層結構102中形成所述小間距圖案，如圖IE中所示。從整個制作過程可以看出，所述小間距圖案實際上是第一開口圖案和第二開口圖案的疊加。然而，在上述根據(jù)現(xiàn)有技術形成小間距圖案的方法中，光致抗蝕劑層的底部剖面由于位于兩相鄰圖案之間的底部抗反射層的表面不平坦而呈現(xiàn)高低不平的形貌，從而會影響后續(xù)在硬掩膜層中蝕刻形成的圖案的關鍵尺寸(CD)。而且，由于在最后蝕刻下層結構 102時，一部分區(qū)域使用的是由第一硬掩膜層103和第二硬掩膜層104構成的雙層硬掩膜， 而另一部分區(qū)域使用的是由第一硬掩膜層103構成的單層硬掩膜，因而使得掩膜在各區(qū)域中的高度不一致，如圖ID中所示，進而也會導致最后在下層結構102中形成的圖案的高度不一致。此外，根據(jù)現(xiàn)有技術的方法需要經過兩次光刻和三次蝕刻才能在下層結構102中形成小間距圖案，并且兩次光刻需要使用兩塊具有不同開口圖案的掩模版(reticle)，因而極大地增加了制造成本。鑒于上述原因，迫切需要一種用于形成小間距圖案的方法，期望該方法能夠克服傳統(tǒng)工藝中存在的上述缺陷，并且能夠容易與傳統(tǒng)CMOS工藝兼容，以降低制造成本。

發(fā)明內容
在發(fā)明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。根據(jù)本發(fā)明的一個方面，提供一種用于形成小間距圖案的方法，包括提供前端器件結構，所述前端器件結構包括下層結構以及依次形成在所述下層結構上的第一超低介電常數(shù)材料層和具有開口圖案的光致抗蝕劑層；以所述光致抗蝕劑層作為掩膜，蝕刻所述第一超低介電常數(shù)材料層，直至露出所述下層結構的表面，并將所述開口圖案轉移至所述第一超低介電常數(shù)材料層；對所述光致抗蝕劑層進行等離子體灰化處理，以去除所述光致抗蝕劑層，并同時使所述等離子體與所述第一超低介電常數(shù)材料層的開口圖案的內側發(fā)生反應；在所述第一超低介電常數(shù)材料層上以及所述開口圖案中形成第二超低介電常數(shù)材料層；平坦化所述第二超低介電常數(shù)材料層，以露出所述第一超低介電常數(shù)材料層的表面，并保留所述第二超低介電常數(shù)材料層的位于所述開口圖案中的部分，且使所述部分的表面與所露出的所述第一超低介電常數(shù)材料層的表面齊平；以及進行濕法清洗，以去除所述第一超低介電常數(shù)材料層中與所述等離子體發(fā)生反應的部分，從而在所述第一超低介電常數(shù)材料層與所述第二超低介電常數(shù)材料層之間形成所述小間距圖案。優(yōu)選地，所述第一超低介電常數(shù)材料層的構成材料為黑鉆。優(yōu)選地，所述等離子體灰化處理使用&作為灰化劑在5 50mTorr的壓強下進行， 并且A的流速為50 500sccm。
優(yōu)選地，所述小間距圖案的間距隨所述灰化處理的持續(xù)時間基本上成線性變化。優(yōu)選地，所述持續(xù)時間為90 270秒，并且所述間距為5nm 25nm。優(yōu)選地，所述第一超低介電常數(shù)材料層的蝕刻為等離子體干法蝕刻，且所述等離子體干法蝕刻所使用的蝕刻源氣體包含CF4、CHF3、CH2F2和C2F6中的一種或多種。優(yōu)選地，所述濕法清洗使用水與氫氟酸的體積比為1 100 1 400的稀釋氫氟酸。優(yōu)選地，所述小間距圖案的間距小于或等于32nm。優(yōu)選地，所述下層結構為半導體襯底或者形成在半導體襯底上的互連布線層、柵極材料層或硬掩膜層。優(yōu)選地，所述半導體襯底的構成材料選自未摻雜的單晶硅、摻雜有雜質的單晶硅、 多晶硅、鍺硅和絕緣體上硅中的一種。優(yōu)選地，所述互連布線層的構成材料選自鎢、硅化鎢、鋁、鈦和氮化鈦中的至少一種。優(yōu)選地，所述柵極材料層的構成材料選自多晶硅和鋁中的一種。優(yōu)選地，所述硬掩膜層的構成材料選自氧化物、未摻雜硅玻璃、玻璃上硅、SiON, SiN, SiBN, BN和高介電常數(shù)材料中的至少一種。根據(jù)本發(fā)明的方法進一步包括在所述濕法清洗之后，以所述第一超低介電常數(shù)材料層和所述第二超低介電常數(shù)材料層作為掩膜，蝕刻所述下層結構，以將所述小間距圖案轉移至所述下層結構。根據(jù)本發(fā)明的用于形成小間距圖案的方法利用超低介電常數(shù)(ULK)材料在等離子體灰化處理過程中容易與等離子體發(fā)生反應并且發(fā)生反應的部分通過常規(guī)濕法清洗容易去除這一特性，從能夠克服如上所述在現(xiàn)有技術中由于采用I3R掩膜或者高度不一致的硬掩膜而存在的問題，并且通過一次光刻和一至兩次蝕刻工藝就能夠形成小間距 (^ 32nm)圖案，從而能夠大大縮短生產周期并降低制造成本。此外，根據(jù)本發(fā)明的方法能夠利用傳統(tǒng)工藝設備，例如，使用具有248nm波長的KrF準分子激光器作為光源的光刻設備，來形成由以等間距分隔的線條組成的間距為32nm以下的小間距圖案，從而能夠與傳統(tǒng) CMOS工藝兼容。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中圖IA至IE是示出了根據(jù)現(xiàn)有技術的用于形成小間距圖案的方法的示意性剖面圖；圖2A至2F是示出了根據(jù)本發(fā)明優(yōu)選實施例的用于形成小間距圖案的方法的示意性剖面圖；圖3是示出了根據(jù)本發(fā)明優(yōu)選實施例的用于形成小間距圖案的方法的流程圖；圖4A至4C是示出了使用通過根據(jù)本發(fā)明優(yōu)選實施例的方法形成的具有小間距圖案的ULK材料層來制作小線寬大馬士革金屬布線層的方法的示意性剖面圖；圖5A至5C是示出了使用根據(jù)本發(fā)明優(yōu)選實施例的方法形成的具有小間距圖案的ULK材料層作為掩膜來制作小間距柵結構的方法的示意性剖面圖；以及圖6是示出了半導體器件中各個區(qū)域在晶片上的分布的示意性平面圖。應當注意的是，這些圖旨在示出根據(jù)本發(fā)明的特定示例性實施例中所使用的方法、結構和/或材料的一般特性，并對下面提供的書面描述進行補充。然而，這些圖并非按比例繪制，因而可能未能夠準確反映任何所給出的實施例的精確結構或性能特點，并且這些圖不應當被解釋為限定或限制由根據(jù)本發(fā)明的示例性實施例所涵蓋的數(shù)值或屬性的范圍。例如，為了清楚起見，可以縮小或放大分子、層、區(qū)域和/或結構元件的相對厚度和定位。在附圖中，使用相似或相同的附圖標記表示相似或相同的元件或特征。
具體實施例方式現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。應當理解的是，當元件被稱作“連接”或“結合”到另一元件時，該元件可以直接連接或結合到另一元件，或者可以存在中間元件。不同的是，當元件被稱作“直接連接”或 “直接結合”到另一元件時，不存在中間元件。在全部附圖中，相同的附圖標記始終表示相同的元件。如在這里所使用的，術語“和/或”包括一個或多個相關所列項目的任意組合和所有組合。應當以相同的方式解釋用于描述元件或層之間的關系的其他詞語(例如，
“在......之間”和“直接在......之間”、“與......相鄰”和“與......直接相鄰”、
“在......上”和“直接在......上”等)。此外，還應當理解的是，盡管在這里可以使用術語“第一”、“第二”等來描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應當受這些術語的限制。這些術語僅是用來將一個元件、組件、區(qū)域、層或部分與另一個元件、組件、區(qū)域、 層或部分區(qū)分開來。因此，在不脫離根據(jù)本發(fā)明的示例性實施例的教導的情況下，以下所討論的第一元件、組件、區(qū)域、層或部分也可以被稱作第二元件、組件、區(qū)域、層或部分。為了便于描述，在這里可以使用空間相對術語，如“在......之下”、“在......之
上”、“下面的”、“在......上方”、“上面的”等，用來描述如在圖中所示的一個元件或特征與
其他元件或特征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描繪的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后將被定位為“在其他
元件或特征上方”或“在其他元件或特征之上”。因而，示例性術語“在......下方”可以包
括“在......上方”和“在......下方”兩種方位。該器件也可以其他不同方式定位(旋
轉90度或處于其他方位)，并且對這里所使用的空間相對描述符做出相應解釋。這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。在此，參照作為示例性實施例的優(yōu)選實施例(和中間結構)的示意性剖面圖來描述根據(jù)本發(fā)明的示例性實施例。這樣，預計會出現(xiàn)例如由制造技術和/或容差引起的示出的形狀的變化。因此，示例性實施例不應當被解釋為僅限于在此示出的區(qū)域的具體形狀，而是還可以包含例如由制造所導致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域在其邊緣可以具有倒圓或彎曲的特征和/或注入濃度的梯度變化，而不僅是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣，通過注入形成的掩埋區(qū)會導致在該掩埋區(qū)與注入通過的表面之間的區(qū)域中也會存在一些注入。因此，圖中所示出的區(qū)域實質上是示意性的，它們的形狀并非意圖示出器件中的各區(qū)域的實際形狀，而且也并非意圖限制根據(jù)本發(fā)明的示例性實施例的范圍。除非另有定義，否則這里所使用的全部術語(包括技術術語和科學術語)都具有與本發(fā)明所屬領域的普通技術人員通常理解的意思相同的意思。還將理解的是，除非這里明確定義，否則諸如在通用字典中定義的術語這類術語應當被解釋為具有與它們在相關領域的語境中的意思一致的意思，而不以理想的或過于正式的含義來解釋它們。[本發(fā)明的優(yōu)選實施例]下面，將參照圖2A至2F以及圖3來詳細說明根據(jù)本發(fā)明優(yōu)選實施例的用于形成小間距圖案的方法。其中，所述小間距圖案的間距d小于或等于32nm。參照圖2A至2F，其中，示出了根據(jù)本發(fā)明優(yōu)選實施例的用于形成小間距圖案的方法的示意性剖面圖。首先，如圖2A中所示，提供前端器件結構，所述前端器件結構包括下層結構202以及依次形成在所述下層結構202上的蝕刻停止層203、第一 ULK材料層204A、保護氧化層 205和具有開口圖案的光致抗蝕劑層206。其中，蝕刻停止層203用于在過蝕刻(over etch) 第一 ULK材料層204A時保護下層結構202不被蝕刻損傷，保護氧化層205用于在后續(xù)通過等離子體灰化處理去除光致抗蝕劑層206時保護第一 ULK材料層204的表面不被灰化氣體損傷。這里，需要說明的是，蝕刻停止層203和保護氧化層205是可選的而非必需的，并且在光致抗蝕劑層206與第一 ULK材料層204A之間優(yōu)選存在底部抗反射層(圖中未示出)，以防止曝光時光線在光致抗蝕劑層206底部附近發(fā)生反射而對光致抗蝕劑層206造成損傷。作為示例，第一 ULK材料層204A的構成材料可以是諸如黑鉆(BD)這類介電常數(shù)小于2. 45的材料，例如，Black Diamond II (BDII)。這種電介質材料為碳摻雜的氧化硅(也稱為碳氧化硅)，其中碳原子含量高于10%，其由美國加州圣大克勞拉市Applied Materials公司市售，并且其改進材料包括通過UV硬化且具有30%的孔隙率的BDIIx電介質和通過電子束硬化的BDIIebeam電介質。此外，其他含碳的低k材料包括Silk 與 Cyclotene (苯環(huán)丁烯)介電材料，其由Dow Chemical公司市售。這些材料中多數(shù)為有
機或聚合電介質，容易與氧氣或氧離子反應生成氣態(tài)物而被消耗。此外，例如可以通過CVD 法來形成第一 ULK材料層204A。作為示例，蝕刻停止層203的構成材料可以是Si02、SiC、SiN、SiON、SiOC等，保護氧化層205可以是通過在700 750°C的溫度下以正硅酸乙酯(TEOS)作為源氣體通過CVD 法形成的氧化層。使光致抗蝕劑層具有開口圖案的方法、形成蝕刻停止層、保護氧化層的方法都是本領域技術人員所公知的，在此不再贅述。此外，下層結構202可以是半導體襯底或者形成在半導體襯底上的互連布線層、柵極材料層或硬掩膜層。其中，所述半導體襯底的構成材料可以是未摻雜單晶硅、摻雜有N 型或P型雜質的單晶硅、多晶硅、鍺硅或者絕緣體上硅(SOI)等。所述互連布線層的構成材料選自鎢、硅化鎢、鋁、鈦和氮化鈦中的至少一種。所述柵極材料層的構成材料選自多晶硅和鋁中的一種。所述硬掩膜層的構成材料選自氧化物、未摻雜硅玻璃、玻璃上硅、SiON、SiN、 SiBN、BN和高介電常數(shù)(k)材料中的至少一種。接著，如圖2B中所示，以光致抗蝕劑層206作為掩膜，蝕刻第一 ULK材料層204A， 直至露出蝕刻停止層203的表面，并將所述開口圖案轉移至第一 ULK材料層204A。其中，蝕刻所述第一 ULK材料層的源氣體包含CF4、CHF3> CH2F2和C2F6中的一種或多種。這里，需要說明的是，如果存在保護氧化層205，則在此蝕刻步驟中，同時也對其進行蝕刻。此外，在蝕刻第一 ULK材料層204A的過程中，光致抗蝕劑層206會被部分消耗。作為示例，蝕刻第一 ULK材料層204的源氣體可以使用包含Ar和CF4的混合氣體， 其中，Ar的流速約為100 500sccm，CF4的流速約為100 500sccm。這里，sccm是標準狀態(tài)下，也就是1個大氣壓、25°C下每分鐘1立方厘米(lml/min)的流量。然后，如圖2C中所示，對光致抗蝕劑層206進行通過等離子體灰化處理，以去除光致抗蝕劑層206，并同時使等離子體與所述第一ULK材料層的開口圖案的內側發(fā)生反應。其中，通過調節(jié)灰化處理的持續(xù)時間來控制第一 ULK材料層204A中與等離子體反應的部分的寬度《，以使所述寬度w等于所述小間距圖案的間距d。作為示例，所述等離子體灰化處理可以使用&作為灰化劑在5 50mTorr的壓強下進行。其中，O2的流速約為50 500sccm。這里，需要說明的是，當灰化處理的持續(xù)時間在大約50 300秒范圍內時，反應部分的寬度w隨灰化處理的持續(xù)時間基本上成線性變化的趨勢。例如，當持續(xù)時間為90秒時， w大約為5nm，當持續(xù)時間為180秒時，w大約為15nm，并且當持續(xù)時間為270秒時，w大約為 25nm。接著，如圖2D中所示，在第一 ULK材料層204A上以及所述開口圖案中形成第二 ULK材料層204B。其中，所述第二 ULK材料層204B的構成材料以及形成方法與所述第一 ULK材料層204A的相同。然后，如圖2E中所示，平坦化第二 ULK材料層204B。例如，可以通過化學機械拋光 (CMP)法來對第二 ULK材料層204B進行平坦化，以露出第一 ULK材料層204A的表面，并保留第二 ULK材料層MOB的位于所述開口圖案中的部分，且使所述部分的表面與所露出的第一 ULK材料層的表面齊平。接著，進行濕法清洗，以去除第一 ULK材料層204A中與等離子體發(fā)生反應的部分 207，從而在第一 ULK材料層MOA與第二 ULK材料層MOB之間形成所述小間距圖案，如圖 2F中所示。其中，第一 ULK材料層204A與第二 ULK材料層204B之間的間距恒定為d，即， 所述小間距圖案的間距。作為示例，可以使用水與氫氟酸的體積比約為1 100 1 400的稀釋氫氟酸 (DHF)來進行濕法清洗。這里，需要說明的是，雖然圖2A至2F中均示出為等間距等線寬圖案，但對于本領域普通技術人員而言應當認識到，根據(jù)本發(fā)明優(yōu)選實施例的方法也同樣適用于等間距但不等線寬的圖案的情況。
接下來，參照圖3，其中，示出了根據(jù)本發(fā)明優(yōu)選實施例的方法的流程圖。其中，作為示例，未使用蝕刻停止層和保護氧化層。首先，在步驟301中，提供前端器件結構，所述前端器件結構包括下層結構以及依次形成在所述下層結構上的第一 ULK材料層和具有開口圖案的光致抗蝕劑層。接著，在步驟302中，以所述光致抗蝕劑層作為掩膜，蝕刻所述第一ULK材料層，直至露出所述下層結構的表面，并將所述開口圖案轉移至所述第一 ULK材料層。接著，在步驟303中，對所述光致抗蝕劑層進行等離子體灰化處理，以去除所述光致抗蝕劑層，并同時使所述等離子體與所述第一 ULK材料層的開口圖案的內側發(fā)生反應。接著，在步驟304中，在所述第一 ULK材料層上以及所述開口圖案中形成第二 ULK 材料層。接著，在步驟305中，平坦化所述第二 ULK材料層，以露出所述第一 ULK材料層的表面，并保留所述第二 ULK材料層的位于所述開口圖案中的部分，且使所述部分的表面與所露出的所述第一 ULK材料層的表面齊平。最后，在步驟306中，進行濕法清洗，以去除所述第一 ULK材料層中與所述等離子體發(fā)生反應的部分，從而在所述第一 ULK材料層與所述第二 ULK材料層之間形成所述小間
距圖案。這里，需要理解的是，可以用如上所述形成的具有間距為d的圖案的ULK材料層作為掩膜，對下層結構202進行蝕刻，以使其形成柵結構、位線和/或有源圖案，用作為后續(xù)形成的半導體器件的一部分。作為一個示例，下層結構202將要被形成為有源圖案，在此情況中，下層結構202可以是半導體襯底。作為另一示例，下層結構202將要被形成為柵結構， 在此情況中，下層結構202可以是導電層(例如，多晶硅層)或者金屬層(例如，鎢層或硅化鎢層)。作為又一示例，下層結構202將要被形成為位線，在此情況中，下層結構202可以是金屬層(例如，鎢或鋁層)。此外，可替代地，下層結構202可以是用于在其下方的膜層中形成具有小間距圖案的硬掩膜層。例如，下層結構202可以是熱氧化層、化學氣相沉積(CVD)氧化層、高密度等離子體(HDP)氧化層或者諸如未摻雜硅玻璃(USG)、玻璃上硅(SOG)、場氧化層(FOX)這類氧化層。此外，下層結構202還可以是諸如SiON、SiN, SiBN, BN這類氮化層或者高k材料層。下面，將參照圖4A至4C以及圖5A至5C說明使用通過根據(jù)本發(fā)明優(yōu)選實施例的方法形成的具有小間距圖案的ULK材料層來制作各種具有小線寬圖案或小間距圖案的半導體器件結構的方法。[示例 1]參照圖4A至4C，其中，示出了使用如上所述形成的具有小間距圖案的ULK材料層來制作具有小線寬圖案的大馬士革金屬布線層的方法的示意性剖面圖。其中，所述小線寬圖案的線寬對應于所述小間距圖案的間距。首先，如圖4A中所示，在下層結構402上方已經通過根據(jù)本發(fā)明優(yōu)選實施例的方法形成有具有小間距圖案的ULK材料層403。其中，所述下層結構402可以是半導體襯底、 金屬布線層或多晶硅柵層等。需要說明的是，在下層結構402與ULK材料層403之間也可以存在蝕刻停止層(圖中未示出)。
接著，如圖4B中所示，在ULK材料層403和下層結構402上方例如通過濺射法形成金屬層404。其中，所述金屬層404可以為鎢或鋁層。需要說明的是，在ULK材料層403 與金屬層404之間也可以存在CMP停止層(圖中未示出)。最后，如圖4C中所示，對金屬層404進行CMP，以露出ULK材料層403的表面，從而形成具有小線寬圖案的大馬士革金屬布線層。[示例 2]參照圖5A至5C，其中，示出了使用根據(jù)本發(fā)明優(yōu)選實施例的方法形成的ULK材料層作為掩膜來制作小間距柵結構的方法的示意性剖面圖。首先，如圖5A中所示，在下層結構502上方已經通過根據(jù)本發(fā)明優(yōu)選實施例的方法形成有具有小間距圖案的ULK材料層503。其中，所述下層結構502可以是鋁層、多晶硅層等。需要說明的是，在下層結構502與ULK材料層503之間也可以存在蝕刻停止層(圖中未示出)。接著，如圖5B中所示，以ULK材料層503作為掩膜，蝕刻下層結構502，直至露出半導體襯底501的表面，以將所述小間距圖案轉移至所述下層結構。需要說明的是，在下層結構502與半導體襯底501之間也可以存在蝕刻停止層(圖中未示出)。然后，去除ULK材料層503，從而得到所述小間距柵結構，如圖5C中所示。此外，本領域技術人員應當認識到，利用ULK材料層作為掩膜也可以同時形成小間距圖案和大間距圖案。參照圖6，其中，示出了半導體器件中各個區(qū)域在晶片上的分布的示意性平面圖。如圖6中所示，由以等間距分隔的線條組成的小間距圖案(參照圖1E、圖4C和圖 5C)可以設置于晶片中形成半導體器件的圖案密集區(qū)域“A”中。在半導體器件的制造中，可以在形成較小間距圖案的圖案密集區(qū)域周圍設置形成較大間距圖案的區(qū)域“B”。例如，在半導體器件的外圍電路區(qū)或核心電路區(qū)中可以設置具有較大線寬的線條圖案。此外，在閃速存儲器中，可能會需要在具有較小間距的重復圖案之間形成具有較大間距的圖案。在這種情況下，可以在ULK材料層中形成間距較小的圖案之后，通過旋涂法在其上方形成底部抗反射層和具有間距較大的開口圖案的光致抗蝕劑層。然后，以該光致抗蝕劑層作為掩膜，蝕刻底部抗反射層和ULK材料層，從而在ULK材料層中形成具有較大間距的圖案。[本發(fā)明的有益效果]本發(fā)明的實施例適于利用具有MSnm的較大波長的KrF準分子激光器光源來形成間距大約為32nm以下的線條或溝槽圖案。即是說，可以利用具有較低分辨率的常規(guī)光刻設備制作具有較小間距圖案。因而，無需更為復雜的技術或者新型光刻設備(例如，多次光刻和蝕刻、工作在193nm波長下的ArF浸入式光刻技術、具有153nm波長的F2準分子激光器光源等)就能夠形成具有非常小的間距的圖案，例如，間距在32nm以下的圖案。[本發(fā)明的工業(yè)實用性]根據(jù)如上所述的實施例制造的半導體器件可應用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產品，如個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機、數(shù)碼相機、手機等各種電子產品中，尤其是射頻產品中。 本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外，本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
權利要求
1.一種用于形成小間距圖案的方法，包括提供前端器件結構，所述前端器件結構包括下層結構以及依次形成在所述下層結構上的第一超低介電常數(shù)材料層和具有開口圖案的光致抗蝕劑層；以所述光致抗蝕劑層作為掩膜，蝕刻所述第一超低介電常數(shù)材料層，直至露出所述下層結構的表面，并將所述開口圖案轉移至所述第一超低介電常數(shù)材料層；對所述光致抗蝕劑層進行等離子體灰化處理，以去除所述光致抗蝕劑層，并同時使所述等離子體與所述第一超低介電常數(shù)材料層的開口圖案的內側發(fā)生反應；在所述第一超低介電常數(shù)材料層上以及所述開口圖案中形成第二超低介電常數(shù)材料層；平坦化所述第二超低介電常數(shù)材料層，以露出所述第一超低介電常數(shù)材料層的表面， 并保留所述第二超低介電常數(shù)材料層的位于所述開口圖案中的部分，且使所述部分的表面與所露出的所述第一超低介電常數(shù)材料層的表面齊平；以及進行濕法清洗，以去除所述第一超低介電常數(shù)材料層中與所述等離子體發(fā)生反應的部分，從而在所述第一超低介電常數(shù)材料層與所述第二超低介電常數(shù)材料層之間形成所述小間距圖案。
2.根據(jù)權利要求1所述的方法，其中，所述第一超低介電常數(shù)材料層的構成材料為黑鉆。
3.根據(jù)權利要求2所述的方法，其中，所述等離子體灰化處理使用&作為灰化劑在5 50mTorr的壓強下進行，并且仏的流速為50 500sccm。
4.根據(jù)權利要求3所述的方法，其中，所述小間距圖案的間距隨所述灰化處理的持續(xù)時間基本上成線性變化。
5.根據(jù)權利要求4所述的方法，其中，所述持續(xù)時間為90 270秒，并且所述間距為 5nm 25nm。
6.根據(jù)權利要求1所述的方法，其中，所述第一超低介電常數(shù)材料層的蝕刻為等離子體干法蝕刻，且所述等離子體干法蝕刻所使用的蝕刻源氣體包含CF4、CHF3、CH2F2和C2F6中的一種或多種。
7.根據(jù)權利要求1所述的方法，其中，所述濕法清洗使用水與氫氟酸的體積比為 1 100 1 400的稀釋氫氟酸。
8.根據(jù)權利要求1所述的方法，其中，所述小間距圖案的間距小于或等于32nm。
9.根據(jù)權利要求1所述的方法，其中，所述下層結構為半導體襯底或者形成在半導體襯底上的互連布線層、柵極材料層或硬掩膜層。
10.根據(jù)權利要求9所述的方法，其中，所述半導體襯底的構成材料選自未摻雜的單晶硅、摻雜有雜質的單晶硅、多晶硅、鍺硅和絕緣體上硅中的一種。
11.根據(jù)權利要求9所述的方法，其中，所述互連布線層的構成材料選自鎢、硅化鎢、 鋁、鈦和氮化鈦中的至少一種。
12.根據(jù)權利要求9所述的方法，其中，所述柵極材料層的構成材料選自多晶硅和鋁中的一種。
13.根據(jù)權利要求6所述的方法，其中，所述硬掩膜層的構成材料選自氧化物、未摻雜硅玻璃、玻璃上硅、SiON, SiN, SiBN, BN和高介電常數(shù)材料中的至少一種。
14.根據(jù)權利要求1或9所述的方法，進一步包括在所述濕法清洗之后，以所述第一超低介電常數(shù)材料層和所述第二超低介電常數(shù)材料層作為掩膜，蝕刻所述下層結構，以將所述小間距圖案轉移至所述下層結構。
全文摘要
本發(fā)明提供一種用于形成小間距圖案的方法，包括提供前端器件結構，其包括下層結構、第一超低介電常數(shù)材料層和光致抗蝕劑層；以光致抗蝕劑層作為掩膜，蝕刻第一超低介電常數(shù)材料層；進行等離子體灰化處理，以去除光致抗蝕劑層，并同時使等離子體與第一超低介電常數(shù)材料層的開口圖案的內側發(fā)生反應；形成第二超低介電常數(shù)材料層；平坦化第二超低介電常數(shù)材料層；以及進行濕法清洗，以去除第一超低介電常數(shù)材料層中與等離子體發(fā)生反應的部分。該方法能夠克服現(xiàn)有技術中由于使用PR掩膜或高度不一致的硬掩膜而存在的問題，且通過一次光刻和一至兩次蝕刻工藝就能夠形成間距小于或等于32nm的圖案，從而能夠大大縮短生產周期并降低制造成本。
文檔編號H01L21/02GK102386059SQ20101027505
公開日2012年3月21日 申請日期2010年9月3日 優(yōu)先權日2010年9月3日
發(fā)明者孫武, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司