專利名稱：整體式低阻抗雙柵電流感測mosfet的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體功率裝置，尤其涉及用于使得能夠精確地感測電流并具有 改善的熱耗散特性(thermal dissipationcharacteristics)的雙柵低阻抗功率開關(guān)的設(shè) 備和方法。
背景技術(shù)：
功率裝置(power device)技術(shù)的發(fā)展已經(jīng)使得功率晶體管(例如，MOSFET和 IGBT)具有非常小的漏極-源極電阻或Rds_。低的Rds_是所期望的，這是因?yàn)槠湓试S更 高的電流驅(qū)動和更低的熱耗散，從而使得功率晶體管中的功率損耗減小。電流感測電路(current sense schemes)用來檢測流過功率晶體管的電流以防止 永久性損壞。用來檢測流過功率晶體管的電流的讀出放大器(sense amplifier)典型地具 有偏移誤差(offset error)。為了使得讀出放大器精確地感測流過功率晶體管的電流，需 要使被感測的信號充分大于放大器的偏移誤差，從而，讀出放大器可精確地測量流過功率 晶體管的電流。然而，由于充分降低的RDS_，功率晶體管上的壓降被減小至使得放大器偏 置電壓變成為占功率晶體管上的壓降的很大比例的這種程度，從而降低了放大器精確地感 測流過功率晶體管的電流的能力。已經(jīng)嘗試設(shè)計具有低的偏置電壓的放大器，但是這些放 大器復(fù)雜且昂貴。因此，需要有一種不需要復(fù)雜的讀出電路(sensing circuitry)便能夠精確地測 量流過低阻抗功率晶體管的電流的技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實(shí)施方式，功率開關(guān)包括具有第一源電極、第一柵電極和第一 漏電極的第一功率晶體管，以及具有第二源電極、第二柵電極和第二漏電極的第二功率晶 體管。功率開關(guān)進(jìn)一步包括具有第三源電極、第三柵電極和第三漏電極的第一引導(dǎo)晶體管。 第一、第二和第三漏電極被電連接在一起。第一和第二源電極被電連接在一起。第一和第 三柵電極被電連接在一起，并可以獨(dú)立于第二柵電極被偏置。第一功率晶體管的尺寸等于 或小于第二功率晶體管的尺寸，并且第一功率晶體管比第一引導(dǎo)晶體管大。第一功率晶體 管、第二功率晶體管和第一引導(dǎo)晶體管整體地集成在集成電路中。在一個實(shí)施方式中，在操作過程中，當(dāng)?shù)谝还β示w管和第一引導(dǎo)晶體管同時導(dǎo) 通時，流過第一功率晶體管的電流和流過第一引導(dǎo)晶體管的電流的比值與第一功率晶體管 的尺寸和弓丨導(dǎo)晶體管的尺寸的比值成正比。在另一實(shí)施方式中，功率開關(guān)進(jìn)一步包括具有第四源電極、第四柵電極和第四漏 電極的第二引導(dǎo)晶體管。第一漏極、第二漏極、第三漏極和第四漏極被電連接在一起，而第 二柵極和第四柵極被電連接在一起。第二功率晶體管比第二引導(dǎo)晶體管大。第一和第二功 率晶體管與第一和第二引導(dǎo)晶體管被整體地集成在集成電路中。在另一實(shí)施方式中，在操作過程中，當(dāng)?shù)诙β示w管和第二引導(dǎo)晶體管同時導(dǎo)通時，流過第二功率晶體管的電流和流過第二引導(dǎo)晶體管的電流的比值與第二功率晶體管 的尺寸和第二引導(dǎo)晶體管的尺寸的比值成正比。根據(jù)本發(fā)明的另一實(shí)施方式，功率開關(guān)包括第一功率晶體管和第二功率晶體管， 所述第一功率晶體管包括第一多個形成第一功率晶體管的柵極端子的多晶硅帶，第二功率 晶體管包括第二多個形成第二功率晶體管的柵極端子的多晶硅帶。第一和第二功率晶體管 使它們的漏極區(qū)域連接在一起，并且使它們的源極區(qū)域連接在一起，但它們的柵極端子彼 此隔離，以便第一和第二功率晶體管可獨(dú)立地導(dǎo)通和截止。第一多個多晶硅帶和第二多個 多晶硅帶交叉，以在僅導(dǎo)通第一和第二功率晶體管中的一個時減小功率開關(guān)的熱阻。在一個實(shí)施方式中，相鄰多晶硅帶之間的間隔小于包含第一和第二晶體管的芯片 的厚度。在另一實(shí)施方式中，功率開關(guān)進(jìn)一步包括第一引導(dǎo)晶體管，該第一引導(dǎo)晶體管包 括一個或多個長度與第一多個多晶硅帶的長度基本相等的多晶硅帶。第一引導(dǎo)晶體管的一 個或多個多晶硅帶被連接至第一多個多晶硅帶。第一引導(dǎo)晶體管與第一和第二晶體管具有 公共的漏極區(qū)域，并且，第一引導(dǎo)晶體管的源極區(qū)域連接至第一引導(dǎo)源極襯墊。在另一實(shí)施方式中，功率開關(guān)進(jìn)一步包括第二引導(dǎo)晶體管，該第二引導(dǎo)晶體管包 括一個或多個長度與第二多個多晶硅帶的長度基本相等的多晶硅帶。第二引導(dǎo)晶體管的一 個或多個多晶硅帶被連接至第二多個多晶硅帶。第二引導(dǎo)晶體管與第一和第二晶體管具有 公共的漏極區(qū)域，并且，第二引導(dǎo)晶體管的源極區(qū)域被連接至第二引導(dǎo)源極襯墊。根據(jù)本發(fā)明的另一實(shí)施方式，保護(hù)式功率開關(guān)包括雙柵功率開關(guān)，其依次包括并 聯(lián)連接的第一和第二功率晶體管和第一引導(dǎo)晶體管。第一功率晶體管、第二功率晶體管和 第一引導(dǎo)晶體管的漏極端子連接在一起。第一功率晶體管的柵極端子和第一引導(dǎo)晶體管的 柵極端子連接在一起，并且，第一和第二功率晶體管的源極端子連接在一起。第一功率晶體 管、第二功率晶體管和第一引導(dǎo)晶體管整體地集成在集成電路中。保護(hù)式的功率開關(guān)進(jìn)一 步包括被連接以驅(qū)動雙柵功率開關(guān)的兩個柵極的驅(qū)動電路以及讀出放大器，該讀出放大器 被連接至第一引導(dǎo)晶體管并被構(gòu)造為檢測當(dāng)處于導(dǎo)通狀態(tài)時流過第一功率晶體管的電流 的量的讀出放大器，并且，響應(yīng)于檢測到的電流的量，使得驅(qū)動電路將第一功率晶體管保持 在導(dǎo)通狀態(tài)，或者截止第一功率晶體管，或者導(dǎo)通或截止第二功率晶體管。在一個實(shí)施方式中，在操作過程中，當(dāng)?shù)谝还β示w管和第一引導(dǎo)晶體管同時導(dǎo) 通時，流過第一功率晶體管的電流和流過第一引導(dǎo)晶體管的電流的比值與第一功率晶體管 的尺寸和弓丨導(dǎo)晶體管的尺寸的比值成正比。在另一實(shí)施方式中，在導(dǎo)通功率開關(guān)之后，驅(qū)動電路導(dǎo)通第一功率晶體管和引導(dǎo) 晶體管，并將第二功率晶體管保持在截止?fàn)顟B(tài)，并且，讀出放大器檢測經(jīng)由引導(dǎo)晶體管流過 第一功率晶體管的電流的量，并且，如果電流的量低于預(yù)定量，驅(qū)動電路導(dǎo)通第二功率晶體管。在另一實(shí)施方式中，保護(hù)式的功率開關(guān)進(jìn)一步包括第二引導(dǎo)晶體管。第二引導(dǎo)晶 體管的漏極端子連接至第一功率晶體管、第二功率晶體管和第一引導(dǎo)晶體管的漏極端子， 并且，第二引導(dǎo)晶體管的柵極端子連接至第二功率晶體管的柵極端子。第一和第二功率晶 體管與第一和第二引導(dǎo)晶體管一起整體地集成在集成電路中。在另一實(shí)施方式中，在操作過程中，當(dāng)?shù)诙β示w管和第二引導(dǎo)晶體管同時導(dǎo)
5通時，流過第二功率晶體管的電流和流過第二引導(dǎo)晶體管的電流的比值與第二功率晶體管 的尺寸和第二引導(dǎo)晶體管的尺寸的比值成正比。在另一實(shí)施方式中，半封閉功率開關(guān)進(jìn)一步包括連接在第一引導(dǎo)晶體管的源電極 和接地電位之間的引導(dǎo)負(fù)載，并且，讀出放大器具有兩個連接在引導(dǎo)負(fù)載上以在操作過程 中檢測引導(dǎo)負(fù)載上的壓降的輸入電極。


圖IA至圖IB是根據(jù)本發(fā)明的實(shí)施方式的雙柵功率開關(guān)的簡化示意圖；圖2是表示根據(jù)本發(fā)明的一個實(shí)施方式的雙柵功率開關(guān)的示意符號；圖3A是結(jié)合了根據(jù)本發(fā)明的一個實(shí)施方式的整體式集成雙柵功率開關(guān)的應(yīng)用的 簡化的方框圖；圖3B是示出了圖3A結(jié)構(gòu)圖中所示的功率開關(guān)的各端子處的定時脈沖波形的時序 圖；圖4是根據(jù)本發(fā)明的一個實(shí)施方式的整體式集成雙柵功率開關(guān)的簡化橫截面示 圖；圖5是根據(jù)本發(fā)明的一個實(shí)施方式的整體式集成雙柵功率開關(guān)的簡化布局圖。
具體實(shí)施例方式根據(jù)本發(fā)明的實(shí)施方式，具有一個或多個電流感測元件的整體式集成雙柵低阻抗 功率開關(guān)使得能夠精確地感測通過功率開關(guān)的電流。在一個實(shí)施方式中，整體式集成雙柵 低阻抗功率開關(guān)包括兩個并聯(lián)連接的具有可獨(dú)立地偏置的柵極的功率晶體管?？稍O(shè)計兩個 功率晶體管的大小，使得一個比另一個大，因此，一個比另一個具有更低的阻抗。電流感測 元件與較小的晶體管連接，并被構(gòu)造為便于感測流過較小晶體管的電流。在操作過程中，當(dāng) 將要切換功率開關(guān)時，較小的晶體管首先被導(dǎo)通，而同時較大的晶體管保持在截止?fàn)顟B(tài)。這 實(shí)際上使得功率開關(guān)看起來對感測電路具有更高的阻抗，這有利地將感測流過開關(guān)的電流 的過程中的誤差減到最小。一旦開關(guān)的輸出達(dá)到目標(biāo)值，便可導(dǎo)通較大的晶體管，從而可獲 得功率開關(guān)的全電流能力以驅(qū)動負(fù)載，并減小開關(guān)的功率損耗。在一個布局實(shí)施方式中，使 較小和較大晶體管的柵極交叉，從而在僅有較小晶體管導(dǎo)通期間開關(guān)的熱電阻與在較小和 較大晶體管都導(dǎo)通時基本相似。將參照接下來描述的各種實(shí)施方式更詳細(xì)地描述本發(fā)明的 這些和其它特征與優(yōu)點(diǎn)。圖IA是根據(jù)本發(fā)明的一個實(shí)施方式的整體式集成低阻抗雙柵功率MOSFET開關(guān) IOOa的簡化示意圖。功率開關(guān)IOOa包括兩個場效應(yīng)晶體管FETl 110和FET2 120。FETl 110的尺寸小于或等于FET2 120的尺寸。FETl 110和FET2 120以并聯(lián)方式電連接。艮口， FETl的漏極112和FET2的漏極122電連接在一起并被連接至漏極端子170，而FETl的源極 116和FET2的源極126電連接在一起并被連接至源極端子180。FETl的柵極114和FET2 的柵極124分別被連接至不同的柵極端子GATEl 150和GATE2160，使得FETl和FET2可獨(dú) 立地接通和截止。引導(dǎo)晶體管(pilot transistor)Pl 130電連接至FETl 110。引導(dǎo)晶體管Pl 130 的大小是FETl的大小的一小部分。引導(dǎo)晶體管Pl 130用作電流感測元件。引導(dǎo)晶體管Pl 130的漏極132和柵極134分別連接至FETl 110的漏極112和柵極114。引導(dǎo)晶體管 Pl 130的源極136電連接至引導(dǎo)端子Pilotl 190。如下面示出和進(jìn)一步描述的，將晶體管 FET110、FET2 120和Pl 130整體地集成在單個芯片上。在功率開關(guān)IOOa的上電(power on)時，在GATE1150處施加正電壓，這導(dǎo)通了 FETl 110和Pl 130而同時FET2仍保持截止。僅導(dǎo)通功率開關(guān)IOOa的一部分導(dǎo)致了漏極 端子170和源極端子180之間的電阻比導(dǎo)通 Τ1和FET2兩者時高。從而，更高的電阻導(dǎo) 致開關(guān)IOOa上更大的壓降，這使得能夠更精確地感測流過開關(guān)IOOa的電流。用一個實(shí)例 來示出感測精度的改善。為了監(jiān)測通過引導(dǎo)晶體管的電流，在引導(dǎo)晶體管的源極和接地電位之間連接負(fù) 載。通過引導(dǎo)晶體管的電流也通過引導(dǎo)負(fù)載(Pilotload)，由此在引導(dǎo)負(fù)載上產(chǎn)生電壓，然 后該電壓被讀出放大器檢測到。為了增大放大器檢測的電壓，可以增加引導(dǎo)負(fù)載的阻抗，然 而，實(shí)際上，與功率開關(guān)相比，引導(dǎo)負(fù)載上任何的壓降都被從引導(dǎo)晶體管的漏極-源極電壓 Vds減去。隨著引導(dǎo)負(fù)載上的電壓增加，降低了引導(dǎo)晶體管的Vds，從而引導(dǎo)晶體管中的電 流減小，這使得感測率(sense ratio)不太精確。與功率開關(guān)的Vds相比，引導(dǎo)負(fù)載上的壓 降要比較小，否則，引導(dǎo)晶體管的源極處的更高的電壓將開始使得功率開關(guān)截止。如果功率 開關(guān)具有2πιΩ的阻抗，放大器的補(bǔ)償電壓(offset voltage)為10mV，并且，為了精度，引導(dǎo) 負(fù)載上的壓降要不大于功率開關(guān)的Vds的1/5，由此讀出放大器根本無法精確地檢測小于 25A的電流。然而，通過僅導(dǎo)通具有例如5m Ω的阻抗的部分功率開關(guān)(例如，F(xiàn)ET1)，讀出放 大器可精確地檢測10Α的電流，并且不需要使用復(fù)雜的感測電路。在感測一段時間之后，當(dāng) 達(dá)到期望的狀態(tài)時(例如，輸出已達(dá)到目標(biāo)值，或者確定開關(guān)100a不處于過電流狀態(tài))，可 導(dǎo)通第二晶體管FET2，以提供開關(guān)的全電流能力，并將開關(guān)100a中的功率損耗減到最小。除了提高的感測精度以外，一開始僅導(dǎo)通部分功率開關(guān)的技術(shù)具有這樣的優(yōu)點(diǎn)， 即，與導(dǎo)通整個開關(guān)100a時相比可減小輸入電容。而且，密勒電容僅在切換晶體管的同時 產(chǎn)生影響。因此，由于在接通FET2時已經(jīng)切換了輸出，因此獲得了更低的密勒電容。更低 的密勒電容意味著，可用更小的驅(qū)動器來驅(qū)動GATE1150，或者換句話說，驅(qū)動器的對應(yīng)于整 個功率開關(guān)100a的初始大小可更快地導(dǎo)通功率開關(guān)100a。此外，由于具有更小的輸入電 容，所以驅(qū)動功率開關(guān)的柵極的電荷泵的驅(qū)動要求基本上很寬松。因此，可基本上在最小化 復(fù)雜性和減小芯片尺寸方面獲得改進(jìn)。雖然開關(guān)100a的上述操作打算在導(dǎo)通FETl之后一段時間導(dǎo)通FET2，但是兩個 FET并不必須以此方式來操作。例如，如果負(fù)載電流小，而FETl本身可以提供負(fù)載電流，那 么將完全不需要導(dǎo)通FET2。然而，如果負(fù)載電流比FETl所能提供的要大，然后可導(dǎo)通FET2 以提供必需的電流量并將開關(guān)中的功率損耗降到最小。參照圖1B，可在功率開關(guān)100b中整體地集成可選的第二引導(dǎo)晶體管P2 140。在本 實(shí)施方式中，引導(dǎo)晶體管P2 140和引導(dǎo)晶體管Pl 130 —起用作電流感測元件。引導(dǎo)晶體管 P2 140電連接至FET120。引導(dǎo)晶體管P2140的漏極142和柵極144分別電連接至FET2120 的漏極122和柵極124接。P2 140的源極146電連接至第二引導(dǎo)端子Pilot2 195。在一 種操作模式中，當(dāng)導(dǎo)通FETl和FET2且由引導(dǎo)晶體管Pl和P2感測的電流超過限制時，可截 止功率開關(guān)100b以防止對功率開關(guān)100b的損壞。圖2是圖IA和圖IB所示的功率開關(guān)的功率開關(guān)符號200。功率開關(guān)200具有雙柵GATEl 150和GATE2 160、漏極端子170、源極端子180、引導(dǎo)端子Pilotl 190(圖1幻，并 可選地具有第二引導(dǎo)端子Pilot2 195(圖IB)。功率晶體管200可具有用于溫度感測的另 外的端子，未示出。圖3A是圖IB所示的功率開關(guān)IOOb包含于其中的保護(hù)式(protected)的功率開關(guān) 的簡化方框圖。圖3B是示出了操作過程中功率開關(guān)IOOb的各端子處的定時波形的簡化時 序圖。在圖3A中，引導(dǎo)端子Pilotl 190和Pilot2 195通過負(fù)載接地(未示出)。構(gòu)造電 流感測模塊(current sense block) 320以測量流過負(fù)載的電流，該電流對應(yīng)于流過Pilotl 190和Pilot2 195的電流。圖3A中的各種模塊(例如，電荷泵、電流限制模塊、柵極保護(hù)模 塊、UVL0&控制邏輯模塊等)及其功能在本領(lǐng)域中是非常公知的，因此在這里將不對其進(jìn)行 描述。然而，圖3A和圖3B將用來描述功率開關(guān)IOOb的操作。在圖3B中，將導(dǎo)通時間段(on-cycle)(即，功率開關(guān)IOOb導(dǎo)通的時間段)用來描 述功率開關(guān)IOOb的操作。在、時刻之前，功率開關(guān)IOOb為截止的，源極端子180處于低參 考電位，并且，引導(dǎo)端子Pilotl 190和Pilot2 195由連接在引導(dǎo)端子和接地電位之間的負(fù) 載拉低。在、時刻，驅(qū)動器模塊330升高GATEl 150處的電壓，而同時將GATE2 160保持 為低電壓。基于Pilotl 190處的電壓，電流感測模塊320確定流過FETl 110的電流的量。 如果由電流感測模塊320測量的電流低于表明開關(guān)IOOb不處于過電流狀態(tài)的預(yù)定值，那么 驅(qū)動器模塊330將FETl保持為導(dǎo)通。在、時刻，當(dāng)開關(guān)IOOb的源極180處的電位達(dá)到預(yù) 定值時，可根據(jù)負(fù)載電流導(dǎo)通第二晶體管FET2 120。如果負(fù)載電流大，那么可導(dǎo)通第二晶體 管FET2 120以提供必需的電流并將功耗降到最小。如果負(fù)載電流小，那么可將第二晶體管 FET2 120保持在截止?fàn)顟B(tài)(圖3B中的水平虛線反映了此狀態(tài))?？稍O(shè)置、和、之間的延遲，使得在導(dǎo)通FET2的時間段內(nèi)，完成大部分的輸出 切換。這確保了當(dāng)FET2在t1時刻導(dǎo)通時在其中出現(xiàn)很小或沒有動態(tài)損耗。如電流波形 Ipmm (其反映了流過FETl的瞬時電流)和電流波形Imra2(其反映了流過FET2的瞬時電 流)所示，在僅導(dǎo)通FETl的時間段、和、之間，F(xiàn)ETl向負(fù)載340提供負(fù)載電流。在、時 刻之后，當(dāng)FETl和FET2均導(dǎo)通時，因?yàn)镕ET2可以是具有比FETl更小的RDS_的更大的晶 體管，所以可由FET2提供大部分的負(fù)載電流。在這種情況下，負(fù)載電流的很小一部分(在 圖3B中表示為I1)由FETl提供。在功率開關(guān)IOOb的操作過程中，電流感測模塊320基于由通過引導(dǎo)端子Pilotl 190和Pilot2 195的復(fù)合電流產(chǎn)生的電壓來檢測流過FETl和FET2的電流的量。如果電流 的量高于表明有過量電流流過的值，則截止開關(guān)IOOb以防止過電流對開關(guān)IOOb的損壞。如之前所指出的，F(xiàn)ETl、FET2和Pl (圖1A)形成了整體型集成MOSFET。圖4是這 種功率MOSFET的簡化橫截面示圖。晶體管FET1、FET2和Pl包括公共的漏極區(qū)域，其包括 背側(cè)漏極互連(back-side drain interconnect) 432 (例如，包括金屬)。MOSFET包括具有 上覆η-型外延層417的η+基板418。外延層417在本體區(qū)域414之間延伸的以及在本體 區(qū)域和基板418之間延伸的部分形成通常被稱為漂移區(qū)416的區(qū)域。P-型本體區(qū)域414在 外延層417中延伸。N+源極區(qū)域426和ρ+重本體區(qū)域(heavy body region)412在本體 區(qū)域414中延伸。FET1，F(xiàn)ET2和Pl的多晶硅柵電極406、408和420分別在外延層417上 橫向地延伸，并由柵極介電層407將它們與外延層417絕緣。在圖4所示的示例性實(shí)施方 式中，用于FETl的柵電極406和用于FET2的柵電極408交替地設(shè)置并連接至各個柵極金屬互連(gate metal interconnect)(未示出)。如下面參照圖5進(jìn)一步詳細(xì)描述的，可以 以其他的結(jié)構(gòu)來設(shè)置用于FETl和FET2的柵電極(例如，對于每四個相鄰的用于FET2的柵 電極可形成一個用于FETl的柵電極)。FETl和FET2的源極區(qū)域426和本體區(qū)域414連接 至用作FETl和FET2的公共源極端子的源極金屬互連402。引導(dǎo)晶體管Pl的源極區(qū)域426 和本體區(qū)域412連接至與FET1/FET2源極金屬互連402絕緣的引導(dǎo)源極金屬互連404。引 導(dǎo)源極金屬互連404和FET1/FET2源極金屬互連402與相應(yīng)的多晶硅柵電極406、408、420 通過介電層419絕緣。引導(dǎo)晶體管Pl的多晶硅柵電極420連接至和FETl的柵電極406所 連接的柵極金屬互連(未示出)相同的柵極金屬互連。雖然圖4實(shí)施方式示出了平面柵極垂直MOSFET，但是，在其他類型的MOSFET結(jié)構(gòu) (例如溝槽柵極MOSFET (其中，柵電極嵌入在延伸入外延層417的溝槽中)、側(cè)向MOSFET (其 中，漏極端子沿著芯片的頂側(cè)形成)以及這些MOSFET的IGBT和P通道變形)中實(shí)現(xiàn)具有 一個或多個引導(dǎo)晶體管的雙柵極開關(guān)對本領(lǐng)域的技術(shù)人員來說將是顯而易見的。圖5是示出了對應(yīng)于圖IB的實(shí)施方式的示例性布局圖的功率MOSFET 500的簡化 頂視圖。功率晶體管500具有雙柵極，所述雙柵極包括橫向延伸多晶硅柵帶514和524，它 們分別通過金屬柵極引線(runner) 512和522被連接至柵極襯墊GATEl 510和GATE2520。 柵極墊GATEl 510與圖IB中的FETl的柵極端子GATEl 150相對應(yīng)，而柵極墊GATE2520 與圖IB中的FET2的柵極端子GATE2160相對應(yīng)。源極接點(diǎn)530形成在多晶硅柵極帶514、 524之間，并將下面的源極和重本體區(qū)域(例如，對應(yīng)于圖4中的源極區(qū)域426和重本體區(qū) 域412)電連接至在有源區(qū)上方延伸的源極金屬互連(例如，對應(yīng)于圖4中的FET1/FET2源 極金屬互連402)。以這種方式，源極金屬互連形成FETl和FET2的公共源極端子。公共的 漏極金屬互連(例如，對應(yīng)于圖4中的漏極金屬432)沿著晶體管500的背側(cè)延伸，并形成 FETl和FET2的公共漏極端子(對應(yīng)于垂直晶體管實(shí)例)。在圖5中，用于FETl的金屬柵極引線512延伸穿過中心區(qū)域，而用于FET2的金屬 柵極引線522沿著外圍延伸?？煞D(zhuǎn)該構(gòu)造。而且，用于FETl的多晶硅柵極帶514被示出 為以交替的方式與用于FET2的多晶硅柵極帶524交叉。這使得FETl和FET2具有相等的 尺寸，然而，本發(fā)明不限于此。根據(jù)FETl和FET2的目標(biāo)尺寸，以及其它設(shè)計考慮，除了每隔 一個的方式交叉以外，可用不同的方式將多晶硅柵極帶514和524交叉。例如，如果期望 FETl的尺寸是FET2的尺寸的1/4，那么可重新構(gòu)造此交叉，使得對于每四個相鄰的多晶硅 柵極帶524插入一個多晶硅柵極帶514。在圖5中，最上面的多晶硅柵極帶514形成了引導(dǎo)晶體管Pl的柵極。因此，引導(dǎo) 晶體管Pl的柵極電連接至FETl的GATE1510。引導(dǎo)晶體管Pl的漏極通常在漏極金屬的背 側(cè)上連接至漏極金屬(未示出)。然而，使最上面的多晶硅柵極帶514的源極接點(diǎn)560按 一定路徑到達(dá)可以從外部接入的標(biāo)記為Pilotl 540的襯墊。引導(dǎo)襯墊Pilotl 540對應(yīng)于 圖IB中的引導(dǎo)端子Pilotl 190。根據(jù)FETl和引導(dǎo)晶體管P 1之間的期望的尺寸比例，可 以將更多的多晶硅柵極帶514提供給引導(dǎo)晶體管P 1，使其各自的源極接點(diǎn)按一定路徑到 達(dá)引導(dǎo)襯墊Pilotl 540。圖5所示的特定的布局圖有利地允許僅通過改變金屬掩模來調(diào)整 引導(dǎo)晶體管Pl的大小。如圖5所示，可選地，可以通過使用一個或多個最上多晶硅柵極帶 524以與引導(dǎo)晶體管Pl相似的方式來形成引導(dǎo)晶體管P2。通過以圖5所示的方式在功率 開關(guān)中整體地集成引導(dǎo)裝置，可以方便地獲得優(yōu)良的引導(dǎo)匹配(pilotmatching)。
在圖5所示的功率晶體管500的布局中，方便地交叉FETl的柵極帶514和FET2 的柵極帶524，使得，在當(dāng)導(dǎo)通FETl時而加電之后，F(xiàn)ETl產(chǎn)生的熱量通過散布有未激活的晶 體管的區(qū)域的功率晶體管500來傳播。在一個實(shí)施方式中，柵極帶514、524的間隔不大于 包含功率晶體管500的芯片的厚度。熱量在硅中以大約45°的角度擴(kuò)散。因此，裝置有更 大的區(qū)域可用于擴(kuò)散熱量，并且僅有部分功率開關(guān)導(dǎo)通時的功率開關(guān)的熱阻抗與整個晶體 管導(dǎo)通時的相似。雖然以上示出并描述了許多具體的實(shí)施方式，但是本發(fā)明的實(shí)施方式不限于此。 因此，本發(fā)明的范圍不應(yīng)參照上述描述確定，而是應(yīng)參照所附權(quán)利要求及其等效物的全部 范圍來進(jìn)行確定。
權(quán)利要求
一種功率開關(guān)，包括第一功率晶體管，具有第一源電極、第一柵電極和第一漏電極；第二功率晶體管，具有第二源電極、第二柵電極和第二漏電極；以及第一引導(dǎo)晶體管，具有第三源電極、第三柵電極和第三漏電極，其中，所述第一、第二和第三漏電極被電連接在一起，所述第一和第二源電極被電連接在一起，所述第一和第三柵電極被電連接在一起，并可以獨(dú)立于所述第二柵電極被偏置，所述第一功率晶體管的尺寸等于或小于所述第二功率晶體管的尺寸，并且，所述第一功率晶體管比第一引導(dǎo)晶體管大，以及所述第一功率晶體管、所述第二功率晶體管和所述第一引導(dǎo)晶體管整體地集成在集成電路中。
2.根據(jù)權(quán)利要求1所述的功率開關(guān)，其中，在操作過程中，當(dāng)所述第一功率晶體管和所 述第一引導(dǎo)晶體管同時導(dǎo)通時，流過所述第一功率晶體管的電流和流過所述第一引導(dǎo)晶體 管的電流的比值與所述第一功率晶體管的尺寸和所述引導(dǎo)晶體管的尺寸的比值成正比。
3.根據(jù)權(quán)利要求1所述的功率開關(guān)，進(jìn)一步包括第二引導(dǎo)晶體管，具有第四源電極、第四柵電極和第四漏電極，其中 所述第一漏極、所述第二漏極、所述第三漏極和所述第四漏極被電連接在一起， 所述第二柵極和所述第四柵極被電連接在一起，所述第一和第二功率晶體管與所述第一和第二引導(dǎo)晶體管整體地集成在集成電路中，并且所述第二功率晶體管比所述第二引導(dǎo)晶體管大。
4.根據(jù)權(quán)利要求3所述的功率開關(guān)，其中，在操作過程中，當(dāng)所述第二功率晶體管和所 述第二引導(dǎo)晶體管同時導(dǎo)通時，流過所述第二功率晶體管的電流和流過所述第二引導(dǎo)晶體 管的電流的比值與所述第二功率晶體管的尺寸和所述第二引導(dǎo)晶體管的尺寸的比值成正 比。
5.一種功率開關(guān)，包括第一功率晶體管，包括第一多個形成所述第一功率晶體管的柵極端子的多晶硅帶；以及第二功率晶體管，包括第二多個形成所述第二功率晶體管的柵極端子的多晶硅帶，所 述第一和第二功率晶體管使它們的漏極區(qū)域連接在一起，并且使它們的源極區(qū)域連接在一 起，但是使它們的柵極端子彼此隔離，以便所述第一和第二功率晶體管可獨(dú)立地導(dǎo)通和截 止；其中，所述第一多個多晶硅帶和所述第二多個多晶硅帶交叉，以在僅導(dǎo)通所述第一和 第二功率晶體管中的一個時減小所述功率開關(guān)的熱阻。
6.根據(jù)權(quán)利要求5所述的功率開關(guān)，其中，相鄰多晶硅帶之間的間隔小于包含所述第 一和第二晶體管的芯片的厚度。
7.根據(jù)權(quán)利要求6所述的功率開關(guān)，進(jìn)一步包括第一引導(dǎo)晶體管，所述第一引導(dǎo)晶體 管包括至少一個長度與所述第一多個多晶硅帶的長度基本相等的多晶硅帶，所述第一引導(dǎo) 晶體管的所述至少一個多晶硅帶被連接至所述第一多個多晶硅帶，所述第一引導(dǎo)晶體管與所述第一和第二晶體管具有公共的漏極區(qū)域，并且，所述第一引導(dǎo)晶體管的源極區(qū)域被連 接至第一引導(dǎo)源極襯墊。
8.根據(jù)權(quán)利要求7所述的功率裝置，進(jìn)一步包括第二引導(dǎo)晶體管，所述第二引導(dǎo)晶體 管包括至少一個長度與所述第二多個多晶硅帶的長度基本相等的多晶硅帶，所述第二引導(dǎo) 晶體管的所述至少一個多晶硅帶被連接至所述第二多個多晶硅帶，所述第二引導(dǎo)晶體管與 所述第一和第二晶體管具有公共的漏極區(qū)域，并且，所述第二引導(dǎo)晶體管的源極區(qū)域被連 接至第二引導(dǎo)源極襯墊。
9.一種保護(hù)式功率開關(guān)，包括雙柵功率開關(guān)，其包括并聯(lián)連接的第一和第二功率晶體管和第一引導(dǎo)晶體管，其中，所 述第一功率晶體管、所述第二功率晶體管和所述第一引導(dǎo)晶體管的漏極端子連接在一起， 所述第一功率晶體管的柵極端子和所述第一引導(dǎo)晶體管的柵極端子連接在一起，并且，所 述第一和第二功率晶體管的源極端子連接在一起，所述第一功率晶體管、所述第二功率晶 體管和所述第一引導(dǎo)晶體管整體地集成在集成電路中；驅(qū)動電路，被連接以驅(qū)動所述雙柵功率開關(guān)的兩個柵極；以及讀出放大器，被連接至所述第一引導(dǎo)晶體管并被構(gòu)造為檢測當(dāng)處于導(dǎo)通狀態(tài)時流過所 述第一功率晶體管的電流的量，并且，響應(yīng)于檢測到的電流的量，使得所述驅(qū)動電路將所述 第一功率晶體管保持在導(dǎo)通狀態(tài)，或者截止所述第一功率晶體管，或者導(dǎo)通或截止所述第 二功率晶體管。
10.根據(jù)權(quán)利要求9所述的保護(hù)式功率開關(guān)，其中，在操作過程中，當(dāng)所述第一功率晶 體管和所述第一引導(dǎo)晶體管同時導(dǎo)通時，流過所述第一功率晶體管的電流和流過所述第一 引導(dǎo)晶體管的電流的比值與所述第一功率晶體管的尺寸和所述引導(dǎo)晶體管的尺寸的比值 成正比。
11.根據(jù)權(quán)利要求10所述的保護(hù)式功率開關(guān)，其中，在導(dǎo)通所述功率開關(guān)之后，所述驅(qū) 動電路導(dǎo)通所述第一功率晶體管和所述引導(dǎo)晶體管，并將所述第二功率晶體管保持在截止 狀態(tài)，并且，所述讀出放大器檢測通過所述第一功率晶體管流經(jīng)所述引導(dǎo)晶體管的電流的 量，并且，如果電流的量低于預(yù)定量，所述驅(qū)動電路導(dǎo)通所述第二功率晶體管。
12.根據(jù)權(quán)利要求9所述的保護(hù)式功率開關(guān)，進(jìn)一步包括第二引導(dǎo)晶體管，其中，所述 第二引導(dǎo)晶體管的漏極端子連接至所述第一功率晶體管、所述第二功率晶體管和所述第一 引導(dǎo)晶體管的漏極端子，并且，所述第二引導(dǎo)晶體管的柵極端子連接至所述第二功率晶體 管的柵極端子，所述第一和第二功率晶體管與所述第一和第二引導(dǎo)晶體管一起整體地集成 在集成電路中。
13.根據(jù)權(quán)利要求12所述的保護(hù)式功率開關(guān)，其中，在操作過程中，當(dāng)所述第二功率晶 體管和所述第二引導(dǎo)晶體管同時導(dǎo)通時，流過所述第二功率晶體管的電流和流過所述第二 引導(dǎo)晶體管的電流的比值與所述第二功率晶體管的尺寸和所述第二引導(dǎo)晶體管的尺寸的 比值成正比。
14.根據(jù)權(quán)利要求11所述的保護(hù)式功率開關(guān)，進(jìn)一步包括連接在所述第一引導(dǎo)晶體管 的源電極和接地電位之間的引導(dǎo)負(fù)載，并且，所述讀出放大器具有兩個連接在所述引導(dǎo)負(fù) 載上以在操作過程中檢測所述引導(dǎo)負(fù)載上的壓降的輸入電極。
全文摘要
本發(fā)明涉及一種整體式低阻抗雙柵電流感測MOSFET。其中，功率開關(guān)包括具有第一源電極、第一柵電極和第一漏電極的第一功率晶體管，以及具有第二源電極、第二柵電極和第二漏電極的第二功率晶體管。功率開關(guān)進(jìn)一步包括具有第三源電極、第三柵電極和第三漏電極的第一引導(dǎo)晶體管。第一、第二和第三漏電極被電連接在一起。第一和第二源電極被電連接在一起。第一和第三柵電極被電連接在一起，并可以獨(dú)立于第二柵電極被偏置。第一功率晶體管的尺寸等于或小于第二功率晶體管的尺寸，并且，第一功率晶體管比第一引導(dǎo)晶體管大。第一功率晶體管、第二功率晶體管和第一引導(dǎo)晶體管整體地集成在集成電路中。
文檔編號H01L27/088GK101908545SQ20101020084
公開日2010年12月8日 申請日期2010年6月7日 優(yōu)先權(quán)日2009年6月5日
發(fā)明者詹姆斯·E·伊爾貝里 申請人:飛兆半導(dǎo)體公司