專利名稱：高驅(qū)動電流三維多重閘極晶體管及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與互補式金氧半導(dǎo)體(CMOS)有關(guān)，特別是指一種高驅(qū)動電流三維多重閘極晶體管及其制法。
背景技術(shù)：
互補式金氧半導(dǎo)體(CMOS)尺寸的微縮可以帶來兩大好處，一是元件性能的提高， 二是功耗的降低。然而，這個趨勢如今卻已經(jīng)達到了極限，元件中的銅互連已經(jīng)導(dǎo)致了串擾、功耗與電阻-電容(RC)延遲等方面的問題。一般來說，互補式金氧半導(dǎo)體尺寸的微縮是將關(guān)鍵的閘極氧化層以降低厚度的方式達成最佳化的目的。然而，當時程進入納米節(jié)點，傳統(tǒng)的二氧化硅已無法再通過持續(xù)降低厚度達成良好的通道控制能力，其過高的漏電流將使得尺寸向下縮小變得無以為繼，雖然目前有使用氮氧化硅的方案，然其有限的介電系數(shù)并無法有效延展互補式金氧半導(dǎo)體的世代演進，目前各大互補式金氧半導(dǎo)體制造廠皆嘗試著不同的幾個方向來達成元件特性的改善。例如，加入局部或全面的應(yīng)變結(jié)構(gòu)通過應(yīng)變力改變通道中硅晶格常數(shù)來提升載子傳輸速度，以提升元件效能。然而，單靠應(yīng)變技術(shù)可能依然無法持續(xù)達成45nm或32nm以下所期盼的元件效能。而導(dǎo)入高介電常數(shù)介電質(zhì)及穩(wěn)定的功函數(shù)閘極金屬層的方式，由于帶電載子可通過穿隧效應(yīng)穿透介電質(zhì)而形成漏電流，導(dǎo)入高介電常數(shù)介電質(zhì)取代傳統(tǒng)Si02或 SiON成為可行的方案之一，以求降低漏電流并達成等效電容以控制通道開關(guān)。此外，亦有廠商改變了過去五十年以來一直都采用的標準平面 (two-dimensional，二度空間)電晶體架構(gòu)，形成了三度空間(three-dimensional)的架構(gòu)。例如，英飛凌科技(Infineon Technologies)發(fā)表了多重閘極場效電晶體(Multi-gate field-effect transistor)技術(shù)，在未來是面對眾多挑戰(zhàn)的解決方法之一。在面積小又需要眾多功能的積體電路上，可比今日的平面單閘極技術(shù)(Planar single-gate)所消耗的功率要小很多。在此新技術(shù)的一項展示中，英飛凌的研究人員測試了采用全新65nm多重閘極場效電晶體架構(gòu)，所制造全球第一個高復(fù)雜性電路，和目前的單間極技術(shù)所生產(chǎn)出相同功能和效能的產(chǎn)品相比較，其面積幾乎要縮小約30%，這類新電晶體的靜態(tài)電流是之前的十分之一而已。依據(jù)研究人員的計算，和目前在生產(chǎn)制程使用的65nm技術(shù)相比，如此的靜態(tài)電流將會使采用的攜帶式裝置的能量使用效率和電池壽命增加達一倍左右，未來的制程技術(shù)(32nm及以下的技術(shù))還將進一步大幅提高此比例。由英飛凌研究員所測試的65nm電路包括超過3，000個主動式電晶體，許多結(jié)果均確認三度空間多重間極技術(shù)和當今的各種成熟技術(shù)一樣的優(yōu)異，但以相同的各種功能來說，所消耗的能量只有傳統(tǒng)平面間極一半左右，在未來的技術(shù)世代來說，此優(yōu)勢將確信會愈來愈重要。目前為止，有關(guān)多重閘極結(jié)構(gòu)的互補式金氧半導(dǎo)體專利甚多，此處不一一贅述，而關(guān)于三維閘極互補式金氧半導(dǎo)體的專利皆非三維的多重閘極結(jié)構(gòu)。換言之，三維的多重閘極互補式金氧半導(dǎo)體結(jié)構(gòu)顯然是半導(dǎo)體產(chǎn)業(yè)未來發(fā)展的趨勢。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種高驅(qū)動電流三維多重閘極晶體管及其制法，其不僅符合半導(dǎo)體產(chǎn)業(yè)未來朝三維、多重閘極結(jié)構(gòu)發(fā)展的趨勢；而且，全新的三維閘極結(jié)構(gòu)相較于現(xiàn)有的N/PM0S的硅通道可具有更高的驅(qū)動電流流動性，實用價值甚佳。本發(fā)明的發(fā)明目的是通過下述技術(shù)方案予以實現(xiàn)的一種高驅(qū)動電流三維多重閘極晶體管，其特征在于包含一硅基底；一隔離層，形成于該硅基底表面；數(shù)個間極，垂直設(shè)置于該絕緣層表面；各間極分別包含一硅鰭片；一硅鍺通道層， 形成于該硅鰭片外側(cè)；一高介電常數(shù)間極介電層，形成于該硅鍺通道層外側(cè)；一保護層，經(jīng)熱處理，形成于該硅鰭片、硅鍺通道層與高介電常數(shù)間極介電層頂端。所述隔離層系埋入氧化層。所述保護層采用氮化硅材質(zhì)。還包含有一第一硬遮罩層，形成于所述保護層表面。所述各閘極與隔離層表面還形成有一金屬閘極。一種高驅(qū)動電流三維多重閘極晶體管的制法，其特征在于至少包含有如下步驟a)提供一鰭式半場效電晶體結(jié)構(gòu)，該鰭式半場效電晶體結(jié)構(gòu)包含一硅基底、形成于硅基底表面的一隔離層及垂直設(shè)置于絕緣層表面的數(shù)個硅鰭片；b)沉積一保護層于硅鰭片頂端；c)于保護層表面沉積并蝕刻、圖案化形成一第一硬遮罩層；d)進行熱處理，使該各硅鰭片外側(cè)壁分別形成一犧牲氧化層；e)移除該各犧牲氧化層；f)于該各硅鰭片外側(cè)形成一硅鍺通道層；g)于該各硅鍺通道層外側(cè)形成一高介電常數(shù)閘極介電層；h)沉積一閘極金屬層于該各閘極與隔離層表面；i)將該閘極金屬層蝕刻、圖案化。所述步驟C)中，所述沉積的方式是利用化學(xué)氣相沉積技術(shù)；所述蝕刻、圖案化的方式是利用反應(yīng)離子蝕刻機進行蝕刻、圖案化至蝕刻終止層。所述步驟d)中，所述熱處理的方式是熱氧化處理，該犧牲氧化層為二氧化硅。所述步驟e)中，是利用稀釋的氫氟酸或緩沖氧化層蝕刻劑移除所述各犧牲氧化層。所述步驟f)中，是以磊晶成長法于該各硅鰭片外側(cè)形成硅鍺通道層。本發(fā)明的有益效果是該高驅(qū)動電流三維多重間極晶體管及其制法，其不僅符合半導(dǎo)體產(chǎn)業(yè)未來朝三維、多重間極結(jié)構(gòu)發(fā)展的趨勢，而且，包含硅鍺通道層及高介電常數(shù)閘極介電層的全新三維金屬閘極結(jié)構(gòu)相較于現(xiàn)有N/PM0S的硅通道可具有更高的驅(qū)動電流流動性，實用價值甚高。


圖1為晶體管較佳實施例的剖面示意圖；圖2為晶體管較佳實施例的制作流程圖；圖3為晶體管較佳實施例制作流程的剖面示意圖一；圖4為晶體管較佳實施例制作流程的剖面示意圖二 ；圖5為晶體管較佳實施例制作流程的剖面示意圖三；圖6為晶體管較佳實施例制作流程的剖面示意圖四。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進一步描述。首先，如圖1所示，本發(fā)明一較佳實施例的高驅(qū)動電流三維多重閘極晶體管10，包含有一硅基底12、一隔離層13與數(shù)個閘極14。該隔離層13，埋入氧化層(Buried Oxide, BOX)，形成于該硅基底12表面，為一絕緣層，可降低寄生電容現(xiàn)象。該各閘極14，分別包含一硅鰭片(Si-fin) 22，垂直設(shè)置于該絕緣層14表面(以上屬鰭狀半場效電晶體結(jié)構(gòu))；一硅鍺通道層(SiGeChannel)24，形成于該硅鰭片22外側(cè)；一高介電常數(shù)(Hi-K)間極介電層26，形成于該硅鍺通道層24外側(cè)；一保護層28，經(jīng)熱處理 (Thermal treatment)的氮化硅(SiNx)材質(zhì)，形成于該硅鰭片22、硅鍺通道層24與高介電常數(shù)閘極介電層26頂端。此外，該高驅(qū)動電流三維多重閘極晶體管10還包含有一第一硬遮罩層15，該層為二氧化硅，蝕刻形成于該保護層28表面；一閘極金屬層16，形成于各該閘極14與隔離層13 表面。如圖2所示，該高驅(qū)動電流三維多重閘極晶體管10的制法如下第一步驟110，提供一鰭式半場效電晶體(FinFET)結(jié)構(gòu)30 該鰭式半場效電晶體結(jié)構(gòu)30包含一硅基底12、形成于該硅基底12表面的隔離層13及垂直設(shè)置于該絕緣層13 表面的數(shù)個硅鰭片22。參見圖3。第二步驟120，沉積保護層28于硅鰭片22頂端；并且，該保護層28經(jīng)過熱處理。第三步驟130，于保護層28表面沉積并蝕刻、圖案化形成第一硬遮罩層15 該沉積的方式是利用化學(xué)氣相沉積技術(shù)(Chemical VaporDeposition, CVD)；該蝕刻、圖案化的方式是利用反應(yīng)離子蝕刻機(Reactive Ion Etcher, R. I. Ε.)進行蝕刻、圖案化至蝕刻終止層 (Etch Stop Layer)0第四步驟140，進行熱處理，使該各硅鰭片22外側(cè)壁分別形成一犧牲氧化層31 該熱處理的方式是熱氧化處理；該犧牲氧化層31為二氧化硅。參見圖4。第五步驟150，移除該各犧牲氧化層30 利用稀釋的氫氟酸(Diluted HF, DHF)或緩沖氧化層蝕刻劑(HF+NH4F，Β0Ε)移除該各犧牲氧化層31，于硅鰭片22外側(cè)形成凹陷部位32。參見圖5。第六步驟160，于該各硅鰭片22外側(cè)的凹陷部位32內(nèi)形成一硅鍺通道層24 以磊晶成長法(Epi-growth)于該各凹陷部位32形成硅鍺通道層24。參見圖6。第七步驟170，于該各硅鍺通道層24外側(cè)形成一高介電常數(shù)間極介電層26 利用
5原子沉積技術(shù)(Atomic Layer Deposition, ALD)或化學(xué)氣相沉積(CVD)于各硅鍺通道層24 外側(cè)形成高介電常數(shù)間極介電層26。第八步驟180，沉積閘極金屬層16于該各閘極14與隔離層13表面。第九步驟190，于該閘極金屬層16表面蝕刻、圖案化亦利用化學(xué)氣相沉積技術(shù)及反應(yīng)離子蝕刻技術(shù)進行蝕刻、圖案化至蝕刻終止層。前述蝕刻終止層主要是用以控制蝕刻程度。以此，本發(fā)明該高驅(qū)動電流三維多重閘極晶體管10可至少獲得以下特色該高驅(qū)動電流三維多重閘極晶體管10不僅符合半導(dǎo)體產(chǎn)業(yè)未來朝三維、多重閘極結(jié)構(gòu)發(fā)展的趨勢，而獲得降低消耗功率、提升攜帶式裝置的能量使用效率與電池壽命等效果。而且，高介電常數(shù)(Hi-K)/金屬閘極將居于小于65nm的CMOS技術(shù)的主流。此外，各該硅鍺通道層24相較于現(xiàn)有N/PM0S的硅通道具有相對高的驅(qū)動電流流動性，而各該閘極 14的保護層28可在制程中使用稀釋氫氟酸或緩沖氧化層蝕刻劑移除犧牲氧化層30及閘極金屬層蝕刻過程中保護硅鰭片22。由上可知，本發(fā)明所提供的高驅(qū)動電流三維多重閘極晶體管及其制法，其不僅符合半導(dǎo)體產(chǎn)業(yè)未來朝三維、多重間極結(jié)構(gòu)發(fā)展的趨勢，而且，包含硅鍺通道層及高介電常數(shù)閘極介電層的全新三維金屬閘極結(jié)構(gòu)相較于現(xiàn)有N/PM0S的硅通道可具有更高的驅(qū)動電流流動性，實用價值甚高。
權(quán)利要求
1.一種高驅(qū)動電流三維多重間極晶體管，其特征在于包含一硅基底；一隔離層，形成于該硅基底表面；數(shù)個間極，垂直設(shè)置于該絕緣層表面；各間極分別包含一硅鰭片；一硅鍺通道層，形成于該硅鰭片外側(cè)；一高介電常數(shù)間極介電層，形成于該硅鍺通道層外側(cè)；一保護層，經(jīng)熱處理，形成于該硅鰭片、硅鍺通道層與高介電常數(shù)間極介電層頂端。
2.如權(quán)利要求1所述的高驅(qū)動電流三維多重閘極晶體管，其特征在于所述隔離層系埋入氧化層。
3.如權(quán)利要求1所述的高驅(qū)動電流三維多重閘極晶體管，其特征在于所述保護層采用氮化硅材質(zhì)。
4.如權(quán)利要求1所述的高驅(qū)動電流三維多重間極晶體管，其特征在于還包含有一第一硬遮罩層，形成于所述保護層表面。
5.如權(quán)利要求1所述的高驅(qū)動電流三維多重閘極晶體管，其特征在于所述各閘極與隔離層表面還形成有一金屬閘極。
6.一種高驅(qū)動電流三維多重間極晶體管的制法，其特征在于至少包含有如下步驟a)提供一鰭式半場效電晶體結(jié)構(gòu)，該鰭式半場效電晶體結(jié)構(gòu)包含一硅基底、形成于硅基底表面的一隔離層及垂直設(shè)置于絕緣層表面的數(shù)個硅鰭片；b)沉積一保護層于硅鰭片頂端；c)于保護層表面沉積并蝕刻、圖案化形成一第一硬遮罩層；d)進行熱處理，使該各硅鰭片外側(cè)壁分別形成一犧牲氧化層；e)移除該各犧牲氧化層；f)于該各硅鰭片外側(cè)形成一硅鍺通道層；g)于該各硅鍺通道層外側(cè)形成一高介電常數(shù)間極介電層；h)沉積一閘極金屬層于該各閘極與隔離層表面；i)將該閘極金屬層蝕刻、圖案化。
7.如權(quán)利要求6所述高驅(qū)動電流三維多重間極晶體管的制法，其特征在于所述步驟c)中，所述沉積的方式是利用化學(xué)氣相沉積技術(shù)；所述蝕刻、圖案化的方式是利用反應(yīng)離子蝕刻機進行蝕刻、圖案化至蝕刻終止層。
8.如權(quán)利要求6所述高驅(qū)動電流三維多重間極晶體管的制法，其特征在于所述步驟d)中，所述熱處理的方式是熱氧化處理，該犧牲氧化層為二氧化硅。
9.如權(quán)利要求6所述高驅(qū)動電流三維多重間極晶體管的制法，其特征在于所述步驟e)中，是利用稀釋的氫氟酸或緩沖氧化層蝕刻劑移除所述各犧牲氧化層。
10.如權(quán)利要求6所述高驅(qū)動電流三維多重閘極晶體管的制法，其特征在于所述步驟f)中，是以磊晶成長法于該各硅鰭片外側(cè)形成硅鍺通道層。
全文摘要
本發(fā)明提供一種高驅(qū)動電流三維多重閘極晶體管及其制法，該晶體管包含有硅基底；隔離層，形成于該硅基底表面；數(shù)個閘極，垂直設(shè)置于該絕緣層表面，分別包含硅鰭片，硅鍺通道層，形成于該硅鰭片外側(cè)，高介電常數(shù)閘極介電層，形成于該硅鍺通道層外側(cè)，保護層，是經(jīng)熱處理，形成于該硅鰭片、硅鍺通道層與高介電常數(shù)閘極介電層頂端。該高驅(qū)動電流三維多重閘極晶體管及其制法，其不僅符合半導(dǎo)體產(chǎn)業(yè)未來朝三維、多重閘極結(jié)構(gòu)發(fā)展的趨勢，而且，包含硅鍺通道層及高介電常數(shù)閘極介電層的全新三維金屬閘極結(jié)構(gòu)相較于現(xiàn)有N/PMOS的硅通道可具有更高的驅(qū)動電流流動性，實用價值甚高。
文檔編號H01L21/28GK102222691SQ20101014546
公開日2011年10月19日 申請日期2010年4月13日 優(yōu)先權(quán)日2010年4月13日
發(fā)明者廖文翔, 廖昱基, 拾己寰, 王浩, 胡明哲, 顧豪爽 申請人:聯(lián)合大學(xué)