專利名稱：：一種基于絕緣體上硅工藝的cmos環(huán)形振蕩器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路設(shè)計及信號處理
技術(shù)領(lǐng)域：
，特別是一種基于絕緣體上硅工藝的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)環(huán)形振蕩器。
背景技術(shù)：
：隨著無線通信技術(shù)的快速發(fā)展，在射頻前端應(yīng)用領(lǐng)域越來越需要高性能、低成本的鎖相環(huán)(PhaseLockLoop)電路及其基本單元振蕩器。鎖相環(huán)是通信電路和高速系統(tǒng)中鎖相環(huán)模塊電路的重要組成單元，它主要用來產(chǎn)生時間基準(zhǔn)，其性能決定了整個系統(tǒng)性能的好壞。壓控振蕩器(Voltage-ControlledOscillator)是鎖相環(huán)電路中工作在最高頻率的單元，近年來，人們對壓控振蕩器進(jìn)行了廣泛的研究。在集成電路中實現(xiàn)的壓控振蕩器主要有兩類LC壓控振蕩器和環(huán)形振蕩器。環(huán)形振蕩器是廣泛應(yīng)用于多種集成電路芯片設(shè)計的振蕩器標(biāo)準(zhǔn)結(jié)構(gòu)之一，提供穩(wěn)定的頻率輸出。傳統(tǒng)體硅CMOS環(huán)形振蕩器由于工藝技術(shù)的局限性，導(dǎo)致無法實現(xiàn)高阻襯底，同時也無法降低寄生電容量、無法很好地控制襯底噪聲，振蕩頻率受電源電壓及襯底電壓變化的影響很大，當(dāng)電源電壓降低一半時，振蕩頻率要降低一半以上。給出了傳統(tǒng)體硅CMOS環(huán)形振蕩器的電路結(jié)構(gòu)，如圖1所示。目前集成電路領(lǐng)域應(yīng)用于環(huán)形振蕩器設(shè)計的主要工藝技術(shù)包括傳統(tǒng)體硅RFCMOS技術(shù)及SiGeBiCMOS技術(shù)，其中SiGeBiCMOS技術(shù)一般應(yīng)用于LC壓控振蕩器設(shè)計，提供更好的相位噪聲性能；傳統(tǒng)體硅RFCMOS技術(shù)更適宜于環(huán)形振蕩器設(shè)計，然而，傳統(tǒng)體硅RFCMOS技術(shù)在噪聲、特征頻率方面的限制使之在高頻、高性能射頻應(yīng)用中并不占優(yōu)勢。傳統(tǒng)體硅CMOS器件結(jié)構(gòu)剖面圖，如圖2所示，器件的有源區(qū)直接位于襯底之上，無法實現(xiàn)全介質(zhì)隔離，由此帶來的寄生可控硅閂鎖效應(yīng)會使電路存在潛在失效危險，同時，由于特征尺寸縮小，電源電壓降低導(dǎo)致的軟失效問題會使電路的抗干擾能力下降，可靠性降低。傳統(tǒng)體硅CMOS器件之間的隔離區(qū)所占芯片面積會隨著器件尺寸的減小而增大，由此帶來更多寄生電容，不利于提高集成密度及電路速度。同時，由于器件尺寸縮小帶來的各種多維非線性效應(yīng)會變得更加明顯，嚴(yán)重影響電路性能。
發(fā)明內(nèi)容本發(fā)明的目的是推出一種基于絕緣體上硅工藝的CMOS環(huán)形振蕩器，該環(huán)形振蕩器充分利用了絕緣體上硅工藝技術(shù)的特點，并且在電路設(shè)計中采用經(jīng)過改進(jìn)的新型電路結(jié)構(gòu)形式，具有結(jié)構(gòu)簡單，噪聲低，穩(wěn)頻性能好的優(yōu)點，具有很好的應(yīng)用前景。本發(fā)明的目的是這樣實現(xiàn)的本發(fā)明采用的絕緣體上硅CMOS器件結(jié)構(gòu)為在絕緣襯底(硅襯底)上生長一層單晶硅薄膜，器件就制造在表層很薄的這層硅膜中，器件與襯底之間由一層隱埋氧化層隔開。以P管為例，通過光刻，氧化，淀積和離子注入等工藝手段，在硅膜中形成P型源漏區(qū)，N型溝道區(qū)及N型溝道區(qū)上方的柵氧和多晶硅柵。兩個P管之間通過場區(qū)氧化層隔開。正是采用這種獨特的結(jié)構(gòu)使得本發(fā)明絕緣體上硅CMOS器件具有了普通體硅器件無法比擬的優(yōu)點。一種基于絕緣體上硅工藝的CMOS環(huán)形振蕩器，含IN端、OUT端、電源VDD和地線GND，其中IN端為監(jiān)測端，OUT端為輸出端，特點是該基于絕緣體上硅工藝的CMOS環(huán)形振蕩器還含第一MOS管Ml、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七M(jìn)OS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第^^一MOS管Mil、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七M(jìn)OS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二i^一MOS管M21、第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7，其中第一MOS管Ml、第三MOS管M3、第五MOS管M5、第七M(jìn)OS管M7、第九MOS管M9、第i^一MOS管Mil、第十三MOS管M13為增強(qiáng)型絕緣體上硅體連接(BC)PMOS管，第二MOS管M2、第四MOS管M4、第六MOS管M6、第八MOS管M8、第十MOS管MlO、第十二MOS管M12、第十四MOS管M14為增強(qiáng)型絕緣體上硅體連接(BC)NMOS管，第十五MOS管M15、第十六MOS管M16、第十七M(jìn)OS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二^^一MOS管M21為耗盡型絕緣體上硅浮體(FB)NMOS管。一種基于絕緣體上硅工藝的CMOS環(huán)形振蕩器的電路連接，第一MOS管Ml與第二MOS管M2柵極、漏極分別連接在一起，第一MOS管Ml的源極與電源連接，第二MOS管M2的源極與第十五MOS管M15的漏極連接，第十五MOS管M15的源極與柵極連接在一起后接地，第一MOS管Ml、第二MOS管M2、第十五MOS管M15構(gòu)成了環(huán)形振蕩器的第一級(stagel)；第三MOS管M3與第四MOS管M4柵極、漏極分別連接在一起，第三MOS管M3的源極與電源連接，第四MOS管M4的源極與第十六MOS管M16的漏極連接，第十六MOS管M16的源極與柵極連接在一起后接地，第三MOS管M3、第四MOS管M4、第十六MOS管M16構(gòu)成了環(huán)形振蕩器的第二級(Stage2)；第五MOS管M5與第六MOS管M6柵極、漏極分別連接在一起，第五MOS管M5的源極與電源連接，第六MOS管M6的源極與第十七M(jìn)OS管M17的漏極連接，第十七M(jìn)OS管M17的源極與柵極連接在一起后接地，第五MOS管M5、第六MOS管M6、第十七M(jìn)OS管M17構(gòu)成了環(huán)形振蕩器的第三級(Stage3)；第七M(jìn)OS管M7與第八MOS管M8柵極、漏極分別連接在一起，第七M(jìn)OS管M7的源極與電源連接，第八MOS管M8的源極與第十八MOS管M18的漏極連接，第十八MOS管M18的源極與柵極連接在一起后接地，第七M(jìn)OS管M7、第八MOS管M8、第十八MOS管M18構(gòu)成了環(huán)形振蕩器的第四級(staged；第九MOS管M9與第十MOS管MlO柵極、漏極分別連接在一起，第九MOS管M9的源極與電源連接，第十MOS管MlO的源極與第十九MOS管M19的漏極連接，第十九MOS管M19的源極與柵極連接在一起后接地，第九MOS管M9、第十MOS管M10、第十九MOS管Ml五構(gòu)成了環(huán)形振蕩器的第五級(Stage5)；第十一MOS管Ml1與第十二MOS管M12柵極、漏極分別連接在一起，第十一MOS管Ml1的源極與電源連接，第十二MOS管M12的源極與第二十MOS管M20的漏極連接，第二十MOS管M20的源極與柵極連接在一起后接地，第i^一MOS管Mil、第十二MOS管M12、第二十MOS管M20構(gòu)成了環(huán)形振蕩器的第六級(stagee)，第十三MOS管M13與第十四MOS管M14柵極、漏極分別連接在一起，第十三MOS管M13的源極與電源連接，第十四MOS管M14的源極與第二十一MOS管M21的漏極連接，第二十一MOS管M21的源極與柵極連接在一起后接地，第十三MOS管M13、第十四MOS管M14、第二i^一MOS管M21構(gòu)成了環(huán)形振蕩器的第七級(Stage7).本發(fā)明所采用的絕緣體上硅工藝技術(shù)(絕緣體硅CMOS器件結(jié)構(gòu))特別適宜于環(huán)形振蕩器應(yīng)用，因為它所特有的高阻襯底及隱埋氧化層可以顯著地降低串?dāng)_和最小化寄生電容，更好地屏蔽襯底噪聲，同時，本發(fā)明在原有傳統(tǒng)環(huán)形振蕩器結(jié)構(gòu)基礎(chǔ)上NMOS管源端接耗盡型絕緣體上硅浮體(FB)NMOS管，利用浮體管體區(qū)懸浮的特殊器件結(jié)構(gòu)，改進(jìn)了上升時間與電源電壓的關(guān)系，并改進(jìn)了頻率輸出與電源電壓的相關(guān)性，從而更好地提供穩(wěn)定頻率輸出。本發(fā)明能夠通過基于絕緣體上硅CMOS工藝的簡單電路結(jié)構(gòu)實現(xiàn)高性能的環(huán)形振蕩器，與傳統(tǒng)的體硅CMOS環(huán)形振蕩器相比，本發(fā)明的優(yōu)點在于現(xiàn)以采用0.6μm的絕緣體上硅CMOS工藝制造的環(huán)形振蕩器為例說明之。(1)、本發(fā)明由于采用絕緣體上硅CMOS工藝，改進(jìn)了上升沿時間，當(dāng)電源電壓為VDD時，充電時間為T秒，上升沿時間可改善為<formula>formulaseeoriginaldocumentpage5</formula>可見，隨著電源電壓的加大，上升時間逐步減少；(2)、本發(fā)明由于采用絕緣體上硅CMOS工藝，改進(jìn)了下降時間，當(dāng)放電過程中，由于耗盡型NMOS管是浮體管，而且處于飽和狀態(tài)，相當(dāng)于一個電流源管，即放電電流基本由該絕緣體上硅浮體(FB)NMOS管的飽和電流決定，可估算放電時間為一較恒定量，比較傳統(tǒng)體硅環(huán)形振蕩器放電時間有較大改善；(3)、本發(fā)明由于采用絕緣體上硅CMOS工藝，振蕩周期可寫為<formula>formulaseeoriginaldocumentpage5</formula>可見該振蕩頻率在某一特定電源電壓Vdd下有一最穩(wěn)定頻率輸出，也即得到穩(wěn)定的頻率量。圖1為傳統(tǒng)絕緣體硅CMOS工藝環(huán)形振蕩器電路拓?fù)?為傳統(tǒng)絕緣體硅CMOS工藝器件截面3為本發(fā)明絕緣體硅CMOS工藝器件截面4為本發(fā)明的電路5為本發(fā)明的基于絕緣體上硅工藝的CMOS環(huán)形振蕩器芯片6為本發(fā)明的頻率輸出穩(wěn)定曲線具體實施例方式本發(fā)明的技術(shù)方案就是具體的實施例，這里就不再贅述。下面詳盡介紹本發(fā)明的工作過程。參閱圖4，當(dāng)IN端為高電平，電源電壓開始供電之后，第一MOS管Ml與第MOS管M2構(gòu)成的反相器輸出低電平，即通過第一級(stage1)完成反相；同時，第三MOS管M3與第四MOS管M4構(gòu)成的反相器輸出高電平，即通過第二級(Stage2)完成反相；第五MOS管M5與第六MOS管M6構(gòu)成的反相器輸出低電平，即通過第三級(Stage3)完成反相；第七M(jìn)OS管M7與第八MOS管M8構(gòu)成的反相器輸出高電平，即通過第四級(Stage4)完成反相；第九MOS管M9與第十MOS管MlO構(gòu)成的反相器輸出高電平，即通過第五級(Stage5)完成反相；第十一MOS管Ml1與第十二MOS管M12構(gòu)成的反相器輸出低電平，即通過第六級(stagee)完成反相；第十三MOS管M13與第十四MOS管M14構(gòu)成的反相器輸出低電平，即通過第七級(Stage7)完成反相；最終通過OUT端反饋到輸入端IN去，將其拉至低電平。根據(jù)巴克豪斯判據(jù)H(Jo0)I^1ZH(jcoQ)=180°環(huán)路增益可約等于1U071(1+M}7每級相移約為26度。本發(fā)明中元件參數(shù)為，增強(qiáng)型絕緣體上硅體連接(BC)NMOS管尺寸為4/0.6μm，增強(qiáng)型絕緣體上硅體連接(BC)PMOS管尺寸為8/0.6μm，耗盡型絕緣體上硅浮體(FB)NMOS管尺寸為2/0.6μm。本發(fā)明基于的絕緣體上硅工藝具體數(shù)據(jù)如表1所示表1<table>tableseeoriginaldocumentpage6</column></row><table>頂層金屬厚度本發(fā)明的環(huán)形振蕩器適于900MHzUHFRFID無線射頻識別接收機(jī)前端應(yīng)用。權(quán)利要求一種基于絕緣體上硅工藝的CMOS環(huán)形振蕩器，該振蕩器含IN端、OUT端、電源VDD和地線GND，其中IN端為監(jiān)測端，OUT端為輸出端，其特征在于，該振蕩器還含第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七M(jìn)OS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七M(jìn)OS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第一電容C1、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7，其中第一MOS管M1、第三MOS管M3、第五MOS管M5、第七M(jìn)OS管M7、第九MOS管M9、第十一MOS管M11、第十三MOS管M13為增強(qiáng)型絕緣體上硅體連接(BC)PMOS管；第二MOS管M2、第四MOS管M4、第六MOS管M6、第八MOS管M8、第十MOS管M10、第十二MOS管M12、第十四MOS管M14為增強(qiáng)型絕緣體上硅體連接(BC)NMOS管；第十五MOS管M15、第十六MOS管M16、第十七M(jìn)OS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21為耗盡型絕緣體上硅浮體(FB)NMOS管；具體電路形式為第一MOS管M1與第二MOS管M2柵極、漏極分別連接在一起，第一MOS管M1的源極與電源連接，第二MOS管M2的源極與第十五MOS管M15的漏極連接，第十五MOS管M15的源極與柵極連接在一起后接地，第一MOS管M1、第二MOS管M2、第十五MOS管M15構(gòu)成了環(huán)形振蕩器的第一級(stage1)；第三MOS管M3與第四MOS管M4柵極、漏極分別連接在一起，第三MOS管M3的源極與電源連接，第四MOS管M4的源極與第十六MOS管M16的漏極連接，第十六MOS管M16的源極與柵極連接在一起后接地，第三MOS管M3、第四MOS管M4、第十六MOS管M16構(gòu)成了環(huán)形振蕩器的第二級(stage2)；第五MOS管M5與第六MOS管M6柵極、漏極分別連接在一起，第五MOS管M5的源極與電源連接，第六MOS管M6的源極與第十七M(jìn)OS管M17的漏極連接，第十七M(jìn)OS管M17的源極與柵極連接在一起后接地，第五MOS管M5、第六MOS管M6、第十七M(jìn)OS管M17構(gòu)成了環(huán)形振蕩器的第三級(stage3)；第七M(jìn)OS管M7與第八MOS管M8柵極、漏極分別連接在一起，第七M(jìn)OS管M7的源極與電源連接，第八MOS管M8的源極與第十八MOS管M18的漏極連接，第十八MOS管M18的源極與柵極連接在一起后接地，第七M(jìn)OS管M7、第八MOS管M8、第十八MOS管M18構(gòu)成了環(huán)形振蕩器的第四級(stage4)；第九MOS管M9與第十MOS管M10柵極、漏極分別連接在一起，第九MOS管M9的源極與電源連接，第十MOS管M10的源極與第十九MOS管M19的漏極連接，第十九MOS管M19的源極與柵極連接在一起后接地，第九MOS管M9、第十MOS管M10、第十九MOS管M19構(gòu)成了環(huán)形振蕩器的第五級(stage5)；第十一MOS管M11與第十二MOS管M12柵極、漏極分別連接在一起，第十一MOS管M11的源極與電源連接，第十二MOS管M12的源極與第二十MOS管M20的漏極連接，第二十MOS管M20的源極與柵極連接在一起后接地，第十一MOS管M11、第十二MOS管M12、第二十MOS管M20構(gòu)成了環(huán)形振蕩器的第六級(stage6)；第十三MOS管M13與第十四MOS管M14柵極、漏極分別連接在一起，第十三MOS管M13的源極與電源連接，第十四MOS管M14的源極與第二十一MOS管M21的漏極連接，第二十一MOS管M21的源極與柵極連接在一起后接地，第十三MOS管M13、第十四MOS管M14、第二十一MOS管M21構(gòu)成了環(huán)形振蕩器的第七級(stage7)。全文摘要本發(fā)明公開了一種基于絕緣體上硅工藝的CMOS環(huán)形振蕩器，其電路設(shè)計采用增強(qiáng)型絕緣體上硅體連接(BC)NMOS管源端接耗盡型絕緣體上硅浮體(FB)NMOS管，利用浮體管體區(qū)懸浮的特殊器件結(jié)構(gòu)，改進(jìn)了上升時間與電源電壓的關(guān)系，并改進(jìn)了頻率輸出與電源電壓的相關(guān)性，從而更好地提供穩(wěn)定頻率輸出，并利用絕緣體上硅工藝器件的高阻襯底及隱埋氧化層，顯著降低串?dāng)_和最小化寄生電容，更好地屏蔽襯底噪聲。本發(fā)明的振蕩頻率隨電源電壓的變化很小，線路簡單，具有很強(qiáng)的實用性。文檔編號H01L27/12GK101814512SQ20101012245公開日2010年8月25日申請日期2010年3月11日優(yōu)先權(quán)日2010年3月11日發(fā)明者石春琦,賴宗聲,陳磊申請人:華東師范大學(xué)