專利名稱：氮化硅的選擇性蝕刻的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致關(guān)于集成電路的半導(dǎo)體器件與結(jié)構(gòu)，更明確地，關(guān)于蝕刻含硅與氮的介電層的方法。
背景技術(shù)：
自從數(shù)十年前問世以來，半導(dǎo)體器件的幾何圖案已經(jīng)顯著地減少尺寸?，F(xiàn)代半導(dǎo)體制造裝置例行地產(chǎn)生250nm、180nm與65nm特征尺寸的器件，而正在發(fā)展與實施新裝置以產(chǎn)生更小幾何圖案的器件。然而，較小的尺寸意味著器件必須較接近彼此而一同運作，而這會提高電干擾(包括串?dāng)_與寄生電容)的可能性。為了減少電干擾的程度，介電絕緣材料用來填充間隔、溝槽以及元件、金屬線路與其他器件特征結(jié)構(gòu)之間的空間。選擇介電材料是針對其易于形成于器件特征結(jié)構(gòu)之間的空間中以及其低介電常數(shù)(即，“k值”)。較低k值的介電質(zhì)能更好地讓串?dāng)_與RC時間延遲減至最小，并減少器件的整體功率消耗。一種通常應(yīng)用的介電材料為氧化硅。此外，半導(dǎo)體器件形成的過程中，已經(jīng)在多種應(yīng)用中將氮化硅介電膜應(yīng)用成阻障層或蝕刻終止層，并將其形成鄰接或接近氧化硅層。氮化硅介電膜可提供結(jié)構(gòu)(諸如晶體管柵極或位于其下方的金屬接觸)所需的保護(hù)。制造過程中，干法化學(xué)處理可應(yīng)用于接觸清潔步驟或隨后處理(例如，基板上的硅化物層的形成)之前的清潔步驟中。這些傳統(tǒng)處理需要氧化硅清潔化學(xué)物吸附或聚集于晶圓表面上。然而，與頂部(晶圓表面附近)相比， 接觸孔或溝槽底部附近較少的聚集導(dǎo)致接觸孔(或溝槽)底部的氧化硅移除比頂表面少。 對于硅化物前清潔與接觸清潔應(yīng)用而言，上述處理具有高的氧化物/氮化硅蝕刻選擇性。然而，對某些應(yīng)用而言，需要蝕刻氮化硅。例如，若有某些殘余氮化硅留在接觸表面，上述高選擇性處理無法用來自表面清潔氮化硅而不傷害氧化物層。其他實施例中，需要更高的氮化硅/氧化物蝕刻選擇性。例如，對氧化硅內(nèi)襯(liner)沉積之前的淺溝槽隔離 (STI)溝槽清潔應(yīng)用而言，高氧化硅/氮化硅蝕刻選擇性的處理會通過對氮化硅層下方的襯墊氧化物層底切而造成溝槽頂部附近的突出，因而在溝槽填充后形成溝槽缺陷。因此，技術(shù)中需要一種蝕刻氮化硅材料的改良蝕刻處理。

發(fā)明內(nèi)容
本文提供一種蝕刻含硅與 氮的介電層的方法，其促進(jìn)介電層的選擇性氧化。某些實施例中，上述方法可包括提供具有含硅與氮的介電層配置于其上的基板；利用遠(yuǎn)端等離子體自包含氫氣(H2)與三氟化氮(NF3)的工藝氣體形成反應(yīng)物種；及利用反應(yīng)物種蝕刻介電層。某些實施例中，工藝氣體可進(jìn)一步包括氨(NH3)。某些實施例中，氧化物層配置為鄰近于介電層。某些實施例中，介電層相對氧化物層的蝕刻選擇比為大于1且可高達(dá)約4。某些實施例中，介電層相對氧化物層的蝕刻選擇比為高于0.8且高達(dá)約1。某些實施例中，介電層可具有氧化物層配置于其上，而基板可進(jìn)一步包括金屬硅化物。某些實施例 中，介電層相對氧化物層的蝕刻選擇比為大于1且高達(dá)約4，而介電層相對金屬硅化物層的蝕刻選擇比為高于1。某些實施例中，介電層可具有氧化物層配置于其下，而基板可進(jìn)一步包括硅。某些實施例中，介電層相對氧化物層的蝕刻選擇比為高于1且高達(dá)約4 ；而介電層相對基板的蝕刻選擇比為高于1。


為了更詳細(xì)地了解本發(fā)明的上述特征，可參照實施例(某些描繪于附圖中)來理解本發(fā)明簡短概述于上的特定描述。然而，需注意附圖僅描繪本發(fā)明的典型實施例而因此不被視為其范圍的限制因素，因為本發(fā)明可允許其他等效實施例。圖1根據(jù)本發(fā)明某些實施例描繪蝕刻介電層的處理的流程圖。圖2根據(jù)本發(fā)明某些實施例描繪適合用于處理的半導(dǎo)體基板的示意性側(cè)視圖。圖3A-B根據(jù)圖1的處理的某些實施例分別示意性描繪半導(dǎo)體結(jié)構(gòu)的制造階段。圖4A-B根據(jù)圖1的處理的某些實施例分別示意性描繪半導(dǎo)體結(jié)構(gòu)的制造階段。圖5描繪適合執(zhí)行本發(fā)明的部分的蝕刻反應(yīng)器。為了促進(jìn)理解，盡可能應(yīng)用相同的元件符號來標(biāo)示圖示中相同的元件。為了說明之故，已經(jīng)簡化圖示且未按照比例繪制。
具體實施例方式本發(fā)明的實施例提供蝕刻基板上含硅與氮的介電層的方法。本發(fā)明的實施例可有利地提供介電層的選擇性蝕刻。某些實施例中，包括氫氣(H2)、三氟化氮(NF3)與選用性的氨(NH3)的工藝氣體可用來形成等離子體。通過調(diào)整工藝氣體的成分的流率比，可將介電層相對氧化物層的蝕刻選擇比控制在約0. 8至約4之間，由此促進(jìn)蝕刻介電層的處理彈性。 某些實施例中，選擇性蝕刻方法可選擇性(等向性或非等向性)地移除介電層的至少某些部分。某些實施例中，介電層相對金屬、金屬硅化物或氧化物層的至少一者的蝕刻選擇比可大于1與/或高達(dá)約4。因此，本發(fā)明處理促進(jìn)介電層的選擇性蝕刻。圖1描繪蝕刻含硅與氮的介電層的方法100。方法100參照圖2A-B加以描述，其描繪與圖1的方法對應(yīng)的部分制造的半導(dǎo)體結(jié)構(gòu)。方法100可執(zhí)行于任何適當(dāng)?shù)奈g刻室 (例如，可自應(yīng)用材料公司(加州圣克拉拉市)取得的SIC0NITMPreclean處理腔室)或其他適當(dāng)?shù)奈g刻室(例如，參照圖5描述于下的蝕刻室)中。蝕刻室可為獨立的腔室或群集工具的部分，例如群集工具的ENDURA 生產(chǎn)線的一部分(亦可自應(yīng)用材料公司取得)。圖2描繪適合依照本發(fā)明某些實施例加以處理的基板200的示意性圖示?；?200可包括一或更多部分形成的半導(dǎo)體結(jié)構(gòu)形成于其中或其上。上述半導(dǎo)體結(jié)構(gòu)可包括金屬互連結(jié)構(gòu)、雙鑲嵌(dual-damascene)結(jié)構(gòu)、晶體管器件、閃存器件、動態(tài)隨機(jī)存取存儲器器件、或任何需要利用本文所述的方法選擇性蝕刻含硅與氮的介電層的半導(dǎo)體結(jié)構(gòu)。雖然描述于下的方法100參照圖2中所繪示的半導(dǎo)體基板200，但方法100可適用于任何適當(dāng)?shù)膽?yīng)用(諸如，圖3A-B與圖4A-B示范性描繪的那些應(yīng)用)，且可進(jìn)一步適用于任何其他能自本文所述的可調(diào)整的蝕刻方法受益的適當(dāng)半導(dǎo)體結(jié)構(gòu)。方法100開始于步驟102，其中提供基板200?；?00可為任何適當(dāng)基板，諸如硅基板、III-V化合物基板、硅鍺(SiGe)基板、外延-基板(印i-substrate)、絕緣體上硅 (SOI)基板、顯示器基板(諸如液晶顯示器(LCD)、等離子體顯示器、電致發(fā)光(EL)燈顯示器)、發(fā)光二極管(LED)基板等等。某些實施例中，基板200可為半導(dǎo)體晶圓(諸如，200mm、 300mm等等的硅晶圓)。

基板200可選擇性具有其他層形成于其中或其上，例如可形成其他器件、導(dǎo)電線路等等的介電與導(dǎo)電材料(未顯示)。例如，某些實施例中，且描繪于圖2中，基板200示范性地包括至少第一層202，在該第一層202上配置有第二層204。取決于應(yīng)用，第一與第二層202、204可具有多種組合。例如，層202、204之一者可為含硅與氮的介電層。某些實施例中，介電層可包括氮化硅(Si3N4)、摻雜氮的碳化硅(SiNC)、摻雜氧與氮的碳化硅等等。第一或第二層202、204的另一者(例如，非含硅與氮的介電層)可包括即將相對介電層而被選擇性地蝕刻的材料，或者在蝕刻介電層時不被蝕刻的材料。某些實施例中，另一層可包括硅、多晶硅或硅化物(例如，金屬硅化物)。適當(dāng)?shù)慕饘俟杌锟砂ㄦ嚬杌?(NiSi)、鎳鉬硅化物(NiPtSi)與鉆硅化物(CoSi2)。某些實施例中，另一層可包括氧化物層， 例如二氧化硅(SiO2)層。某些實施例中，第二層204可包括至少一特征結(jié)構(gòu)206配置于其中。上述特征結(jié)構(gòu)可包括溝槽、通孔、開口、間隔或其他高深寬比的特征結(jié)構(gòu)。如圖2示意性描繪般，第二層 204包括特征結(jié)構(gòu)206，其暴露即將由本文所述發(fā)明方法蝕刻的第一層202的表面208。因此，本文所述的方法可用來蝕刻特征結(jié)構(gòu)206進(jìn)入第二層204 (例如，蝕刻特征結(jié)構(gòu)進(jìn)入含硅與氮的介電層而不實質(zhì)傷害下層)，以清潔第一層的表面208 (例如，清潔殘余的含硅與氮的材料或移除表面上的天然氧化物層)等等。因此，本文揭露的發(fā)明方法可適當(dāng)?shù)貞?yīng)用來相對第二層204選擇性地蝕刻第一層202或相對第一層202選擇性地蝕刻第二層204。 此外，層的相對組合在已知應(yīng)用中會有所變化(例如，含硅與氮的介電層可配置于其他層之下或之間)。某些上述應(yīng)用的實施例參照圖3A-B與圖4A-B而更詳細(xì)地討論于下。接下來，步驟104，利用等離子體自蝕刻氣體形成反應(yīng)物種。某些實施例中，等離子體可為遠(yuǎn)端等離子體。蝕刻氣體可包括氫氣(H2)與三氟化氮(NF3)。某些實施例中，蝕刻氣體亦可包括氨(NH3)。某些實施例中，蝕刻氣體還可包括一或多種惰性氣體，諸如氬(Ar)、 氦(He)等等。某些實施例中，蝕刻氣體供應(yīng)至蝕刻室的總體氣流為約50至約lOOOsccm。某些實施例中，蝕刻氣體可包括約10至約90百分比之間的氫氣(H2)。某些實施例中，蝕刻氣體可包括約10至約90百分比之間的氨(NH3)。某些實施例中，蝕刻氣體可包括約20至約80 百分比之間的惰性氣體。雖然不意圖局限于任何理論，但一般認(rèn)為調(diào)整蝕刻處理過程中提供的氫氣與/或三氟化氮氣體的數(shù)量可有利地控制(諸如，提高或降低)含硅與氮的介電層相對其他層的蝕刻選擇性。某些實施例中，提高蝕刻氣體中的氫氣流率可提高含硅與氮的介電層相對氧化物層的蝕刻選擇性。某些實施例中，提高蝕刻氣體中的三氟化氮流率可提高含硅與氮的介電層相對氧化物層的蝕刻選擇性。某些實施例中，NF3 H2的流率比可介于約1 1至約1 10之間。通過調(diào)整上述范圍之間的流率比，可將含硅與氮的介電層相對包含氧化硅(SiO2)的層的蝕刻選擇比控制在約0.8至約4之間。某些實施例中，NF3 H2的流率比可介于約1 1至約1 2，由此提供大于1的含硅與氮的介電層相對氧化物層的選擇比。某些實施例中，NF3 H2的流率比可介于約1 2至約1 10，由此提供小于1的含硅與氮的介電層相對氧化物層的選擇比?？梢匀魏芜m當(dāng)方式自蝕刻氣體形成等離子體，例如通過耦接射頻(RF)源功率至工藝氣體以分離與離子化工藝氣體混合物。例如，可用約100K至約64MHz的頻率提供約5 至約3000瓦特之間的RF源功率。一實施例中，以約IOOkHz的頻率供應(yīng)約10至約200瓦特的RF源功率。某些實施例中，可遠(yuǎn)離處理腔室的處理空間形成等離子體并將其引導(dǎo)向處 理腔室的處理空間(于其中執(zhí)行蝕刻處理)，例如通過利用下方圖5所示的遠(yuǎn)端等離子體源。接下來，步驟106，利用反應(yīng)物種蝕刻基板200的含硅與氮的介電層(或其他層)。 例如，可將等離子體(或由其產(chǎn)生的反應(yīng)物種)導(dǎo)入蝕刻室(具有配置于其中的基板200) 以蝕刻基板200的所欲部分。某些實施例中，可蝕刻含硅與氮的介電層。某些實施例中，可蝕刻其他層或可蝕刻(例如，清潔)暴露的表面208。某些實施例中，可通過提供RF偏壓功率至基板支撐件(其上配置有基板200)將等離子體引導(dǎo)至基板200。某些實施例中，可以約2至約64MHz的頻率提供約50至約500 瓦特之間的RF偏壓功率。某些實施例中，可以約2至約4MHz的頻率提供約50至約200瓦特之間的RF偏壓功率?？稍谔幚磉^程中調(diào)控蝕刻室的溫度與壓力以維持適合蝕刻基板200的所欲層的環(huán)境。例如，可將基板支撐件的溫度控制在約35至約80°C之間的范圍中。某些實施例中， 基板支撐件的溫度的控制可促進(jìn)控制含硅與氮的介電層相對氧化硅的整體蝕刻選擇性。例如，某些實施例中，提高基板支撐件的溫度(因而提高基板的溫度)可提高含硅與氮的介電層相對氧化硅的選擇性?？蓪毫S持于約5至約500mTorr之間的范圍中。一旦完成基板200的蝕刻，方法100通常會結(jié)束而基板可視需要持續(xù)接受處理以完成其上的器件與/或結(jié)構(gòu)的制造。然而，方法100可有利地適用于其他類型的半導(dǎo)體結(jié)構(gòu)，諸如那些描繪于圖3A-B與圖4A-B以及任何其他處理，其他處理中希望以控制的選擇性相對硅、多晶硅、硅化物、氧化硅等等來蝕刻氮化硅介電材料。圖3A-B與圖4A-B根據(jù)本發(fā)明某些實施例分別描繪部分制造半導(dǎo)體結(jié)構(gòu)的示意性圖示。上述半導(dǎo)體結(jié)構(gòu)可包括晶體管器件、閃存器件、動態(tài)隨機(jī)存取存儲器器件、金屬互連結(jié)構(gòu)、雙鑲嵌結(jié)構(gòu)、或任何需要利用本文所述的可調(diào)整的選擇性處理來選擇性蝕刻含硅與氮的介電層的半導(dǎo)體結(jié)構(gòu)。例如，本發(fā)明方法100的實施例可適當(dāng)?shù)貞?yīng)用于接觸清潔處理(contactclean process)中，如圖3A_B所示。如圖3A所示，可提供具有部分制造的半導(dǎo)體結(jié)構(gòu)300配置于其上的基板302。基板302可為任何適當(dāng)基板，例如參照圖2討論于上的基板。部分制造的半導(dǎo)體結(jié)構(gòu)300可具有含硅與氮的介電層306，例如，作為配置于基板 302上的相鄰晶體管308頂部的間隔結(jié)構(gòu)。各個晶體管308可包括氧化物層304形成于基板302的頂部。氧化物層304可為柵極介電層。某些實施例中，氧化物層304可由例如二氧化硅(SiO2)所構(gòu)成。某些實施例中，氧化物層304可由例如高-k介電材料所構(gòu)成，諸如氧化鋁(Al2O3)、氧化鉿(HfO2)、氮氧化鉿(HfON)、硅酸鉿(HfSiO4)、氧化鋯(&02)、氮氧化鋯(ZrON)、硅酸鋯(&Si04)、氧化釔(Y2O3)、氧化鑭(La2O3)、氧化鈰(CeO2)、氧化鈦(TiO2)、 氧化鉭(Ta2O5)、其他介電材料或上述的組合。舉例而言，可通過化學(xué)氣相沉積(CVD)處理、 物理氣相沉積(PVD)處理、或其他適合形成柵極介電材料層的適當(dāng)半導(dǎo)體處理來形成氧化物層304。各個晶體管308可具有晶體管柵極310形成于氧化物層304的頂部。晶體管柵極 310可由下列材料加以構(gòu)成，諸如多晶硅；非晶硅；金屬材料，諸如Ru、Ti、Ta、W、Hf、Cu、Al ； 金屬氮化物；金屬氧化物，諸如RuO2或IrO2 ；金屬氮化物，諸如MoN、WN、TiN、TaN、TaAIN ；柵極硅化物，諸如CoSi2或NiSi ；其他適合用作晶體管柵極的金屬材料、或上述的多種組合。 某些實施例中，晶體管柵極310可由下列處理加以形成CVD處理、PVD處理、電化學(xué)電鍍處理、無電電鍍處理或其組合。各個晶體管柵極310可形成于晶體管溝道312上，溝道312形成于接觸區(qū)314 (諸如，源極/漏極區(qū))之間。接觸區(qū)314可形成于基板302中并鄰近氧化物層304。取決于即將形成的晶體管類型(諸如，NMOS或PM0S)，接觸區(qū)314可具有η-型摻雜物(諸如，磷與砷)或P-型摻雜物(例如，硼)。某些實施例中，可通過注入處理形成接觸區(qū)314。某些實施例中，接觸區(qū)314可包括至少一輕摻雜漏極(LDD)。含硅與氮的介電層306可形成于各個晶體管柵極310的側(cè)壁與頂部上。含硅與氮的介電層306可建構(gòu)成間隔物以保護(hù)各個晶體管柵極310與/或作為注入離子進(jìn)入基板 302的掩模(mask)以形成接觸區(qū)314。雖然未顯示，但間隔物可包括多層，且至少其中一層為含硅與氮的介電層306。上述實施例中，本文所述的發(fā)明方法可提供含硅與氮的介電層 306相對其他間隔物層、與/或相對氧化物層304的蝕刻選擇性。含硅與氮的介電層306在各個晶體管柵極310的角落362與側(cè)壁附近具有夾止 (pinch-off)與/或負(fù)面輪廓(negative profile)。若厚的含硅與氮的介電層306形成于各個晶體管柵極310上時，含硅與氮的介電層306的夾止與/或負(fù)面輪廓會造成各個晶體管柵極310之間的空隙或裂縫。某些實施例中，且如圖3A所示，夾止輪廓包括配置于相鄰晶體管柵極310之間的非均勻區(qū)316。某些實施例中，非均勻區(qū)316的底部可為氧化物層 304的暴露部分。需要選擇性移除鄰近各個晶體管柵極310的角落與側(cè)壁的介電層306負(fù)面輪廓以更完整地暴露氧化物層304。例如，如圖3A所示，介電層306的負(fù)面輪廓形成的非均勻區(qū) 316在相鄰晶體管柵極310的角落362附近具有狹窄的寬度。上述構(gòu)造中，狹窄的寬度會避免蝕刻劑有效地蝕刻氧化物層304的暴露部分。因此，本文揭露的發(fā)明方法可有利地應(yīng)用來打開非均勻區(qū)316的寬度。例如，某些實施例中，且描述于圖3B中，介電層306的負(fù)面輪廓可經(jīng)選擇性地蝕刻以增加非均勻區(qū)316 的寬度以提供較大的開口讓蝕刻劑移除下方氧化物層304的暴露部分而不傷害接觸區(qū)314 的表面?？衫蒙戏絽⒄請D2描述的方法100實施選擇性蝕刻。再者，選擇性蝕刻處理有利地提供含硅與氮的介電材料高于氧化硅高于硅的選擇性，由此促進(jìn)蝕刻掉配置于相鄰晶體管柵極310之間的薄氧化硅層304而不傷害下層。一旦移除氧化物層304的暴露部分， 可將導(dǎo)電材料(例如，金屬)(未顯示)或任何適合與接觸區(qū)314形成電接觸的材料沉積于接觸區(qū)314的暴露表面上。另一示范性應(yīng)用中，上述的發(fā)明方法可用于選擇性移除阻障層 (即，介電層406)，如圖4A-B所示。圖4A中所示的半導(dǎo)體結(jié)構(gòu)400包括配置于半導(dǎo)體基板402與導(dǎo)電層404 頂部的介電層406。氧化物層408配置于介電層406頂部。氧化物層408可包括至少一特征結(jié)構(gòu)配置于其中。上述特征結(jié)構(gòu)可包括溝槽、開口、間隔或其他高深寬比的特征結(jié)構(gòu)。如圖4A所示，氧化物層408包括特征結(jié)構(gòu)410，其暴露介電層406的一部分。介電層406、半導(dǎo)體基板402、氧化物層408與導(dǎo)電層404可為任何適合與上述的發(fā)明方法100—同應(yīng)用的材料。一實施例中，基板402可包括硅，導(dǎo)電層404可為金屬硅化物，而介電層406可包括硅與氮。
某些實施例中，且如上所述，蝕刻選擇性可經(jīng)調(diào)整以傾向蝕刻配置于特征結(jié)構(gòu)410 底部的介電層406的暴露部分而避免傷害與/或移除氧化物層408?！┤鐖D4B所示般移除介電層406的暴露部分后，殘留物412會殘留與/或沉積于導(dǎo)電層404的暴露表面頂部。上述殘留物412可為介電層406與/或氧化物層408的未反應(yīng)殘余物或蝕刻氣體的副產(chǎn)物。殘留物412會形成導(dǎo)電層404的暴露部分的部分覆蓋。 某些實施例中，且如上所述，工藝氣體的流率可經(jīng)調(diào)整以傾向移除含硅與氮的介電層的殘留物而不實質(zhì)傷害與/或移除導(dǎo)電層404或氧化物層408。一旦移除介電層406的暴露部分，與/或?qū)щ妼拥谋┞侗砻娌痪哂袣埩粑锖?，可以任何適當(dāng)材料(例如，金屬)填充特征結(jié)構(gòu)410 (未顯示)以形成與導(dǎo)電層404的電接觸。雖然上方描述是關(guān)于圖2-4的特定實施例，但可理解任何需要選擇性蝕刻(等向性或非等向性)含硅與氮的介電層的至少一部分(且進(jìn)一步在氧化物、金屬、金屬硅化物與 /或含硅層存在下)的半導(dǎo)體結(jié)構(gòu)能自本文所述的發(fā)明方法受惠。適當(dāng)實施例的額外實例描述于先前并入的美國專利申請案11/876，649，由Li-Qun Xia于2007年10月22日申請的“Methods and Systems for Forming AtLeast One Dielectric Layer，，。本文所述的蝕刻方法可執(zhí)行于任何適當(dāng)蝕刻室(例如，可自應(yīng)用材料公司(加州圣克拉拉市)取得的SICONI Preclean處理腔室)或其他適當(dāng)?shù)奈g刻室(例如，參照圖5 描述于下的蝕刻室)中。蝕刻室可為群集工具的一部分，例如群集工具的ENDURA 生產(chǎn)線的一部分(亦可自應(yīng)用材料公司取得)。圖5是示范性蝕刻室500的示意性剖面圖。蝕刻室500可包括腔室壁502，其圍繞處理空間503并具有遠(yuǎn)端等離子體產(chǎn)生器512與其耦接。遠(yuǎn)端等離子體產(chǎn)生器512設(shè)以產(chǎn)生等離子體506。等離子體產(chǎn)生器512透過等離子體分布設(shè)備304(諸如管、導(dǎo)管與/或歧管)而流體耦接至處理空間503，以運送處理等離子體506至處理空間503。配置于處理空間503中的基板支撐基座510可具有基板508配置于其上?？赏高^位于基板508上方的噴頭514將處理等離子體506運送至基板508?？捎缮?pins) 516控制地移動基板508于較低位置/接近噴頭514的較高位置之間?；?08可包括圖2A-B所述的半導(dǎo)體結(jié)構(gòu)。某些實施例中，等離子體分布設(shè)備304可將由工藝氣體產(chǎn)生的等離子體506導(dǎo)入處理腔室500。某些實施例中，蝕刻等離子體506的供應(yīng)線路可包括(i)數(shù)個安全截斷閥 (未顯示)，其可用于自動或手動地截斷處理等離子體流入腔室，及(ii)質(zhì)量流量控制器 (未顯示)，其測量流過供應(yīng)線路的等離子體506流。腔室壁502的溫度可實質(zhì)避免蝕刻劑與/或其副產(chǎn)物于其上凝聚。基座510可經(jīng)操作以提供約-100°C與約1000°c之間的所欲溫度以在基板508表面上凝聚蝕刻劑。接著期望蝕刻劑如上方實施例所述般與介電層與其他層交互作用。
某些 實施例中，至少一抽吸通道520可設(shè)于蝕刻室500中以自蝕刻室500移除副產(chǎn)物，諸如過量的工藝氣體與/或分解的氣體。例如，抽吸通道520可耦接至泵或馬達(dá)，以移除副產(chǎn)物。某些實施例中，抽吸通道520可具有至少一孔(未顯示)，可經(jīng)由此孔移除副產(chǎn)物。某些實施例中，RF功率供應(yīng)器(未顯示)可耦接至等離子體產(chǎn)生器512以激發(fā)工藝氣體形成等離子體506。RF功率供應(yīng)器可經(jīng)操作以提供約5瓦特至約3，000瓦特之間的 RF功率。RF功率供應(yīng)器可在約IOOkHz至約64MHz之間的RF頻率下提供功率?；氐綀D5，系統(tǒng)控制器522可耦接至處理腔室500，且可控制蝕刻系統(tǒng)的所有活動。 系統(tǒng)控制器執(zhí)行系統(tǒng)控制軟件，其為儲存于電腦可讀媒介(例如，存儲器)中的電腦程序。 某些實施例中，存儲器為硬盤，但存儲器也可為其他種類的存儲器。電腦程序包括指令組， 其規(guī)定特定處理的時間、氣體混合、腔室壓力、腔室溫度與其他參數(shù)。儲存于其他存儲器器件(包括諸如，軟盤或其他適當(dāng)驅(qū)動器)上的其他電腦程序也可用來操作控制器。處理腔室500耦接至群集工具(未顯示)的實施例中，執(zhí)行本文所述的選擇性蝕刻方法的電腦可讀媒介可儲存于群集工具的系統(tǒng)控制器(未顯示)并由其執(zhí)行?？衫蒙鲜隹刂破鲌?zhí)行的電腦程序產(chǎn)物來實施選擇性地蝕刻介電層的處理?？梢匀魏蝹鹘y(tǒng)電腦可讀的程序語言編寫電腦程序代碼諸如68000匯編語言、C、C++、Pascal, FORTRAN或其他。利用傳統(tǒng)的文本編輯器將適當(dāng)?shù)某绦虼a輸入單一文件夾或多個文件夾， 并儲存或具體化于電腦可用的媒介(例如，電腦的存儲器系統(tǒng))。若以高階語言輸入程序代碼文本，將程序代碼編譯，接著將得到的編譯代碼連結(jié)至預(yù)編譯Microsoft WindowsGY程序庫程序的目標(biāo)代碼。為了執(zhí)行連結(jié)、編譯的目標(biāo)代碼，系統(tǒng)使用者調(diào)用目標(biāo)代碼，造成電腦系統(tǒng)將代碼載入存儲器中。CPU接著讀取并執(zhí)行代碼以實施程序中識別的任務(wù)。因此，本文提供蝕刻基板上介電層的方法的實施例。本發(fā)明方法可有利地提供介電層的選擇性蝕刻。某些實施例中，包含氫氣(H2)與三氟化氮(NF3)與選用性的氨(NH3)的工藝氣體可用來形成等離子體。通過調(diào)整工藝氣體的流率比，介電層的蝕刻選擇比可為約 0.8至約4。某些實施例中，選擇性蝕刻方法可選擇性地移除(等向性或非等向性)介電層的至少某些部分。某些實施例中，介電層相對金屬、金屬硅化物與氧化物層的至少一者的蝕刻選擇比可大于1并高達(dá)約4。因此，本發(fā)明處理促進(jìn)介電層的至少某些部分的選擇性移除。雖然上述涉及本發(fā)明的實施例，但可在不悖離本發(fā)明的基本范圍下設(shè)計出本發(fā)明的其他與更多實施例，而本發(fā)明的范圍由下方的權(quán)利要求所界定。
權(quán)利要求
1.一種蝕刻介電層的方法，至少包括提供基板，其具有包含硅與氮的介電層；利用遠(yuǎn)端等離子體自包含氫氣(H2)與三氟化氮(NF3)的工藝氣體形成反應(yīng)物種；及利用該反應(yīng)物種蝕刻該介電層。
2.如權(quán)利要求1所述的方法，其中氧化物層被配置為鄰近于該介電層。
3.如權(quán)利要求2所述的方法，其中該氧化物層包括二氧化硅(SiO2)。
4.如權(quán)利要求2至3任一項所述的方法，其中該介電層相對該氧化物層或該基板的至少一者的蝕刻選擇比為介于約0. 8至約4之間。
5.如權(quán)利要求2至4任一項所述的方法，其中該氧化物層包括晶體管器件的柵極氧化物層。
6.如權(quán)利要求2至4任一項所述的方法，其中該氧化物層被配置于該介電層上方且包括特征結(jié)構(gòu)界定于其中，該特征結(jié)構(gòu)至少部分地暴露該介電層。
7.如權(quán)利要求1至6任一項所述的方法，其中該介電層包括氮化硅(SiN)、摻雜氮的碳化硅(SiNC)或摻雜氧與氮的碳化硅(SiONC)的至少一者。
8.如權(quán)利要求1至7任一項所述的方法，其中該基板還包括硅、多晶硅、金屬硅化物、 η-型摻雜硅或ρ-型摻雜硅的至少一者。
9.如權(quán)利要求1至8任一項所述的方法，其中NF3 H2的流率比介于約1 1至約 1 10之間。
10.如權(quán)利要求1至9任一項所述的方法，其中該工藝氣體包括三氟化氮(NF3)、氨 (NH3)與氫氣(H2)。
11.如權(quán)利要求1至10任一項所述的方法，其中蝕刻該介電層的步驟還包括維持基板支撐基座的溫度在約35°C至約80°C之間，其中該基板被配置于該基板支撐基座上。
12.一種電腦可讀媒介，至少包括數(shù)種指令，該數(shù)種指令由處理器執(zhí)行時會造成處理腔室實施蝕刻基板的方法，該基板被配置于該處理腔室中且具有包含硅與氮的介電層，該方法包括利用遠(yuǎn)端等離子體自包括氫氣(H2)與三氟化氮(NF3)的工藝氣體形成反應(yīng)物種；及利用該反應(yīng)物種蝕刻該介電層。
13.如權(quán)利要求12所述的電腦可讀媒介，其中NF3 H2的流率比介于約1 1至約 1 10之間。
14.如權(quán)利要求12至13任一項所述的電腦可讀媒介，其中該溫度維持于約35°C至約 80°C之間。
15.如權(quán)利要求12至14任一項所述的電腦可讀媒介，其中該工藝氣體包括三氟化氮 (NF3)、氨(NH3)與氫氣(H2)。
全文摘要
本文提供蝕刻含硅與氮的介電層的方法。某些實施例中，上述方法可包括提供具有含硅與氮的介電層配置于上的基板；利用遠(yuǎn)端等離子體自包含氫氣(H2)與三氟化氮(NF3)的工藝氣體形成反應(yīng)物種；并利用反應(yīng)物種蝕刻介電層。某些實施例中，氧化物層配置為鄰近于介電層。某些實施例中，工藝氣體的流率比可經(jīng)調(diào)整以致介電層相對氧化物層或基板的至少一者的蝕刻選擇比介于約0.8至約4之間。
文檔編號H01L21/3065GK102160154SQ200980137229
公開日2011年8月17日 申請日期2009年10月6日 優(yōu)先權(quán)日2008年10月7日
發(fā)明者盧楠, 盧欣亮, 希恩-坦恩·卡歐, 戴維·T·奧, 楊海春, 梅·常, 葛振賓 申請人:應(yīng)用材料股份有限公司