專利名稱：用于具有槽屏蔽電極的半導(dǎo)體器件的接觸結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本文件通常涉及半導(dǎo)體器件，且尤其是涉及絕緣柵極結(jié)構(gòu)(insulated gate structure)和形成方法。
背景技術(shù)：
金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)器件用在很多功率轉(zhuǎn)換應(yīng)用例如dc-dc轉(zhuǎn)換
器中。在一般的MOSFET中，柵極電極給開(kāi)啟和關(guān)閉控制提供適當(dāng)?shù)臇艠O電壓的施加。作為
例子，在n型增強(qiáng)模式MOSFET中，當(dāng)傳導(dǎo)的n型反型層(S卩，溝道區(qū))響應(yīng)于正柵極電壓的
施加而在P型主體區(qū)中形成時(shí)，出現(xiàn)開(kāi)啟，該正柵極電壓超過(guò)內(nèi)在的閾值電壓。反型層將n
型源極區(qū)連接到n型漏極區(qū)，并允許在這些區(qū)之間的多數(shù)載流子傳導(dǎo)。 有一類MOSFET器件，其中柵極電極在從半導(dǎo)體材料例如硅的主表面向下延伸的
槽中形成。此類器件中的電流主要是垂直的，且作為結(jié)果，器件單元可能更被更緊密地包
裝。在所有其它都相等的情況下，這增加了載流容量，并減小了器件的導(dǎo)通電阻。 在某些應(yīng)用中，高頻轉(zhuǎn)換特征很重要，且某些設(shè)計(jì)技術(shù)用于減小電容效應(yīng)，從而提
高了轉(zhuǎn)換性能。作為例子，以前已知將柵極電極之下的額外電極合并在槽MOSFET器件中，
并將此額外電極連接到源電極或另一偏壓源極。該額外電極常常稱為"屏蔽電極"，并尤其
起作用來(lái)減小柵極到漏極電容。屏蔽電極以前也在平面MOSFET器件中使用。 雖然屏蔽電極提高了器件性能，但仍然存在將其更有效地與其它器件結(jié)構(gòu)集成的
挑戰(zhàn)。這些挑戰(zhàn)包括避免額外的掩蔽步驟，處理非平面狀況，以及避免晶粒面積的額外消
耗。這些挑戰(zhàn)尤其影響成本和可制造性。此外，存在提供具有屏蔽電極的器件的機(jī)會(huì)，屏蔽
電極具有最佳和更可靠的性能。 因此，需要結(jié)構(gòu)和制造方法來(lái)將屏蔽電極結(jié)構(gòu)與其它器件結(jié)構(gòu)有效地集成，并提 供最佳和更可靠的性能。


圖1示出半導(dǎo)體結(jié)構(gòu)的第一實(shí)施方式沿圖2的參考線I-I截取的部分橫截面圖； 圖2示出包括圖1的結(jié)構(gòu)的半導(dǎo)體器件的第一實(shí)施方式的頂部平面圖； 圖3示出半導(dǎo)體器件的第二實(shí)施方式的頂部平面圖； 圖4示出圖2的半導(dǎo)體器件的一部分沿參考線IV-IV截取的部分橫截面圖； 圖5-16示出圖4的所述部分在不同制造階段的部分橫截面圖； 圖17示出根據(jù)第一實(shí)施方式的接觸結(jié)構(gòu)的部分頂部平面圖； 圖18示出根據(jù)第二實(shí)施方式的接觸結(jié)構(gòu)的部分頂部平面圖； 圖19示出根據(jù)第三實(shí)施方式的接觸結(jié)構(gòu)的部分頂部平面圖； 圖20示出包括屏蔽結(jié)構(gòu)的第一實(shí)施方式的圖2的半導(dǎo)體器件的部分頂部平面
圖； 圖21示出圖20的屏蔽結(jié)構(gòu)沿參考線XXI-XXI截取的橫截面 圖22示出包括屏蔽結(jié)構(gòu)的第二實(shí)施方式的圖2的半導(dǎo)體器件的部分頂部平面圖； 圖23示出包括屏蔽結(jié)構(gòu)的第三實(shí)施方式的圖2的半導(dǎo)體器件的部分頂部平面圖； 圖24示出圖2的半導(dǎo)體器件的一部分的部分頂部平面圖；以及
圖25示出半導(dǎo)體器件的另一實(shí)施方式的橫截面圖。 為了說(shuō)明的簡(jiǎn)潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參考數(shù)字通常表示相同的元件。此外，為了描述的簡(jiǎn)單而省略了公知的步驟和元件的說(shuō)明與細(xì)節(jié)。如這里所使用的載流電極(current carrying electrode)表示器件的一個(gè)元件，該元件承載通過(guò)該器件如MOS晶體管的源極或漏極，或雙極晶體管的集電極或發(fā)射極，或二極管的陰極或陽(yáng)極的電流；而控制電極表示器件的一個(gè)元件，該元件控制通過(guò)該器件如MOS晶體管的柵極或雙極晶體管的基極的電流。雖然這些器件在這里被解釋為某個(gè)N溝道器件，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認(rèn)識(shí)到，依照本發(fā)明，P溝道器件或互補(bǔ)器件也是可能的。為了附圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊緣和精確角度的角。但是，本領(lǐng)域的技術(shù)人員應(yīng)理解，由于摻雜劑的擴(kuò)散和活化，摻雜區(qū)的邊緣一般不是直線，并且角可能不是精確的角。 此外，本描述的結(jié)構(gòu)可體現(xiàn)蜂窩基礎(chǔ)設(shè)計(jì)(cellular base design)(其中主體區(qū)是多個(gè)不同且分離的蜂窩或帶狀區(qū))或單一基礎(chǔ)設(shè)計(jì)(single base design)(其中主體區(qū)是以延長(zhǎng)的圖案形成的單一區(qū)，一般呈蛇形圖案或具有連接的附屬部分的中央部分)。然而，為了容易理解，本描述的一個(gè)實(shí)施方式在整個(gè)說(shuō)明書(shū)中被描述為蜂窩基礎(chǔ)設(shè)計(jì)。應(yīng)理解，意圖是本公開(kāi)包括蜂窩基礎(chǔ)設(shè)計(jì)和單一基礎(chǔ)設(shè)計(jì)。
具體實(shí)施例方式
通常，本描述涉及在具有主表面的半導(dǎo)體材料區(qū)上形成的半導(dǎo)體器件。半導(dǎo)體器
件包括具有控制電極層和屏蔽電極層的槽結(jié)構(gòu)。半導(dǎo)體器件進(jìn)一步包括接觸結(jié)構(gòu)，控制電
極層和屏蔽電極層在接觸結(jié)構(gòu)中終止。在一個(gè)實(shí)施方式中，控制電極層和屏蔽電極層在主
表面下凹進(jìn)。在一個(gè)實(shí)施方式中，在槽結(jié)溝內(nèi)部產(chǎn)生與控制電極層和屏蔽電極層的接觸。在
另一實(shí)施方式中，屏蔽電極層在接觸結(jié)構(gòu)中由相鄰于主表面的厚絕緣層包圍。 圖1示出具有屏蔽電極21的半導(dǎo)體器件或單元10的部分橫截面圖。該橫截面例
如沿著從圖2所示的器件20的有源區(qū)204起的參考線I-I截取。在該實(shí)施方式中，器件10
包括MOSFET結(jié)構(gòu)，但應(yīng)理解，該描述也適用于絕緣柵極雙極晶體管(IGBT) 、M0S閘控晶閘管等。 器件10包括半導(dǎo)體材料區(qū)、半導(dǎo)體材料或半導(dǎo)體區(qū)ll，其包括例如具有在從大約0. OOlohm-cm到大約0. 005ohm-cm的范圍內(nèi)的電阻系數(shù)的n型硅襯底12。襯底12可摻雜有磷或砷。在所示實(shí)施方式中，襯底12為器件10提供漏極接觸或第一載流接觸。半導(dǎo)體層、漂移區(qū)或延伸的漏極區(qū)14在襯底12中或上形成或覆蓋在襯底12上。在一個(gè)實(shí)施方式中，使用傳統(tǒng)的外延生長(zhǎng)技術(shù)形成半導(dǎo)體層14?？蛇x地，使用傳統(tǒng)的摻雜和擴(kuò)散技術(shù)形成半導(dǎo)體層14。在適合于50伏器件的實(shí)施方式中，半導(dǎo)體層14是具有大約1. 0x1016原子/cm3的摻雜劑濃度的n型，并具有從大約3微米到大約5微米的厚度。半導(dǎo)體層14的厚度和摻
5雜劑濃度根據(jù)器件10的期望漏極到源極擊穿電壓(BVDSS)率來(lái)增加或減小。應(yīng)理解，其它材料可用于半導(dǎo)體材料11或其包括硅鍺、硅鍺碳、摻碳硅、碳化硅等的部分。此外，在可選實(shí)施方式中，襯底12的傳導(dǎo)類型轉(zhuǎn)換為與半導(dǎo)體層14的傳導(dǎo)類型相反，以形成例如IGBT實(shí)施方式。 器件10還包括從半導(dǎo)體材料11的主表面18延伸的主體、底部、PHV或摻雜區(qū)31。主體區(qū)31具有與半導(dǎo)體層14的傳導(dǎo)類型相反的傳導(dǎo)類型。在本例中，主體區(qū)31是p型傳導(dǎo)性。主體區(qū)31具有適合于形成反型層的摻雜劑濃度，反型層作為器件10的傳導(dǎo)溝道或溝道區(qū)45操作。主體區(qū)31從主表面18延伸到例如從大約0. 5微米到大約2. 0微米的深度。n型源極區(qū)、電流傳導(dǎo)區(qū)或載流區(qū)33在主體區(qū)31內(nèi)或中形成或覆蓋在主體區(qū)31上，并從主表面18延伸到例如從大約0. 1微米到大約0. 5微米的深度。p型主體接觸或接觸區(qū)36可在主體區(qū)31中形成，并配置成向主體區(qū)31提供較低的接觸電阻。
器件10進(jìn)一步包括槽控制、槽柵極或槽結(jié)構(gòu)19，其在實(shí)質(zhì)上垂直的方向上從主表面18延伸。可選地，槽控制結(jié)構(gòu)19或其部分具有錐形形狀。槽結(jié)構(gòu)19包括在半導(dǎo)體層14中形成的槽22。例如，槽22具有從大約1. 5微米到大約2. 5微米或更深的深度。在一個(gè)實(shí)施方式中，槽22 —直延伸而通過(guò)半導(dǎo)體層14進(jìn)入襯底12中。在另一實(shí)施方式中，槽22在半導(dǎo)體層14內(nèi)終止。 無(wú)源層、絕緣層、場(chǎng)絕緣層或區(qū)24在槽22的下部分上形成，并包括例如氧化物、氮化物、其組合等。在一個(gè)實(shí)施方式中，絕緣層24是氧化硅并具有從大約O. l微米到大約0.2微米的厚度。絕緣層24可以在厚度上是一致的或?yàn)榭勺兊暮穸?。此外，?4的厚度可根據(jù)期望的漏極到源極擊穿電壓(BVDSS)變化。在槽22的實(shí)質(zhì)上位于中央的下部分中形成覆蓋在絕緣層24上的屏蔽電極21。在一個(gè)實(shí)施方式中，屏蔽電極21包括可被摻雜的多晶半導(dǎo)體材料。在另一實(shí)施方式中，屏蔽電極21可包括其它傳導(dǎo)材料。在下面描述的接觸結(jié)構(gòu)實(shí)施方式中，槽22在接觸結(jié)構(gòu)區(qū)域中的部分具有也沿著上側(cè)壁部分的絕緣層24。
無(wú)源、電介質(zhì)或絕緣層26沿著槽22的上側(cè)壁部分形成，并配置為柵極電介質(zhì)區(qū)或?qū)?。作為例子，絕緣層26包括氧化物、氮化物、五氧化二鉭、二氧化鈦、鈦酸鍶鋇、其組合等。在一個(gè)實(shí)施方式中，絕緣層26是氧化硅，并具有從大約0. 01微米到大約0. 1微米的厚度。在一個(gè)實(shí)施方式中，絕緣層24比絕緣層26厚。形成覆蓋在屏蔽電極21上的無(wú)源、電介質(zhì)或絕緣層27，且在一個(gè)實(shí)施方式中，絕緣層27具有在絕緣層24和絕緣層26的厚度之間的厚度。在一個(gè)實(shí)施方式中，絕緣層27具有大于絕緣層26的厚度的厚度，這提高了氧化物擊穿電壓性能。 槽結(jié)構(gòu)19進(jìn)一步包括控制電極或柵極電極28，其形成為覆蓋在絕緣層26和27上。在一個(gè)實(shí)施方式中，柵極電極28包括摻雜的多晶半導(dǎo)體材料，例如摻雜有n型摻雜劑的多晶硅。在一個(gè)實(shí)施方式中，槽結(jié)構(gòu)19進(jìn)一步包括鄰近柵極電極28或其上表面形成的金屬或硅化物層29。層29配置成減小柵極電阻。 層間電介質(zhì)(ILD)、電介質(zhì)、絕緣或無(wú)源層41形成為覆蓋在主表面18上并在槽結(jié)構(gòu)19之上。在一個(gè)實(shí)施方式中，電介質(zhì)層41包括氧化硅并具有從大約O. 4微米到大約1. 0微米的厚度。在一個(gè)實(shí)施方式中，電介質(zhì)層41包括摻雜有磷或硼的沉積的氧化硅以及磷。在一個(gè)實(shí)施方式中，電介質(zhì)層41被平面化，以提供更均勻的表面狀況，這提高了可制造性。
傳導(dǎo)區(qū)或插塞43通過(guò)在電介質(zhì)層41和半導(dǎo)體層14的部分中的開(kāi)口或通孔形成，以通過(guò)接觸區(qū)36提供與源極區(qū)33和主體區(qū)31的電接觸。在一個(gè)實(shí)施方式中，傳導(dǎo)區(qū)43是傳導(dǎo)插塞或插塞結(jié)構(gòu)。在一個(gè)實(shí)施方式中，傳導(dǎo)區(qū)43包括傳導(dǎo)屏障結(jié)構(gòu)或襯板加傳導(dǎo)填充材料。在一個(gè)實(shí)施方式中，屏障結(jié)構(gòu)包括金屬/金屬氮化物配置，例如鈦/氮化鈦等。在另一實(shí)施方式中，屏障結(jié)構(gòu)進(jìn)一步包括金屬硅化物結(jié)構(gòu)。在一個(gè)實(shí)施方式中，傳導(dǎo)填充材料包括鎢。在一個(gè)實(shí)施方式中，傳導(dǎo)區(qū)43被平面化，以提供更均勻的表面狀況。
傳導(dǎo)層44形成為覆蓋在主表面18上，且傳導(dǎo)層46形成為覆蓋在半導(dǎo)體材料11的與主表面18相對(duì)的表面上。傳導(dǎo)層44和46配置成提供器件10的各個(gè)器件部件和下一級(jí)組件之間的電連接。在一個(gè)實(shí)施方式中，傳導(dǎo)層44是鈦/氮化鈦/鋁銅等，并配置為源電極或端子。在一個(gè)實(shí)施方式中，傳導(dǎo)層46是可軟焊的金屬結(jié)構(gòu)，例如鈦鎳銀、鉻鎳金等，并配置為漏電極或端子。在一個(gè)實(shí)施方式中，形成覆蓋在傳導(dǎo)層44上的另一無(wú)源層(未示出)。在一個(gè)實(shí)施方式中，屏蔽電極21(在另一平面內(nèi))連接到傳導(dǎo)層44，以便當(dāng)器件10在使用中時(shí)屏蔽電極21配置為處于與源極區(qū)33相同的電勢(shì)。在另一實(shí)施方式中，屏蔽電極21配置成被獨(dú)立地偏壓。 在一個(gè)實(shí)施方式中，如下地進(jìn)行器件10的操作。假定源電極(或輸入端子)44和屏蔽電極21在零伏的電勢(shì)Vs下操作，柵極電極28接收大于器件10的傳導(dǎo)閾值的2. 5伏的控制電壓Ve，而漏極電極(或輸出端子)46在5.0伏的漏極電勢(shì)V。下操作。Ve和、的值使主體區(qū)31顛倒相鄰的柵極電極28以形成溝道45，其將源極區(qū)33電連接到半導(dǎo)體層14。器件電流I。s從漏電極46流出并途經(jīng)源極區(qū)33、溝道45和半導(dǎo)體層14，到達(dá)源電極44。在一個(gè)實(shí)施方式中，1。s大約為1.0安培。為了將器件10轉(zhuǎn)換成關(guān)閉狀態(tài)，小于器件10的傳導(dǎo)閾值的控制電壓Ve被施加到柵極電極28 (例如，Ve < 2. 5伏)。這移除了溝道45，且IDS不再流經(jīng)器件10。 屏蔽電極21配置成控制主體區(qū)31和半導(dǎo)體層14之間的耗盡層的寬度，這增加了源極到漏極擊穿電壓。此外，屏蔽電極21幫助減小器件10的柵極到漏極電荷。另外，因?yàn)榕c其它結(jié)構(gòu)相比，有柵極電極28與半導(dǎo)體層14的較少疊蓋，所以，器件10的柵極到漏極電容減小了。這些特征增強(qiáng)了器件10的開(kāi)關(guān)特性。 圖2示出包括圖1的器件10的半導(dǎo)體器件、晶?；蚬苄?0的頂部平面圖。為了透視，圖2通常在圖l所示的半導(dǎo)體材料ll的主表面18處向下看。在該實(shí)施方式中，器件20由晶粒邊緣51限制，當(dāng)以晶片形式時(shí)，其可為用于將管芯20與其它器件分開(kāi)的劃線的中心。器件20包括控制墊、柵極金屬墊或柵極墊52，其配置成通過(guò)柵極金屬澆道(gate metalrunner)或柵極澆道或進(jìn)料槽(feed)53、54和56電接觸柵極電極28 (圖1中示出)。在該實(shí)施方式中，柵極金屬墊52放置在器件20的角部分238中。在一個(gè)實(shí)施方式中，柵極澆道54與器件20的邊緣202相鄰，且柵極澆道56與器件20的另一邊緣201相鄰，邊緣201與邊緣202相對(duì)。在一個(gè)實(shí)施方式中，槽22在從邊緣201到邊緣202的方向上延伸。在一個(gè)實(shí)施方式中，器件20的中央部分203沒(méi)有任何柵極澆道。也就是說(shuō)，在一個(gè)實(shí)施方式中，柵極澆道只放置在器件20的外圍或邊緣部分中。 在該實(shí)施方式中配置為源極金屬層的傳導(dǎo)層44在器件20的有源部分204和206上形成。在一個(gè)實(shí)施方式中，傳導(dǎo)層44的部分444包圍在柵極澆道54的端部部分541周?chē)?。傳?dǎo)層44的部分446包圍在柵極澆道56的端部部分561周?chē)?，并被表示為結(jié)構(gòu)239。結(jié)構(gòu)239進(jìn)一步在圖24中更詳細(xì)地示出。傳導(dǎo)層44進(jìn)一步配置成形成屏蔽電極接觸、澆道或進(jìn)料槽64和66，其在該實(shí)施方式中提供與屏蔽電極21的接觸。在此配置中，傳導(dǎo)層44連接到屏蔽電極21。在上述包圍在周?chē)呐渲弥?，傳?dǎo)層44、部分444和446、屏蔽電極澆道64和66以及柵極澆道54和56在同一平面中，且彼此不疊蓋。該配置提供了單個(gè)金屬層的使用，這簡(jiǎn)化了制造。 在一個(gè)實(shí)施方式中，屏蔽電極澆道66放置在器件20的邊緣201和柵極澆道56之間，而屏蔽電極澆道64放置在器件20的邊緣202和柵極澆道54之間。在一個(gè)實(shí)施方式中，在屏蔽接觸區(qū)、接觸區(qū)或帶67中產(chǎn)生與屏蔽電極21的額外的接觸，其將器件20的有源區(qū)分成部分204和206。接觸區(qū)67是器件20上的另一位置，在該位置產(chǎn)生傳導(dǎo)層44和屏蔽電極21之間的接觸。接觸區(qū)67配置成將柵極電極28分成在器件20內(nèi)的兩個(gè)部分。這兩個(gè)部分包括從柵極澆道54提供的一個(gè)部分和從柵極澆道56提供的另一部分。在此配置中，柵極電極材料28缺乏接觸區(qū)67。也就是說(shuō)，柵極電極28不通過(guò)接觸區(qū)67。
在將柵極墊52放置在器件20的角(例如，角23)中的實(shí)施方式中，柵極電阻的效應(yīng)可最佳地分布在器件20內(nèi)的接觸區(qū)67的整個(gè)選定或預(yù)定布置中。該預(yù)定布置提供更均勻的開(kāi)關(guān)特性。在一個(gè)實(shí)施方式中，接觸區(qū)67從中心203偏移，以便與邊緣201相比，接觸區(qū)67更接近于邊緣202，且柵極墊52位于與邊緣201相鄰的角部分238中。也就是說(shuō)，接觸區(qū)67放置成更接近于與柵極墊52被放置的角和邊緣相對(duì)的邊緣。該配置減小了在有源區(qū)206中的柵極電極28的長(zhǎng)度，并增加了在有源區(qū)204中的柵極電極28的長(zhǎng)度，這提供了柵極電阻負(fù)載的更有效的分布。 在一個(gè)實(shí)施方式中，接觸區(qū)67置于器件20上的偏移位置中，以將有源區(qū)206中的柵極電阻減小柵極澆道53的電阻的大約一半，并將有源區(qū)204中的柵極電阻增加?xùn)艠O澆道53的電阻的大約一半。該實(shí)施方式中，有源區(qū)206的柵極電阻由下式給出
2RgFET206+R53-(R53/2) 其中，Rg皿，是當(dāng)接觸區(qū)67置于器件20的中心時(shí)有源區(qū)206中的柵極電極28的電阻，而1 53是金屬澆道53的電阻。有源區(qū)204的柵極電阻由下式給出
2RgFET204+R53/2 其中，Rg附測(cè)是當(dāng)接觸區(qū)67置于器件20的中心時(shí)有源區(qū)204中的柵極電極28的電阻。這是最佳化柵極電阻的分布的接觸區(qū)域67的預(yù)定布置的例子。
在另一實(shí)施方式中，屏蔽接觸區(qū)67是用于產(chǎn)生與屏蔽電極21的接觸的唯一的屏蔽接觸，并置于器件20的內(nèi)部部分中。也就是說(shuō)，在該實(shí)施方式中，不使用屏蔽電極澆道64和66。該實(shí)施方式例如在轉(zhuǎn)換速度不重要時(shí)是適當(dāng)?shù)?，但其中期望屏蔽電極的resurf效應(yīng)。在一個(gè)實(shí)施方式中，屏蔽接觸區(qū)67置于器件20的中心。在另一實(shí)施方式中，屏蔽接觸區(qū)67放置成從器件20的中心偏離。在這些實(shí)施方式中，屏蔽接觸區(qū)67提供與槽22中或內(nèi)部的屏蔽電極21的接觸，而控制電極澆道54和56產(chǎn)生與在邊緣201和202附近的槽22中或內(nèi)部的控制電極28的接觸。該實(shí)施方式進(jìn)一步節(jié)省了器件20內(nèi)的空間。在另一實(shí)施方式中，控制電極28延伸并疊蓋在主表面18上，且控制電極澆道54和56產(chǎn)生與槽22外部的控制電極的接觸。 圖3是半導(dǎo)體器件、晶粒或管芯30的另一實(shí)施方式的頂視圖。在該實(shí)施方式中，類似于器件20，柵極墊52置于器件30的角部分238中。器件30類似于器件20，除了柵極澆道54和56配置成降低柵極電阻的從左到右的不一致性。在一個(gè)實(shí)施方式中，柵極澆道56在實(shí)質(zhì)上中央的位置562處通向、連接或鏈接到額外的柵極澆道560。柵極澆道560接著連接到有源區(qū)204中的柵極電極28(在圖1中示出)。在另一實(shí)施方式中，柵極澆道54在實(shí)質(zhì)上中央的位置542處通向、連接或鏈接到柵極澆道540。柵極澆道540接著連接到有源區(qū)206中的柵極電極28(在圖1中示出)。應(yīng)理解，柵極澆道54和56中的一個(gè)或兩個(gè)能夠以這樣的方式配置。此外，如果被使用，則屏蔽接觸區(qū)67可如圖2所示的那樣在器件30中偏移。在一個(gè)實(shí)施方式中，屏蔽電極澆道66置于柵極澆道56和560與邊緣201之間，而屏蔽電極澆道64置于柵極澆道54和540與邊緣202之間。圖3的柵極澆道配置也可用在不包括屏蔽電極的器件中，以減小柵極電阻的從左到右的不一致性。 圖4示出在圖2中沿參考線IV-IV截取的柵極/屏蔽電極接觸結(jié)構(gòu)、連接結(jié)構(gòu)或接觸結(jié)構(gòu)或區(qū)40的放大的橫截面圖。通常，結(jié)構(gòu)40是在柵極電極28與柵極澆道54和56之間產(chǎn)生接觸以及在屏蔽電極21與屏蔽電極澆道64和66之間產(chǎn)生接觸的接觸區(qū)。在以前已知的柵極/屏蔽電極接觸結(jié)構(gòu)中，多晶硅或其它傳導(dǎo)材料的雙重堆棧(doublestack)置于在器件的外圍或場(chǎng)區(qū)域中的襯底的主表面的頂部上，以便能夠產(chǎn)生接觸。材料的這樣的雙重堆?？蓪?duì)表面狀況增加超過(guò)1. 2微米的厚度。主表面上的材料的雙重堆棧產(chǎn)生了一些問(wèn)題，其包括非平面的表面狀況，這影響隨后的光刻步驟和可制造性。這些以前已知的結(jié)構(gòu)也增加了晶粒尺寸。 結(jié)構(gòu)40配置成尤其處理以前已知的器件的雙重多晶硅堆棧問(wèn)題。特別地，屏蔽電極21的上表面210和柵極電極28的上表面280都在半導(dǎo)體材料11的主表面18之下凹進(jìn)，以便在槽22內(nèi)或直接在其內(nèi)部產(chǎn)生與屏蔽電極21和柵極電極28的接觸。也就是說(shuō)，在一個(gè)實(shí)施方式中，柵極電極28和屏蔽電極21在主表面18上不重疊或延伸。傳導(dǎo)結(jié)構(gòu)431將柵極澆道56連接到柵極電極28，而傳導(dǎo)結(jié)構(gòu)432將屏蔽電極澆道66連接到屏蔽電極21。傳導(dǎo)結(jié)構(gòu)431和432類似于結(jié)合圖1描述的傳導(dǎo)結(jié)構(gòu)43。結(jié)構(gòu)40使用平面化的電介質(zhì)層41和平面化的傳導(dǎo)結(jié)構(gòu)431和432來(lái)提供更平坦的表面狀況。該結(jié)構(gòu)在功率器件技術(shù)中實(shí)現(xiàn)亞微米級(jí)光刻和全局平面化。此外，該配置使傳導(dǎo)層44的部分444能夠包圍在柵極澆道54的端部部分541周?chē)?如圖2所示)，以及使部分446能夠包圍在柵極澆道56的端部部分561周?chē)?如圖2所示)，并且在不消耗太多晶粒面積的情況下這么做。
在另一實(shí)施方式中，屏蔽電極21疊蓋在主表面18上，且在那里產(chǎn)生與屏蔽電極21的接觸，同時(shí)柵極電極28保持在槽22內(nèi)，而不疊蓋住屏蔽層21的上表面210或主表面18，且在槽22內(nèi)或上產(chǎn)生與柵極電極28的接觸。該實(shí)施方式在圖25中示出，圖25是結(jié)構(gòu)401的橫截面圖，結(jié)構(gòu)401類似于結(jié)構(gòu)40，除了屏蔽電極21疊蓋住主表面18，如上所述。在該實(shí)施方式中，屏蔽電極21和傳導(dǎo)層44包圍在端部部分541和561 (在圖2中示出)周?chē)?，且源極金屬44通過(guò)電介質(zhì)層41中的開(kāi)口產(chǎn)生與屏蔽電極21的接觸。
結(jié)構(gòu)40的另一特征是絕緣層24和27，其比絕緣層26 (在圖1中示出)厚，甚至在屏蔽電極21接近主表面18的地方過(guò)多地圍繞屏蔽電極21。在以前已知的結(jié)構(gòu)中，較薄的柵極氧化物在場(chǎng)或外圍區(qū)域中將柵極電極與屏蔽電極分開(kāi)。在以前已知的結(jié)構(gòu)中，氧化物在產(chǎn)生兩個(gè)柵極屏蔽定線的頂部表面到槽界面處較薄。然而，柵極或屏蔽氧化物變薄的這樣的結(jié)構(gòu)容易受到氧化物擊穿和器件故障。結(jié)構(gòu)40通過(guò)使用較厚的絕緣層24和27減小了這種易感性。該特征進(jìn)一步在圖17-18中示出?，F(xiàn)在轉(zhuǎn)到作為部分橫截面圖的圖5-16，描述了制造圖4的結(jié)構(gòu)40的方法。應(yīng)理解，用于形成結(jié)構(gòu)40的處理步驟可為與用于形成圖1的器件10以及圖20-23所述的屏蔽結(jié)構(gòu)相同的步驟。圖5示出在早期制造步驟的結(jié)構(gòu)40。電介質(zhì)層71在半導(dǎo)體材料11的主表面18上形成。在一個(gè)實(shí)施方式中，電介質(zhì)層71是氧化層，例如低溫沉積的氧化硅，并具有從大約0. 25微米到大約0. 4微米的厚度。接著，掩蔽層例如圖案化的光致抗蝕層72在電介質(zhì)層71上形成，然后電介質(zhì)層71被圖案化以提供開(kāi)口 73。在該實(shí)施方式中，開(kāi)口 73相應(yīng)于用于形成槽22的很多槽開(kāi)口之一。電介質(zhì)層71的未掩蔽部分接著使用傳統(tǒng)技術(shù)被移除，然后層72被移除。 圖6示出在槽22之一被蝕刻到半導(dǎo)體層14中之后的結(jié)構(gòu)40。為了透視，該視圖平行于槽22在器件20和30上延伸的方向。也就是說(shuō)，在圖6中，槽22從左到右延伸。作為例子，使用具有碳氟化合物化學(xué)性質(zhì)的等離子蝕刻技術(shù)來(lái)蝕刻槽22。在一個(gè)實(shí)施方式中，槽22具有大約2. 5微米的深度，且電介質(zhì)層71的一部分在用于形成槽22的過(guò)程期間被移除。在一個(gè)實(shí)施方式中，槽22具有大約0. 4微米的寬度，并可逐漸變細(xì)或向外張開(kāi)到0. 6微米，其中形成例如傳導(dǎo)結(jié)構(gòu)431和432，以將柵極電極28和屏蔽電極21分別電連接到柵極澆道54或56和屏蔽電極澆道56或66。槽22的表面可在其形成之后使用傳統(tǒng)技術(shù)被清潔。 圖7示出在額外的處理之后的結(jié)構(gòu)40。具有大約0. 1微米厚度的犧牲氧化層形成為覆蓋在槽22的表面上。該過(guò)程配置成與槽22的下部分比較朝著槽22的頂部提供更厚的氧化物，這在槽中安排了斜坡。該過(guò)程也移除了損壞，并沿著槽22的下表面形成曲線。接著，犧牲氧化層和電介質(zhì)層71被移除。絕緣層24接著在槽22的表面上形成。作為例子，絕緣層24是氧化硅，并具有從大約0. 1微米到大約0. 2微米的厚度。多晶半導(dǎo)體材料層接著被沉積而覆蓋在主表面18上并在槽22內(nèi)。在一個(gè)實(shí)施方式中，多晶半導(dǎo)體材料包括多晶硅并摻雜有磷。在一個(gè)實(shí)施方式中，多晶硅具有從大約0. 45微米到大約0. 5微米的厚度。在一個(gè)實(shí)施方式中，多晶硅在升高的溫度下退火，以減少或消除任何空隙。多晶硅接著被平面化以形成區(qū)215。在一個(gè)實(shí)施方式中，使用化學(xué)機(jī)械平面化處理來(lái)平面化多晶硅，該處理對(duì)多晶硅是優(yōu)先選擇的。區(qū)215被平面化成絕緣層24的部分245，絕緣層24配置為阻擋層。 圖8示出在隨后的處理之后的結(jié)構(gòu)40。掩蔽層(未示出)形成為覆蓋在結(jié)構(gòu)40上并被圖案化以保護(hù)區(qū)215的將不被蝕刻的那些部分，例如部分217。區(qū)215的被暴露部分接著被蝕刻，以便被蝕刻的部分在主表面18之下凹進(jìn)而形成屏蔽電極21。在一個(gè)實(shí)施方式中，區(qū)215在主表面18之下被蝕刻到大約0. 8微米。在一個(gè)實(shí)施方式中，選擇性的各向同性蝕刻用于該步驟。各向同性蝕刻進(jìn)一步提供圓形部分216，其中屏蔽電極21轉(zhuǎn)變成部分217，部分217朝著主表面18向上延伸。該步驟進(jìn)一步從槽22的上表面的被暴露部分清除多晶半導(dǎo)體材料?？山又瞥魏纹溆嗟难诒尾牧?。在一個(gè)實(shí)施方式中，絕緣層24的部分245被暴露給蝕刻劑以減小其厚度。在一個(gè)實(shí)施方式中，移除大約O. 05微米。接著，從屏蔽電極21移除額外的多晶材料，以便包括部分217的屏蔽電極21的上表面210在主表面18之下凹進(jìn)，如圖9所示。在一個(gè)實(shí)施方式中，移除大約O. 15微米的材料。
圖10示出在更進(jìn)一步的處理之后的結(jié)構(gòu)40。絕緣層24的一部分被移除，其中屏蔽電極21的部分217凹進(jìn)。這形成氧化物短柱結(jié)構(gòu)247，其配置成在隨后的處理步驟期間減小應(yīng)力效應(yīng)。在氧化物短柱結(jié)構(gòu)247形成之后，氧化層(未示出)形成為覆蓋在屏蔽電極21和槽22的上表面上。在一個(gè)實(shí)施方式中，使用熱氧化硅生長(zhǎng)過(guò)程，其使覆蓋在屏蔽電極21上的較厚的氧化物生長(zhǎng)，因?yàn)槠帘坞姌O21是多晶材料和沿著槽22的被暴露側(cè)壁的較薄的氧化物，因?yàn)檫@些側(cè)壁實(shí)質(zhì)上是單晶半導(dǎo)體材料。在一個(gè)實(shí)施方式中，氧化硅生長(zhǎng)并在槽22的側(cè)壁上具有大約0. 05微米的厚度。該氧化物有助于使屏蔽電極21的上表面平滑。該氧化物接著從槽22的側(cè)壁移除，同時(shí)留下氧化物的覆蓋在屏蔽電極21上的那一部分。接著，形成覆蓋在槽22的上側(cè)壁上的絕緣層26，這也增加了已經(jīng)覆蓋在屏蔽電極21上或在屏蔽電極21上形成的電介質(zhì)材料的厚度，以在其上形成絕緣層27。在一個(gè)實(shí)施方式中，氧化硅生長(zhǎng)，以形成絕緣層26和27。在一個(gè)實(shí)施方式中，絕緣層26具有大約0. 05微米的厚度，且絕緣層27具有大于大約0. 1微米的厚度。 圖11示出在形成覆蓋在主表面18上的多晶半導(dǎo)體材料之后的結(jié)構(gòu)40。在一個(gè)實(shí)施方式中，使用摻雜的多晶硅，磷為適當(dāng)?shù)膿诫s劑。在一個(gè)實(shí)施方式中，大約0.5微米的多晶硅沉積而覆蓋在主表面18上。在一個(gè)實(shí)施方式中，多晶硅接著在升高的溫度下退火，以移除任何空隙。接著使用傳統(tǒng)技術(shù)移除任何表面氧化物，且多晶硅接著被平面化以形成柵極電極28。在一個(gè)實(shí)施方式中，使用化學(xué)機(jī)械平面化，氧化物覆蓋在主表面18上，提供阻擋層。 接著，柵極電極28經(jīng)受蝕刻處理，以使主表面18之下的上表面280凹進(jìn)，如圖12所示。在一個(gè)實(shí)施方式中，干燥蝕刻用于使具有相對(duì)于多晶硅和氧化硅選擇的化學(xué)性質(zhì)的上表面280凹進(jìn)。在一個(gè)實(shí)施方式中，氯化學(xué)性質(zhì)、溴化學(xué)性質(zhì)或這兩種化學(xué)性質(zhì)的混合用于此步驟。使用該蝕刻步驟來(lái)從部分217的表面210上的氧化層移除多晶半導(dǎo)體是方便的，以便當(dāng)硅化物層用在柵極電極28上時(shí)，它不在表面210上形成，這將在隨后的處理步驟中復(fù)雜化屏蔽電極21的接觸。 圖13示出在形成覆蓋在表面280上的硅化物層29之后的結(jié)構(gòu)40。在一個(gè)實(shí)施方式中，硅化物層29是鈦。在另一實(shí)施方式中，硅化物層29是鈷。在進(jìn)一步的實(shí)施方式中，自對(duì)準(zhǔn)的硅化物(salicide)處理用于形成層29。例如，在第一個(gè)步驟中，從主表面280移除任何殘留氧化物。然后，鈦或鈷沉積而覆蓋在結(jié)構(gòu)40上。接著，低溫快速熱步驟(大約650攝氏度)用于使金屬和被暴露的多晶半導(dǎo)體材料起反應(yīng)。結(jié)構(gòu)40接著在選擇的蝕刻劑中被蝕刻，以僅移除未反應(yīng)的鈦或鈷。高溫(大于約750攝氏度)下的第二快速熱步驟接著用于穩(wěn)定化膜并降低其電阻系數(shù)，以形成層29。 在下一序列的步驟中，形成覆蓋在結(jié)構(gòu)40上的ILD 41，如圖14所示。在一個(gè)實(shí)施方式中，使用大氣壓化學(xué)氣相沉積來(lái)沉積摻入氧化硅的大約O. 5微米的磷。接著，基于大約0. 5微米的硅烷的等離子增強(qiáng)型化學(xué)氣相沉積氧化物在摻雜有磷的氧化物上形成。氧化層接著使用例如化學(xué)機(jī)械平面花被平面化回大約0.7微米的最終厚度，以形成ILD 41。在圖14中，絕緣層27和短柱247顯示為不再在ILD 41內(nèi)，因?yàn)樵谠搶?shí)施方式中它們都包括氧化物，但應(yīng)理解，它們可存在于最終結(jié)構(gòu)中。 圖15示出在槽開(kāi)口 151和152已經(jīng)在ILD 41中形成以暴露硅化物層29和屏蔽電極21的一部分之后的結(jié)構(gòu)40。傳統(tǒng)的光刻和蝕刻步驟用于形成開(kāi)口 151和152。接著，屏蔽電極21的被暴露部分進(jìn)一步被蝕刻以使表面210之下的部分217的部分凹進(jìn)。
接著，傳導(dǎo)結(jié)構(gòu)或插塞431和432分別在開(kāi)口 151和152內(nèi)形成，如圖16所示。在一個(gè)實(shí)施方式中，傳導(dǎo)結(jié)構(gòu)431和432是鈦/氮化鈦/鎢插塞結(jié)構(gòu)，并使用傳統(tǒng)技術(shù)形成。在一個(gè)實(shí)施方式中，使用例如化學(xué)機(jī)械平面化來(lái)平面化傳導(dǎo)結(jié)構(gòu)431和432，所以ILD 41以及傳導(dǎo)結(jié)構(gòu)431和432的上表面更均勻。其后，傳導(dǎo)層形成為覆蓋在結(jié)構(gòu)40上并被圖案化，以形成傳導(dǎo)柵極澆道56、屏蔽電極澆道66和源極金屬層44，如圖4所示。在一個(gè)實(shí)施方式中，傳導(dǎo)層44是鈦/氮化鈦/鋁銅等。該實(shí)施方式的特征是，相同的傳導(dǎo)層用于形成源電極44、柵極澆道54和65，以及屏蔽電極56和66，如圖2所示。此外，傳導(dǎo)層46相鄰于襯底12形成，如圖4所示。在一個(gè)實(shí)施方式中，傳導(dǎo)層46是可軟焊的金屬結(jié)構(gòu)，例如鈦鎳銀、鉻鎳金等。 圖17是根據(jù)第一實(shí)施方式的接觸或連接結(jié)構(gòu)170的部分頂部平面圖，接觸或連接結(jié)構(gòu)170配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的接觸結(jié)構(gòu)。也就是說(shuō)，結(jié)構(gòu)170配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在槽22內(nèi)部或內(nèi)產(chǎn)生。為了透視，連接結(jié)構(gòu)170是沒(méi)有傳導(dǎo)柵極澆道56、屏蔽電極澆道66、傳導(dǎo)結(jié)構(gòu)431和432以及ILD 41的結(jié)構(gòu)40的頂視圖的一個(gè)實(shí)施方式。該視圖也顯示與柵極電極28相鄰的絕緣層26，如圖l所示。此外，該視圖顯示該實(shí)施方式的一個(gè)優(yōu)點(diǎn)。特別是，連接結(jié)構(gòu)170中的屏蔽電極21被比絕緣層26厚的絕緣層24和27圍繞。此特征減小了以前已知的結(jié)構(gòu)的氧化物擊穿問(wèn)題，這提供了更可靠的器件。在該實(shí)施方式中，結(jié)構(gòu)170是帶狀形狀，且在較寬或張開(kāi)的部分171內(nèi)產(chǎn)生與柵極電極28和屏蔽電極21的接觸。當(dāng)結(jié)構(gòu)170接近例如器件的有源區(qū)時(shí)，結(jié)構(gòu)170接著逐漸變細(xì)為較窄的部分172。如圖17所示，柵極電極28在張開(kāi)的部分171中具有比張開(kāi)部分171內(nèi)屏蔽電極21的寬度176寬的寬度174。在該實(shí)施方式中，槽22的端部部分173以屏蔽電極21終止，屏蔽電極21被比絕緣層或柵極電介質(zhì)層26厚的絕緣層24和27包圍。在一個(gè)實(shí)施方式中，端部部分173相鄰于或接近于圖2和3所示的器件20或器件30的邊緣201或邊緣202。
圖18是根據(jù)第二實(shí)施方式的接觸連接結(jié)構(gòu)180的部分頂部平面圖，接觸連接結(jié)構(gòu)180配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的接觸結(jié)構(gòu)。也就是說(shuō)，結(jié)構(gòu)180配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在槽22內(nèi)部或內(nèi)產(chǎn)生。在該實(shí)施方式中，結(jié)構(gòu)180包括薄帶狀部分221和比帶狀部分221寬的張開(kāi)部分222。在該實(shí)施方式中，張開(kāi)部分222提供用于產(chǎn)生與屏蔽電極21的接觸的較寬的接觸部分。結(jié)構(gòu)180進(jìn)一步包括比帶狀部分221寬的另一單獨(dú)的張開(kāi)部分223，用于產(chǎn)生與柵極電極28的接觸。像結(jié)構(gòu)170 —樣，屏蔽電極21被比絕緣層26厚的絕緣層24和27包圍。在一個(gè)實(shí)施方式中，屏蔽電極21包括在帶狀部分221內(nèi)的窄部分211和在張開(kāi)部分222內(nèi)的較寬的部分212。在該實(shí)施方式中，絕緣層24在張開(kāi)部分222內(nèi)，并進(jìn)一步延伸到薄帶狀部分221中。在該實(shí)施方式中，絕緣層26僅在薄帶狀部分221和張開(kāi)部分223內(nèi)。在該實(shí)施方式中，槽22的端部部分183以屏蔽電極21終止，屏蔽電極21被較厚的絕緣層24和27包圍。在一個(gè)實(shí)施方式中，端部部分183相鄰于或接近于圖2和3所示的器件20或器件30的邊緣201或邊緣202。 圖19是根據(jù)第三實(shí)施方式的接觸或連接結(jié)構(gòu)190的部分頂部平面圖，接觸或連接結(jié)構(gòu)190配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的接觸結(jié)構(gòu)。也就是說(shuō)，結(jié)構(gòu)90配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在槽22內(nèi)部或內(nèi)產(chǎn)生。在該實(shí)施方式中，槽22包括薄帶狀部分224和比帶狀部分224寬的張開(kāi)部分226。在該實(shí)施方式中，張開(kāi)部分226提供用于產(chǎn)生與柵極電極28和屏蔽電極21的接觸的較寬的接觸部分。屏蔽電極21被比絕緣層26厚的絕緣層24和27包圍。在一個(gè)實(shí)施方式中，柵極電極28包括在帶狀部分224內(nèi)的窄部分286和在張開(kāi)部分226內(nèi)的較寬的部分287。在該實(shí)施方式中，絕緣層26在薄帶狀部分224內(nèi)，并進(jìn)一步延伸到張開(kāi)部分226中。在該實(shí)施方式中，較厚的絕緣層24和27僅在張開(kāi)部分224內(nèi)。在一個(gè)實(shí)施方式中，屏蔽電極21僅在張開(kāi)部分226中。應(yīng)理解，結(jié)構(gòu)170、 180和190的組合或單獨(dú)的結(jié)構(gòu)170、 180和190可用在具有器件20和30的結(jié)構(gòu)40中。在該實(shí)施方式中，槽22的端部部分193以屏蔽電極21終止，屏蔽電極21被較厚的絕緣層24和27包圍。在一個(gè)實(shí)施方式中，端部部分193相鄰于或接近于圖2和3所示的器件20或器件30的邊緣201或邊緣202。
現(xiàn)在轉(zhuǎn)到圖20-23，描述了各種屏蔽結(jié)構(gòu)實(shí)施方式。圖20示出根據(jù)第一實(shí)施方式的槽屏蔽結(jié)構(gòu)261的部分頂部平面圖。屏蔽結(jié)構(gòu)261適合于用在例如器件20和30上，并使用用于形成前面描述的器件或單元10和結(jié)構(gòu)40的處理步驟來(lái)方便地形成。屏蔽結(jié)構(gòu)261是屏蔽結(jié)構(gòu)的實(shí)施方式，其在柵極墊52之下或下面至少部分地延伸，以從半導(dǎo)體層14更好地隔離或絕緣柵極墊52。結(jié)構(gòu)261包括至少部分地在柵極墊52下面形成的多個(gè)槽229。槽229與槽22同時(shí)方便地形成。槽229的部分以虛線示出，以說(shuō)明它們?cè)跂艠O墊52和屏蔽電極澆道66下面。 圖21是結(jié)構(gòu)261的沿圖20的參考線XXI-XXI截取的部分橫截面圖，如在圖21中進(jìn)一步示出的，在結(jié)構(gòu)261中，槽229每個(gè)順著絕緣層24排列并包括屏蔽電極21。然而，在結(jié)構(gòu)261的一個(gè)實(shí)施方式中，槽229不包含任何柵極電極材料28。也就是說(shuō)，在該實(shí)施方式中，結(jié)構(gòu)261不包括任何柵極或控制電極。如圖20所示，屏蔽電極21連接到屏蔽電極澆道66，且在一個(gè)實(shí)施方式中電連接到源極金屬44。在本實(shí)施方式的另一特征中，ILD 41從柵極墊52分離屏蔽電極21，且在柵極墊52和結(jié)構(gòu)261之間沒(méi)有覆蓋在主表面18上的其它介入的多晶層或其它傳導(dǎo)層。也就是說(shuō)，結(jié)構(gòu)261配置成從半導(dǎo)體區(qū)11更好地隔離柵極墊52，而不添加覆蓋在主表面上的更多的屏蔽層，如在以前已知的器件中使用的。該配置有助于減小柵極到漏極電容，并在沒(méi)有額外的掩蔽和/或處理步驟的情況下這么做。在一個(gè)實(shí)施方式中，在結(jié)構(gòu)261中，相鄰的槽229之間的間隔88小于大約0. 3微米。在另一實(shí)施方式中，間隔88小于槽22的深度89(在圖21中示出)的一半，以提供最佳的屏蔽。在一個(gè)實(shí)施方式中，發(fā)現(xiàn)與1. 5微米的間隔88相比，大約0. 3微米的間隔88能提供柵極到漏極電容的大約15%的減小。在結(jié)構(gòu)261的一個(gè)實(shí)施方式中，槽229和屏蔽電極21不是自始至終通過(guò)柵極墊52下面。在另一實(shí)施方式中，結(jié)構(gòu)261和屏蔽電極21自始至終通過(guò)柵極墊52。在又一實(shí)施方式中，柵極墊52在柵極墊52的邊緣部分521處接觸柵極電極28，如圖20所示。 圖22示出根據(jù)第二實(shí)施方式的槽屏蔽結(jié)構(gòu)262的部分頂部平面圖。結(jié)構(gòu)262類似于結(jié)構(gòu)261，除了結(jié)構(gòu)262放置成通過(guò)柵極墊52和柵極澆道53之下或下面的多個(gè)槽229和屏蔽電極21，以從半導(dǎo)體層14進(jìn)一步隔離柵極墊52和柵極澆道53。在結(jié)構(gòu)262的一個(gè)實(shí)施方式中，在如圖22所示的屏蔽電極澆道64和66處產(chǎn)生與屏蔽電極21的接觸，屏蔽電極澆道64和66進(jìn)一步連接到源極金屬44。結(jié)構(gòu)262配置成從半導(dǎo)體區(qū)11更好地隔離柵極墊52和柵極澆道53。在結(jié)構(gòu)262中，槽229的一部分自始至終通過(guò)柵極墊52或通過(guò)在柵極墊52的至少一部分下面。也就是說(shuō)，在一個(gè)實(shí)施方式中，至少一個(gè)槽229從柵極墊52的至少一個(gè)邊緣或側(cè)面延伸到柵極墊52的另一相對(duì)的邊緣。
圖23示出根據(jù)第三實(shí)施方式的槽屏蔽結(jié)構(gòu)263的部分頂部平面圖。結(jié)構(gòu)263類似于結(jié)構(gòu)261，除了結(jié)構(gòu)263放置成通過(guò)柵極墊52和柵極澆道56的至少一部分之下或下面的多個(gè)槽229和屏蔽電極21。在一個(gè)實(shí)施方式中，槽229和屏蔽電極21的在柵極澆道56之下的那一部分自始至終通過(guò)柵極澆道56之下或經(jīng)過(guò)柵極澆道56。在另一實(shí)施方式中，槽229和屏蔽電極21的在柵極澆道56之下的那一部分只在柵極澆道56之下經(jīng)過(guò)一部分。在另一實(shí)施方式中，柵極澆道56的一部分在邊緣部分568處產(chǎn)生與柵極電極28的接觸，如圖23所示。結(jié)構(gòu)263配置成從半導(dǎo)體層14更好地隔離柵極墊52和柵極澆道56的至少一部分。應(yīng)理解，結(jié)構(gòu)261、262和263之一或組合可用在例如器件20和30上。
圖24示出來(lái)自圖2所示的器件20的結(jié)構(gòu)239的部分頂部平面圖。如圖24所示，傳導(dǎo)層44包括部分446，其包圍在柵極澆道56的端部561周?chē)?，并連接到屏蔽電極澆道66，在屏蔽電極澆道66中，產(chǎn)生與屏蔽電極21的接觸。圖24進(jìn)一步示出槽22和柵極電極28的位置的例子，在該位置處，產(chǎn)生柵極澆道56和柵極電極28之間的接觸。此外，圖24示出槽22，槽22具有帶狀形狀，并在從有源區(qū)到接觸區(qū)的方向上延伸，傳導(dǎo)層44位于有源區(qū)，柵極澆道56和屏蔽澆道66位于接觸區(qū)。應(yīng)理解，圖17、 18和19的連接結(jié)構(gòu)可單獨(dú)地或組合地用于結(jié)構(gòu)239。結(jié)構(gòu)239進(jìn)一步示出提供一個(gè)金屬層的使用以連接不同結(jié)構(gòu)的實(shí)施方式。 總之，描述了用于具有槽屏蔽電極的半導(dǎo)體器件的接觸結(jié)構(gòu)，包括制造方法。接觸結(jié)構(gòu)包括在槽結(jié)構(gòu)內(nèi)的柵極電極接觸部分和屏蔽電極接觸部分。在槽結(jié)構(gòu)內(nèi)或內(nèi)部產(chǎn)生與柵極電極和屏蔽電極的接觸。屏蔽電極接觸部分由無(wú)源層包圍，該無(wú)源層比用于形成柵極電介質(zhì)層的無(wú)源層厚。此外，描述了幾種接觸結(jié)構(gòu)實(shí)施方式，其包括用于產(chǎn)生與柵極和屏蔽電極的接觸的張開(kāi)部分。這里描述的結(jié)構(gòu)和方法改進(jìn)了屏蔽電極與功率器件的集成，并進(jìn)一步提高了可靠性。 雖然參考其中的特定實(shí)施方式描述和示出了本發(fā)明，但并不表明本發(fā)明被限制到這些例證性的實(shí)施方式。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，可進(jìn)行更改和變形，而不偏離本發(fā)明的實(shí)質(zhì)。因此，意圖是本發(fā)明包括落在所附權(quán)利要求的范圍內(nèi)的所有這樣的變形和更改。
權(quán)利要求
一種半導(dǎo)體器件結(jié)構(gòu)，其包括半導(dǎo)體材料區(qū)，其具有主表面；第一槽結(jié)構(gòu)，其在所述半導(dǎo)體材料區(qū)中形成，其中，所述第一槽結(jié)構(gòu)包括控制電極層和屏蔽電極層；接觸結(jié)構(gòu)，其在所述半導(dǎo)體材料區(qū)中形成，其中，所述第一槽結(jié)構(gòu)在所述接觸結(jié)構(gòu)中終止，且其中，所述接觸結(jié)構(gòu)中的所述控制電極層和所述屏蔽電極層的上表面在所述主表面下凹進(jìn)；第一傳導(dǎo)層，其在所述第一槽結(jié)構(gòu)內(nèi)部連接到所述控制電極層；以及第二傳導(dǎo)層，其在所述第一槽結(jié)構(gòu)內(nèi)部連接到所述屏蔽電極層。
2. 如權(quán)利要求1所述的結(jié)構(gòu)，其中，所述控制電極層和屏蔽電極層在所述接觸區(qū)中不疊蓋所述主表面。
3. 如權(quán)利要求1所述的結(jié)構(gòu)，其中，所述第一槽結(jié)構(gòu)從所述半導(dǎo)體器件的有源區(qū)延伸到所述接觸區(qū)，其中，所述第二傳導(dǎo)層產(chǎn)生與相鄰于所述半導(dǎo)體器件的邊緣的所述屏蔽電極層的接觸，且其中，所述第一傳導(dǎo)層在所述有源區(qū)和所述第二傳導(dǎo)層之間。
4. 如權(quán)利要求1所述的結(jié)構(gòu)，其中，所述控制電極層通過(guò)第一絕緣層與所述半導(dǎo)體材料區(qū)分離，且其中，所述屏蔽電極層通過(guò)第二絕緣層與所述半導(dǎo)體材料區(qū)分離，且其中，所述控制電極層通過(guò)第三絕緣層與所述屏蔽電極層分離，其中，所述第二絕緣層和第三絕緣層比所述第一絕緣層厚。
5. —種半導(dǎo)體器件結(jié)構(gòu)，其包括半導(dǎo)體材料區(qū)，其具有主表面、有源區(qū)和接觸區(qū)；槽，其具有在所述半導(dǎo)體材料區(qū)中形成的帶狀形狀，并從所述有源區(qū)延伸到所述接觸區(qū)；屏蔽電極，其在所述槽中形成，并通過(guò)第一絕緣層與所述半導(dǎo)體材料區(qū)分離；控制電極，其在所述槽中形成，并通過(guò)第二絕緣層與所述半導(dǎo)體材料區(qū)分離，并通過(guò)第三絕緣層與所述屏蔽電極分離，其中，屏蔽電極和所述控制電極在所述接觸區(qū)中終止，且其中，所述屏蔽電極和所述控制電極在所述接觸區(qū)中的所述主表面下凹進(jìn)；第一傳導(dǎo)結(jié)構(gòu)，其在所述接觸區(qū)內(nèi)在所述槽內(nèi)部接觸所述控制電極；以及第二傳導(dǎo)結(jié)構(gòu)，其在所述接觸區(qū)內(nèi)在所述槽內(nèi)部接觸所述屏蔽電極。
6. 如權(quán)利要求5所述的結(jié)構(gòu)，進(jìn)一步包括金屬硅化物層，所述金屬硅化物層在所述控制電極上形成，并沿著所述控制電極從所述有源區(qū)延伸到所述接觸區(qū)。
7. 如權(quán)利要求5所述的結(jié)構(gòu)，其中，所述第一傳導(dǎo)結(jié)構(gòu)和第二傳導(dǎo)結(jié)構(gòu)包括金屬插塞。
8. —種半導(dǎo)體器件結(jié)構(gòu)，包括半導(dǎo)體材料區(qū)，其具有主表面、有源區(qū)和接觸區(qū)；槽，其具有在所述半導(dǎo)體材料區(qū)中形成的帶狀形狀，并從所述有源區(qū)延伸到所述接觸區(qū)；屏蔽電極，其在所述槽中形成，并通過(guò)第一絕緣層與所述半導(dǎo)體材料區(qū)分離；控制電極，其在所述槽中形成，并通過(guò)第二絕緣層與所述半導(dǎo)體材料區(qū)分離，并通過(guò)第三絕緣層與所述屏蔽電極分離，其中，屏蔽電極和所述控制電極在所述接觸區(qū)中終止，且其中，所述控制電極在所述接觸區(qū)中的所述主表面下凹進(jìn)，且其中，所述第一絕緣層和第三絕緣層比所述第二絕緣層厚，且其中，所述第一絕緣層和第三絕緣層將所述屏蔽電極從與所述接觸區(qū)中的所述主表面相鄰的所述控制電極分離開(kāi)；第一傳導(dǎo)結(jié)構(gòu)，其在所述接觸區(qū)內(nèi)在所述槽內(nèi)部接觸所述控制電極；以及第二傳導(dǎo)結(jié)構(gòu)，其在所述接觸區(qū)內(nèi)接觸所述屏蔽電極。
9. 如權(quán)利要求8所述的結(jié)構(gòu)，其中，所述槽包括在所述接觸區(qū)內(nèi)的張開(kāi)部分，且其中，至少所述第二傳導(dǎo)結(jié)構(gòu)在所述張開(kāi)部分內(nèi)接觸所述屏蔽電極，以及其中，所述屏蔽電極包括過(guò)渡部分，在所述過(guò)渡部分中，所述屏蔽電極朝著所述接觸區(qū)中的所述主表面延伸。
10. —種用于形成半導(dǎo)體器件的方法，包括步驟提供半導(dǎo)體材料區(qū)，所述半導(dǎo)體材料區(qū)具有主表面、有源區(qū)和接觸區(qū)；形成槽，所述槽具有在所述半導(dǎo)體材料區(qū)中形成的帶狀形狀，并從所述有源區(qū)延伸到所述接觸區(qū)；形成屏蔽電極，所述屏蔽電極在所述槽中形成，并通過(guò)第一絕緣層與所述半導(dǎo)體材料區(qū)分離；形成控制電極，所述控制電極在所述槽中形成，并通過(guò)第二絕緣層與所述半導(dǎo)體材料區(qū)分離，并通過(guò)第三絕緣層與所述屏蔽電極分離，其中，屏蔽電極和所述控制電極在所述接觸區(qū)中終止，且其中，所述屏蔽電極和所述控制電極在所述接觸區(qū)中的所述主表面下凹進(jìn)；形成第一傳導(dǎo)結(jié)構(gòu)，所述第一傳導(dǎo)結(jié)構(gòu)在所述接觸區(qū)內(nèi)在所述槽內(nèi)部接觸所述控制電極；以及形成第二傳導(dǎo)結(jié)構(gòu)，所述第二傳導(dǎo)結(jié)構(gòu)在所述接觸區(qū)內(nèi)在所述槽內(nèi)部接觸所述屏蔽電極。
全文摘要
在一個(gè)實(shí)施方式中，用于具有槽屏蔽電極的半導(dǎo)體器件的接觸結(jié)構(gòu)包括在槽結(jié)構(gòu)中的柵極電極接觸部分和屏蔽電極接觸部分。在槽結(jié)構(gòu)內(nèi)或內(nèi)部產(chǎn)生與柵極電極和屏蔽電極的接觸。厚的無(wú)源層圍繞接觸部分中的屏蔽電極。
文檔編號(hào)H01L29/41GK101740612SQ20091022106
公開(kāi)日2010年6月16日 申請(qǐng)日期2009年11月9日 優(yōu)先權(quán)日2008年11月14日
發(fā)明者G·M·格里瓦納, P·A·伯克, P·溫卡特拉曼 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司