專利名稱：用于制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其是用于制造半導(dǎo)體器件的方法。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局在給定的芯片區(qū)域上形成大量的電路 元件。考慮到操作速度、耗電量及成本效率的優(yōu)異特性，CMOS技術(shù)目前是最有前景的用于制 造復(fù)雜電路的方法之一。在使用CMOS技術(shù)制造復(fù)雜的集成電路時，有數(shù)百萬個晶體管(例 如，N溝道晶體管與P溝道晶體管)形成于包含結(jié)晶半導(dǎo)體層的襯底上。不論所研究的是N 溝道晶體管還是P溝道晶體管，MOS晶體管都含有所謂的PN結(jié)，PN結(jié)由以下兩者的界面形 成高濃度摻雜的漏極/源極區(qū)、以及配置于該漏極區(qū)與該源極區(qū)之間的反向摻雜溝道。用形成于溝道區(qū)附近且通過薄絕緣層而與該溝道區(qū)分隔的柵極電極來控制溝道 區(qū)的導(dǎo)電率，例如控制導(dǎo)電溝道的驅(qū)動電流能力。當(dāng)在柵極電極上施加適當(dāng)?shù)目刂齐妷盒?成導(dǎo)電溝道后，溝道區(qū)的導(dǎo)電率取決于摻雜濃度和多數(shù)電荷載流子的遷移率。對于溝道區(qū) 在晶體管寬度方向的給定延伸部分而言，溝道區(qū)的導(dǎo)電率取決于源極區(qū)與漏極區(qū)之間的距 離，該距離也被稱作溝道長度。因此，溝道區(qū)的導(dǎo)電率是決定MOS晶體管效能的主要因素。 因此，減小溝道長度以及減小與溝道長度相關(guān)聯(lián)的溝道電阻率，成為用來提高集成電路操 作速度的重要設(shè)計準(zhǔn)則。然而，持續(xù)縮減晶體管尺寸從而減小溝道長度會帶來諸多問題，例如溝道的可控 性減小(這也被稱為短溝道效應(yīng))。這些問題必須加以克服，以免過度地抵消掉逐步減小 MOS晶體管溝道長度所得到的優(yōu)勢。另外，持續(xù)減小關(guān)鍵尺寸(例如，晶體管的柵極長度) 還需要相適應(yīng)的工藝技術(shù)或開發(fā)更復(fù)雜的工藝技術(shù)用來補(bǔ)償短溝道效應(yīng)，因此從工藝角度 上看會越來越困難。目前已提出從另一個角度來提高晶體管的開關(guān)速度，即通過對于給定 溝道長度增大溝道的電子載流子遷移率。這種提高載流子遷移率的方法可以避免或至少延 緩在與裝置縮放尺寸相關(guān)聯(lián)的工藝中所遇到的許多問題。用來增加電荷載流子遷移率的一個有效機(jī)制是改變溝道內(nèi)的晶格結(jié)構(gòu)，例如通過 在溝道區(qū)附近產(chǎn)生拉伸或壓縮應(yīng)力以便在溝道內(nèi)產(chǎn)生對應(yīng)的應(yīng)變，而拉伸或壓縮會分別造 成電子和空穴遷移率的改變。例如，就標(biāo)準(zhǔn)的晶向而言，在溝道區(qū)中沿溝道長度方向產(chǎn)生單 軸拉伸應(yīng)變會增加電子的遷移率，其中，取決于拉伸應(yīng)變的大小和方向，可增加遷移率達(dá)百 分之五十或更多。遷移率的增大可直接轉(zhuǎn)化成導(dǎo)電率的提高。另一方面，就P型晶體管的溝 道區(qū)而言，單軸壓縮應(yīng)變可增加空穴的遷移率，從而提高P型晶體管的導(dǎo)電率。目前看來， 在集成電路制造中引進(jìn)應(yīng)力或應(yīng)變技術(shù)是對于下一代技術(shù)節(jié)點而言極有前景的方法。因 為，受應(yīng)變的硅可視為是一種“新型”的半導(dǎo)體材料，這使得制造速度更快的半導(dǎo)體器件成 為可能而不需另外開發(fā)昂貴的新型半導(dǎo)體材料，同時也可兼容目前所普遍使用的半導(dǎo)體工 藝制造技術(shù)。在晶體管的溝道區(qū)附近產(chǎn)生拉伸或壓縮應(yīng)力有幾種方式，例如使用永久性應(yīng)力覆 蓋層、間隔層元件等產(chǎn)生外部應(yīng)力，以便在溝道內(nèi)產(chǎn)生所需要的應(yīng)變。這些方法雖然看起來很有效也很有前景，但對于例如以接觸層、間隙壁(spacer)等來提供外部應(yīng)力至溝道內(nèi)以 產(chǎn)生所需要的應(yīng)變時，施加外部應(yīng)力產(chǎn)生應(yīng)變的工藝可能取決于應(yīng)力傳遞機(jī)構(gòu)的效率。因 此，對于不同的晶體管類型，必須提供不同的應(yīng)力覆蓋層，這會導(dǎo)致增加多個額外的工藝 步驟。特別是，如果增加的工藝步驟是光刻步驟的話，會使整體的生產(chǎn)成本顯著增加。因此，目前更為普遍應(yīng)用的在溝道區(qū)產(chǎn)生應(yīng)變的技術(shù)是一種被稱為“應(yīng)力記憶”的 技術(shù)。在半導(dǎo)體器件的中間制造階段，在柵極電極附近形成大量非晶化區(qū)，然后在晶體管 區(qū)域上方形成應(yīng)力層，在該應(yīng)力層的存在下，可使該非晶化區(qū)重結(jié)晶。在用于使晶格重結(jié)晶 的退火工藝期間，在該應(yīng)力層產(chǎn)生的應(yīng)力下，晶體會成長并且產(chǎn)生受應(yīng)變的晶格。在重結(jié)晶 后，可移除該應(yīng)力層(因此這種應(yīng)力層也被稱為“犧牲”應(yīng)力層)，而在重結(jié)晶的晶格部分內(nèi) 仍可保留一些應(yīng)變量。雖然這種效應(yīng)產(chǎn)生的機(jī)制目前尚未完全了解，但大量實驗已證實，在 覆蓋的多晶硅柵極電極中會產(chǎn)生某一程度的應(yīng)變，即使引發(fā)應(yīng)力的層(即犧牲應(yīng)力層)移 除后，這種應(yīng)變?nèi)詴嬖凇Ｓ捎谠谝瞥摮跏紤?yīng)力層后柵極結(jié)構(gòu)仍維持著某些應(yīng)變量，對應(yīng) 的應(yīng)變也可轉(zhuǎn)移到再成長的晶體部分，從而也可保持某一部分的初始應(yīng)變。該應(yīng)力記憶技術(shù)有利于與其它的“永久性”應(yīng)變引發(fā)源結(jié)合，例如受應(yīng)力的接觸式 蝕刻停止層、受應(yīng)變的嵌入式半導(dǎo)體材料等等，以便增加應(yīng)變引發(fā)機(jī)構(gòu)的整體效率。不過， 這可能需要額外的光刻步驟來對與晶體管類型有關(guān)的額外犧牲應(yīng)力層進(jìn)行構(gòu)圖，從而使整 體的生產(chǎn)成本增加。應(yīng)力記憶技術(shù)能夠誘發(fā)應(yīng)力轉(zhuǎn)移到MOSFET的溝道區(qū)域，借此改善先進(jìn) 工藝(例如65納米工藝)的元件特征。傳統(tǒng)的采用應(yīng)力記憶技術(shù)制造半導(dǎo)體器件的方法如圖IA至IF所示。如圖IA所 示，提供一襯底101，材料可以選擇為單晶硅襯底。在襯底101上已形成淺溝槽105，用于 隔離已摻雜形成PMOS和NMOS的晶體管區(qū)域，在PMOS和NMOS區(qū)域分別沉積一層?xùn)叛趸瘜?102p和102η，可以選擇為利用氧化工藝在氧蒸氣環(huán)境中溫度約在800 1000攝氏度下形 成柵氧化層102ρ和102η。然后在柵氧化層102ρ和102η上以化學(xué)氣相沉積(CVD)法分別 沉積一層摻雜多晶硅層作為柵電極103ρ和103η。接著，如圖IB所示，在柵氧化層102ρ和 102η、柵電極103ρ和103η的側(cè)壁上以及襯底101上面以CVD方法分別沉積間隙壁絕緣層 104ρΑ、104ρΒ以及104ηΑ和1(ΜηΒ，此時會同時在襯底101的背面生長同樣成分的第一絕緣 層106，材料可以選擇為SiO2。然后，如圖IC所示，在間隙壁絕緣層104ρΑ、104 ηκ104ηΑ和 104ηΒ側(cè)壁上分別形成間隙壁110ρΑ、110pB、lIOnA以及ΙΙΟηΒ，此時會同時在第一絕緣層 106的背側(cè)生成第二絕緣層107，材料可以選擇為SiN。接著實施離子注入工藝分別在PMOS 區(qū)域形成源/漏極112pA與112pB，在NMOS區(qū)域上形成源/漏極112nA與112nB。接下來， 如圖ID所示，在間隙壁110pA、l 10pB、lIOnA以及IlOnB上面以CVD方法沉積一層氧化層作 為蝕刻停止層108，其厚度為30 200埃。然后，如圖IE所示，在蝕刻停止層108上以CVD方法沉積一層高應(yīng)力誘發(fā)層109， 形成條件為，源氣體的氣壓為5. 5 6. 5torr ；功率為30 80w ；所采用的源氣體為SiH4、NH3 與N2的混合氣體，SiH4氣體流速為20 30sccm，NH3氣體流速為20 lOOsccm，N2氣體流 速為15000 25000sccm，溫度400 450攝氏度，壓力為950MPa。其中，sccm是標(biāo)準(zhǔn)狀態(tài) 下，也就是1個大氣壓、25攝氏度下每分鐘1立方厘米(lml/min)的流量，Itorr 133. 32 帕斯卡。接著，如圖IF所示，在高應(yīng)力誘發(fā)層109上涂敷一層具有圖案的光刻膠(未示出)，進(jìn)行光刻，再施以干法刻蝕步驟以便去除PMOS區(qū)域上的部分高應(yīng)力誘發(fā)層109，并使 用標(biāo)準(zhǔn)清洗液將刻蝕殘留物清洗干凈并進(jìn)行高溫退火，形成高應(yīng)力誘發(fā)層109’。所述標(biāo)準(zhǔn) 清洗液為氨水、雙氧水、水的混合液。最后，使用濕法刻蝕將NMOS區(qū)域上的高應(yīng)力誘發(fā)層109’去除，如圖IG所示，蝕刻 液例如選擇磷酸溶液。由于濕法刻蝕屬于各向同性即刻蝕在所有方向(橫向，縱向)同時 刻蝕，并且晶圓浸泡在化學(xué)液體中，所以襯底101背面的第二絕緣層107同時被去除。然而，在進(jìn)行了 SMT處理的半導(dǎo)體器件中，由于第二絕緣層107被去除了，因此半 導(dǎo)體器件的襯底背面一側(cè)將直接與機(jī)臺接觸并接地，此時當(dāng)對半導(dǎo)體器件的表面進(jìn)行等離 子處理時，接地的襯底背面一側(cè)會自動從接地一端吸引電子來中和等離子槍所發(fā)射的正電 荷。電荷在半導(dǎo)體器件中的這種移動導(dǎo)致了從柵電極103p和103η向襯底101產(chǎn)生放電電 流現(xiàn)象，這種放電電流會破壞柵電極103ρ和103η，從而使半導(dǎo)體器件的特性變差，即產(chǎn)生 所謂的等離子體損傷(PID)，破壞了器件的性能。因此，需要一種方法，能夠有效地克服在進(jìn)行了 SMT處理之后的半導(dǎo)體器件受到 等離子體損傷的問題，以便降低半導(dǎo)體器件生產(chǎn)的成本，提高良品率。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是使用濕法刻蝕去除第二高應(yīng)力誘發(fā)層時，襯底背面的第 二絕緣層同時被去除而導(dǎo)致在等離子體處理過程中從柵電極向襯底產(chǎn)生放電電流從而破 壞柵電極，進(jìn)而造成半導(dǎo)體器件遭受等離子體損傷的問題。一種用于制造半導(dǎo)體器件的方法，所述方法包括下列步驟提供已包括襯底和淺 隔離溝槽結(jié)構(gòu)的硅片，分別在PMOS和NMOS區(qū)域上形成柵氧化層和柵電極；在PMOS和NMOS 的柵電極上分別形成間隙絕緣層，在襯底背面形成第一絕緣層；在間隙絕緣層上形成間隙 壁，并在第一絕緣層背面形成第二絕緣層；在硅片上形成蝕刻停止層，接著在蝕刻停止層上 形成第一高應(yīng)力誘發(fā)層；干法刻蝕PMOS區(qū)域上的部分第一高應(yīng)力誘發(fā)層并用標(biāo)準(zhǔn)清洗液 清洗硅片并高溫退火，形成第二高應(yīng)力誘發(fā)層；干法刻蝕NMOS上第二高應(yīng)力誘發(fā)層。優(yōu)選的，所述第一絕緣層的成分為Si02。優(yōu)選的，所述第二絕緣層的成分為SiN。優(yōu)選的，所述第一高應(yīng)力誘發(fā)層和第二高應(yīng)力誘發(fā)層的成分為SiN。優(yōu)選的，所述SiN的形成條件為源氣體的氣壓為5. 5 6. 5torr ；功率為30 80w ；所采用的源氣體為SiH4、NH3與N2的混合氣體，SiH4氣體流速為20 30sccm，NH3氣體 流速為20 lOOsccm，N2氣體流速為15000 25000sccm，溫度400 450攝氏度，壓力為 950MPa。優(yōu)選的，所述蝕刻停止層的成分為SiO2，形成厚度為100 200埃。優(yōu)選的，所述刻蝕所述第一高應(yīng)力誘發(fā)層、第二高應(yīng)力誘發(fā)層和蝕刻停止層的步 驟采用的是干法刻蝕工藝。優(yōu)選的，所述高應(yīng)力誘發(fā)層相對于所述蝕刻停止層的干法刻蝕選擇率為50 1。優(yōu)選的，所述干法刻蝕的形成條件為，采用一組包括CF4、BC13、CH2F2、CHF3和N2 的氣體中選用的混合氣體進(jìn)行的反應(yīng)性離子刻蝕，刻蝕時間為10 50秒，刻蝕所需工作溫 度為15 35攝氏度。
優(yōu)選的，所述標(biāo)準(zhǔn)清洗液清洗硅片采用濃度為的氨水、濃度為30%雙氧水以 及水按1 2 50的比例組成的混合物。與現(xiàn)有的技術(shù)相比，本發(fā)明具有以下優(yōu)點所述方法采用干法刻蝕工藝刻蝕第二 高應(yīng)力誘發(fā)層，從而避免現(xiàn)有工藝在刻蝕過程中將第二絕緣層去除。第一絕緣層和第二絕 緣層可以有效地將半導(dǎo)體晶片與機(jī)臺相隔離，克服了在等離子體處理過程中從柵電極向襯 底產(chǎn)生放電電流從而破壞柵電極，進(jìn)而造成半導(dǎo)體器件遭受等離子體損傷的問題。


圖IA至IG為現(xiàn)有半導(dǎo)體器件制作方法結(jié)構(gòu)示意圖；圖2為本發(fā)明半導(dǎo)體器件制做方法的流程圖；圖3A至3G為本發(fā)明半導(dǎo)體器件制作方法結(jié)構(gòu)示意圖。
具體實施例方式為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如 何在應(yīng)力記憶技術(shù)中采用干刻蝕方法移除高應(yīng)力誘發(fā)層來解決等離子體損傷的問題。顯 然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實 施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。為了克服應(yīng)力記憶技術(shù)中等離子體損傷的問題，本發(fā)明提出在應(yīng)力記憶技術(shù)中采 用干法刻蝕移除高應(yīng)力誘發(fā)層。參照圖3A至圖3F，示出根據(jù)本發(fā)明的在應(yīng)力記憶技術(shù)中采 用干刻蝕方法移除高應(yīng)力誘發(fā)層以避免在移除高應(yīng)力誘發(fā)層時同時移除絕緣層的半導(dǎo)體 器件制作工藝中各個步驟的剖視圖。包括以下步驟，步驟S301，提供已包括襯底和淺隔離溝槽結(jié)構(gòu)的硅片，分別在已定 義為PMOS和NMOS區(qū)域上形成柵氧化層和柵電極；步驟S302，在PMOS和NMOS的柵電極上 分別形成間隙絕緣層，在襯底背面形成第一絕緣層；步驟S303，在間隙絕緣層上形成間隙 壁，并在第一絕緣層背面形成第二絕緣層；步驟S304，在硅片上形成蝕刻停止層，接著在蝕 刻停止層上形成第一高應(yīng)力誘發(fā)層；步驟S305，干法刻蝕PMOS區(qū)域上的部分第一高應(yīng)力誘 發(fā)層并用酸性溶液清洗硅片，形成第二高應(yīng)力誘發(fā)層；步驟S306，干法刻蝕第二高應(yīng)力誘 發(fā)層。步驟S301，提供已包括襯底和淺隔離溝槽結(jié)構(gòu)的硅片，分別在已定義為PMOS和 NMOS區(qū)域上形成柵氧化層和柵電極。如圖3A所示，提供一襯底301，材料可以選擇為單晶硅襯底，包括包含摻雜N-阱區(qū) 供PMOS元件區(qū)域和摻雜P-阱區(qū)供NMOS元件區(qū)域以及淺溝隔離結(jié)構(gòu)305。在襯底301上 沉積一層?xùn)叛趸瘜?02，可以選擇為利用氧化工藝在氧蒸氣環(huán)境中溫度約在800 1000攝 氏度下在P-阱區(qū)和N-阱區(qū)上分別形成柵氧化層302p和302η。然后在柵氧化層302ρ和 302η上以化學(xué)氣相沉積(CVD)法沉積一層摻雜多晶硅層以分別形成柵電極303ρ和303η。步驟S302，在PMOS和NMOS的柵電極上分別形成間隙絕緣層，在襯底背面形成第一 絕緣層。如圖:3Β所示，通過CVD方法在柵極氧化層302ρ、柵電極303ρ的側(cè)壁上分別形成間 隙壁絕緣層304ρΑ以及304ρΒ，在柵極氧化層302η、柵電極303η的側(cè)壁上分別形成上分別形成間隙壁絕緣層304pA以及304pB，以及襯底301上面長同樣成分的第一絕緣層306，材 料選擇為Si02。步驟S303，在間隙絕緣層上形成間隙壁，并在第一絕緣層背面形成第二絕緣層。然后，如圖3C所示，在間隙壁絕緣層304pA、304pB、304nA和3(MnB的側(cè)壁上形成 間隙壁306pA、306Pb、306nA以及306nB，此時會同時在第一絕緣層306的背側(cè)生成第二絕 緣層307，材料可以選擇為SiN。接著實施離子注入工藝在PMOS和NMOS分別形成源/漏極 312pA、312pB 和 312Na、312nB。步驟M04，在硅片上形成蝕刻停止層，接著在蝕刻停止層上形成第一高應(yīng)力誘發(fā)層。接下來，如圖3D所示，在硅片上以CVD方法沉積一層氧化層作為蝕刻停止層308， 其厚度為100 200埃。然后，在蝕刻停止層308上以CVD方法沉積一層第一高應(yīng)力誘發(fā) 層309，形成條件為，源氣體的氣壓為5. 5 6. 5torr，優(yōu)選為6torr ；功率為30 80w，優(yōu) 選為55w ；所采用的源氣體為SiH4、NH3與N2的混合氣體。SiH4氣體流速為20 30sccm， 優(yōu)選為25sccm，NH3氣體流速為20 lOOsccm，優(yōu)選為50sccm，隊氣體流速為15000 25000sccm,優(yōu)選為20000sccm，溫度400 450攝氏度，優(yōu)選為400攝氏度，壓力為950MPa。 其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個大氣壓、25攝氏度下每分鐘1立方厘米(lml/min)的 流量，ltorr ^ 133. 32帕斯卡。步驟S305，干法刻蝕PMOS區(qū)域上的部分第一高應(yīng)力誘發(fā)層后用標(biāo)準(zhǔn)清洗溶液清 洗硅片并高溫退火，形成第二高應(yīng)力誘發(fā)層。在硅片上形成一層光刻膠并圖形化，采用干法刻蝕的方法將PMOS上的部分第一 高應(yīng)力誘發(fā)層309去除，用標(biāo)準(zhǔn)清洗液清洗硅片表面并高溫退火形成如圖3E所示的第二 高應(yīng)力誘發(fā)層309’。標(biāo)準(zhǔn)清洗液采用濃度為四％的氨水、濃度為30%雙氧水以及水按 1:2: 50的比例組成的混合物。步驟S306，干法刻蝕第二高應(yīng)力誘發(fā)層。最后，如圖3F所示，施以干法刻蝕將NMOS區(qū)域上第二高應(yīng)力誘發(fā)層309’去除，蝕 刻速率為800埃/S。干法刻蝕只移除硅片上的第二高應(yīng)力誘發(fā)層309’，而不會去除掉硅片 面背的第一絕緣層306和第二絕緣層307。這樣，第一絕緣層306和第二絕緣層307可以有 效地將半導(dǎo)體晶片與機(jī)臺相隔離，克服了在等離子體處理過程中從柵電極向襯底產(chǎn)生放電 電流從而破壞柵電極，進(jìn)而造成半導(dǎo)體器件遭受等離子體損傷的問題。本發(fā)明采用的干法刻蝕具體工藝參數(shù)為，所述第二高應(yīng)力誘發(fā)層相對于所述蝕刻 停止層的干法刻蝕選擇率為50 1。采用一組包括CF4、BC13、CH2F2、CHF3和N2的氣體 中選用的混合氣體進(jìn)行的反應(yīng)性離子刻蝕，刻蝕時間為10 50秒，刻蝕所需工作溫度為 15 ；35攝氏度?，F(xiàn)有技術(shù)考慮到能夠徹底去除高應(yīng)力誘發(fā)層，所以采用濕法刻蝕高應(yīng)力誘發(fā)層而 不采用干法刻蝕，由于本發(fā)明中干法刻蝕選擇率為50 1遠(yuǎn)高于現(xiàn)有干法刻蝕選擇率的 20 1，所以同樣能夠達(dá)到徹底去除高應(yīng)力誘發(fā)層目的并避免因濕法刻蝕而將第一絕緣層 和第二絕緣層去除。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，所述方法包括下列步驟提供已包括襯底和淺隔離溝槽結(jié)構(gòu)的硅片，分別在PMOS和NMOS區(qū)域上形成柵氧化層 和柵電極；在PMOS和NMOS的柵電極上分別形成間隙絕緣層，在襯底背面形成第一絕緣層；在間隙絕緣層上形成間隙壁，并在第一絕緣層背面形成第二絕緣層；在硅片正面形成蝕刻停止層，接著在蝕刻停止層上形成第一高應(yīng)力誘發(fā)層；干法刻蝕PMOS區(qū)域上的部分第一高應(yīng)力誘發(fā)層并用標(biāo)準(zhǔn)清洗液清洗硅片并高溫退 火，形成第二高應(yīng)力誘發(fā)層；干法刻蝕NMOS區(qū)域上第二高應(yīng)力誘發(fā)層。
2.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述第一絕緣層的 成分為SiO2。
3.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述第二絕緣層的 成分為SiN。
4.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述第一高應(yīng)力誘 發(fā)層和第二高應(yīng)力誘發(fā)層的成分為SiN。
5.如權(quán)利要求4所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述SiN的形成條 件為源氣體的氣壓為5. 5 6. 5torr ；功率為30 80w ；所采用的源氣體為SiH4、NH3與N2 的混合氣體，SiH4氣體流速為20 30sccm，NH3氣體流速為20 lOOsccm，N2氣體流速為 15000 25OOOsccm,溫度400 4δ0攝氏度，壓力為950MPa。
6.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述蝕刻停止層的 成分為SiO2,形成厚度為100 200埃。
7.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述刻蝕所述第一 高應(yīng)力誘發(fā)層、第二高應(yīng)力誘發(fā)層和蝕刻停止層的步驟采用的是干法刻蝕工藝。
8.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述干法刻蝕的形 成條件為采用一組包括CF4、BC13、CH2F2、CHF3和N2的氣體中選用的混合氣體進(jìn)行的反 應(yīng)性離子刻蝕，刻蝕時間為10 50秒，刻蝕所需工作溫度為15 35攝氏度。
9.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述第一和第二高 應(yīng)力誘發(fā)層相對于所述蝕刻停止層的干法刻蝕選擇率為50 1。
10.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其特征在于，所述標(biāo)準(zhǔn)清洗液清 洗硅片采用濃度為的氨水、濃度為30%雙氧水以及水按1 2 50的比例組成的混 合物。
全文摘要
一種用于制造半導(dǎo)體器件的方法，包括提供襯底和淺隔離溝槽結(jié)構(gòu)硅片，在PMOS和NMOS區(qū)域上形成柵氧化層和柵電極；在PMOS和NMOS的柵電極上分別形成間隙絕緣層，在襯底背面形成第一絕緣層；在間隙絕緣層上形成間隙壁，在第一絕緣層背面形成第二絕緣層；在硅片上形成蝕刻停止層，在蝕刻停止層上形成第一高應(yīng)力誘發(fā)層；干法刻蝕PMOS區(qū)域上的第一高應(yīng)力誘發(fā)層并用標(biāo)準(zhǔn)清洗液清洗硅片后退火，形成第二高應(yīng)力誘發(fā)層；干法刻蝕第二高應(yīng)力誘發(fā)層。由于采用干法刻蝕工藝刻蝕第二高應(yīng)力誘發(fā)層，避免現(xiàn)有刻蝕工藝將第二絕緣層去除。第一絕緣層和第二絕緣層將襯底與機(jī)臺隔離，避免等離子體處理過程中從柵電極向襯底產(chǎn)生放電破壞柵電極，造成半導(dǎo)體器件等離子體損傷問題。
文檔編號H01L21/8238GK102082126SQ20091019944
公開日2011年6月1日 申請日期2009年11月26日 優(yōu)先權(quán)日2009年11月26日
發(fā)明者趙林林, 韓寶東 申請人:中芯國際集成電路制造(上海)有限公司