專利名稱：先進四方扁平無引腳封裝結(jié)構(gòu)及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及制造方法，尤其涉及一種先進四方扁平無引
腳(advanced quad flat non-leaded;簡稱為a-QFN )封裝結(jié)構(gòu)及制造方 法。
本申請案要求2008年8月21日申請的美國臨時申請案第61/090， 879號 的優(yōu)先權(quán)。上文所提及的專利申請案的全文在此以引用的方式并入本文中， 且構(gòu)成說明書的一部分。
背景技術(shù)：
依據(jù)導線架(leadframe )引腳的形狀，四方扁平封裝(quad flat package; 簡稱為QFP)可分為I型(quad flat package with "I" lead;筒稱為 QFI) 、 J型(quad flat package with "J" lead;簡稱為QFJ )及無引腳 型(Quad Flat Non-leaded;簡稱為QFN)封裝。由于QFN封裝結(jié)構(gòu)具有相 對較短的信號傳遞路徑以及較快的信號傳輸速度，所以QFN封裝結(jié)構(gòu)已成為 具有較低腳位(pin count )的封裝結(jié)構(gòu)的一種流行選擇，且適合具有高頻(例 如，射頻頻寬)傳輸?shù)木庋b(chip package)。
一般而言，在QFN封裝結(jié)構(gòu)的制造過程中，多個晶片配置于導線架上， 且通過多條焊線而電性連接至導線架。接著，形成一封裝膠體以包覆導線架、 晶片及焊線。最后，通過單體化(singulation)制程來形成多個QFN晶片封
裝結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種先進四方扁平無引腳封裝結(jié)構(gòu)及制造方法，有助于減少交叉線(cross wire)問題并增強產(chǎn)品可靠度。
本發(fā)明提供一種先進四方扁平無引腳封裝結(jié)構(gòu)。先進四方扁平無引腳封 裝結(jié)構(gòu)包括一載體、 一配置于載體上的晶片、多條焊線以及一封裝膠體。載 體包括一晶片座(die pad)以及多個引腳，且引腳包括多個圍繞晶片座配置 的第一引腳、多個圍繞第一引腳配置的多個第二引腳，以及至少一嵌入引腳 部。每一第一引腳包括一第一內(nèi)引腳以及一第一外引腳，而每一第二引腳包 括一第二內(nèi)引腳以及一第二外引腳。嵌入引腳部位于第一內(nèi)引腳與第二內(nèi)引 腳之間。焊線配置于晶片、第一內(nèi)引腳與嵌入引腳部之間。封裝膠體包覆晶 片、晶片座、焊線、第一內(nèi)引腳、第二內(nèi)引腳以及嵌入引腳部。
根據(jù)本發(fā)明的一實施例，嵌入引腳部可為一配置于第一內(nèi)引腳與第二內(nèi) 引腳之間且與第一內(nèi)引腳以及第二內(nèi)引腳電性絕緣的浮置端子。因此，封裝 結(jié)構(gòu)可還包括至少一配置于浮置端子與第二內(nèi)引腳之一之間的跨接線 (jumper)，以使得晶片通過焊線、浮置端子以及跨接線而電性連接至第二 內(nèi)引腳?？缃泳€的材料可與焊線的材料相同或不同?；蛘撸鶕?jù)本發(fā)明的另 一實施例，嵌入？ 1腳部為 一使第 一 內(nèi)引腳之一與第二內(nèi)引腳之一直接連接的 連接部，以使得晶片通過焊線以及連接部而電性連接至第二內(nèi)引腳。
根據(jù)本發(fā)明的一實施例，載體還包括位于晶片座上且通過焊線電性連接 至晶片的至少一接地環(huán)(ground ring)和/或電源環(huán)(power ring)。電源 環(huán)與接地環(huán)電性絕緣。
本發(fā)明還提供一種先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法，包括以下 步驟。提供一載體。載體具有至少一容納槽(accommodating cavity)、多 個第一內(nèi)引腳、多個第二內(nèi)引腳以及由多個開口所定義的至少一引腳部。第 一內(nèi)引腳圍繞容納槽配置，第二內(nèi)引腳圍繞第一內(nèi)引腳配置，且引腳部配置 于第一內(nèi)引腳與第二內(nèi)引腳之間。在載體的一下表面上包括覆蓋于載體的對 應(yīng)于第一內(nèi)引腳及第二內(nèi)引腳的多個第一金屬部，及覆蓋于載體的對應(yīng)于容 納槽的多個第二金屬部。提供一晶片于容納槽內(nèi)后，形成多條焊線。焊線配置于晶片、第一內(nèi)引腳與引腳部之間。接著，形成一封裝膠體以包覆晶片、 焊線、第一內(nèi)引腳、第二內(nèi)引腳、引腳部，并填充容納槽以及開口內(nèi)。之后， 通過載體的下表面上的第 一金屬部以及第二金屬部作為蝕刻罩幕來進行一蝕 刻制程，以蝕刻穿過載體直至填充于開口內(nèi)的封裝膠體暴露為止，以便形成 多個第一引腳、多個第二引腳以及一晶片座。
才艮據(jù)本發(fā)明的一實施例，當引腳部為一配置于第一內(nèi)引腳與第二內(nèi)引腳 之間并與第一內(nèi)引腳以及第二內(nèi)引腳電性絕緣的浮置端子時，制造方法還包 括在形成封裝膠體前，形成配置于浮置端子與第二內(nèi)引腳之一之間的至少一 跨接線，以使得晶片通過焊線、浮置端子以及跨接線而電性連接至第二內(nèi)引 腳?？缃泳€的材料可與焊線的材料相同或不同。或者，當引腳部為一使第一 內(nèi)引腳之一與第二內(nèi)引腳之一直接連接的連接部時，晶片通過焊線以及連接 部而電性連接至第二內(nèi)引腳。
根據(jù)本發(fā)明的一實施例，在提供晶片之前，先進四方扁平無引腳封裝結(jié) 構(gòu)的制造方法還包括在容納槽的中心部上形成翁著層。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并結(jié)合 附圖作詳細說明如下。


圖1A至圖1H為本發(fā)明的一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu) 的制造方法的剖面示意圖。
圖2A為本發(fā)明的一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu)的俯視 示意圖。
圖2B為沿圖2A的線I-I，的剖面示意圖。 圖2C為圖2A的仰視示意圖。
圖3A至圖3E為本發(fā)明的另一實施例的一種先進四方扁平無引腳封裝結(jié) 構(gòu)的制造方法的剖面示意圖。圖4A為本發(fā)明的另一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu)的俯 視示意圖。
圖4B為沿圖4A的線II-n，的剖面示意圖。 圖4C為圖4A的仰 f見示意圖。 主要元件符號說明
232b、232ab:第一外引腳；200、200a:載體；
210:基板；210a、210a，上表面；
210b、210b，下表面；214a:第一圖案化光阻層；
214b:第二圖案化光阻層；216a、216a，第一金屬層；
216b、216b，第二金屬層；217a、217a，第一金屬部；
217b、217b，第二金屬部；220、220a":晶片座；
220a、220a,:容納槽；222、222a:中心部；
224、224a:周邊部"妄地環(huán)；230、230a:引腳；
234b、234ab:第二外引腳；236:第三內(nèi)引腳/浮置端子;
236a:連接部；240、240a: 4妄i也環(huán)；
250、250a:電源環(huán)；300、300a:晶片；
400、400a:焊線；500:跨接線；
500a、600:封裝膠體；600a、700:黏著層；
Sl、 Sl，第一開口；S2、S2，第二開口；
100、 100a:先進四方扁平無引腳封裝結(jié)； 232、 232a、 232aa:第一內(nèi)引腳/第一引腳； 234、 234a、 234aa:第二內(nèi)引腳/第二引腳。
具體實施例方式
現(xiàn)將詳細描述本發(fā)明目前較佳實施例，其實例在附圖中說明。在任何可 能之處，附圖及描述內(nèi)容中均使用相同附圖標記來指代相同或相似部分。圖1A至圖1H為本發(fā)明的一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu) 的制造方法的剖面示意圖。
首先，如圖1A所示，提供具有一上表面210a以及一下表面210b的基板 210。基板210的材料可以是銅、銅合金或其他適用的金屬材料。
接著，如圖1A所示，形成一第一圖案化光阻層214a于基板210的上表 面210a上，且形成一第二圖案化光阻層214b于基板210的下表面210b上。 第一圖案化光阻層214a暴露出部分于基板210的上表面210a，而第二圖案 化光阻層214b暴露部分于基板210的下表面210b。第一圖案化光阻層214a 與第二圖案化光阻層214b不對稱。
接著，如圖1B所示，形成一第一金屬層216a于基板210被暴露出的上 表面210a上，且形成一第二金屬層216b于基板210被暴露出的下表面210b 上。在本實施例中，第一金屬層216a與第二金屬層216b可通過電鍍而形成。 本文所描述的第一金屬層216a或第二金屬層216b可以不是一連續(xù)層，具體 根據(jù)第一圖案化光阻層214a或第二圖案化光阻層214b的圖案設(shè)計而定。
具體地，結(jié)合圖1D，第二金屬層216b包括多個第一金屬部217a以及至 少一第二金屬部217b。第一金屬部217a對應(yīng)于隨后將形成的第一內(nèi)引腳232 以及第二內(nèi)引腳234 (不對應(yīng)隨后將形成的第三內(nèi)引腳236 )，且第二金屬部 217b對應(yīng)于隨后將形成的晶片座220 (如圖1H所示)。
接著，如圖1C所示，同時移除第一圖案化光阻層214a以及第二圖案化 光阻層214b，且分別保留第一金屬層216a和第二金屬層216b于基板210的 上表面210a和下表面210b上。
接著，如圖1D所示，通過利用第一金屬層216a作為蝕刻罩幕來進行一 蝕刻制程，以移除部分基板210，以便形成至少一容納槽220a以及多個第一 開口 Sl。至此，在形成第一金屬層216a、第二金屬層216b及圖案化基板210 后，^L略地形成載體200。
具體地，容納槽220a具有中心部222及圍繞中心部222配置的周邊部224。通過開口S1來定義，以形成多個第一內(nèi)引腳232、多個第二內(nèi)引腳234 以及至少一第三內(nèi)引腳236。第一內(nèi)引腳232環(huán)繞周邊部224配置。第二內(nèi) 引腳234環(huán)繞第一內(nèi)引腳232配置。第三內(nèi)引腳236配置于第一內(nèi)引腳232 與第二內(nèi)引腳234之間。值得注意的是，周邊部224可視為接地環(huán)。
接著，如圖1E所示，4是供至少一晶片300至每一容納槽220a的中心部 222，其中一黏著層700位于晶片300與容納槽220a的中心部222之間。通 過配置于晶片300與容納槽220a的中心部222之間的黏著層700，可增加晶 片300與中心部222之間的粘著力。
接著，如圖1F所示，提供多條焊線400以及至少一跨接線500。在本實 施例中，焊線400配置于晶片300、接地環(huán)(周邊部)224、第一內(nèi)引腳232 以及第三內(nèi)引腳236之間。具體地，焊線400的一端焊接于晶片300上，而 焊線400的另一端焊接于接地環(huán)(周邊部)224、第一內(nèi)引腳232以及第三內(nèi) 引腳236上。即，晶片300通過焊線400電性連接至接地環(huán)(周邊部)224、 第一內(nèi)引腳232以及第三內(nèi)引腳236。
跨接線500配置于第三內(nèi)引腳236與第二內(nèi)引腳234之間，以^f吏晶片300 與第二內(nèi)引腳234電性連接?？缃泳€500的材料可不同于焊線400的材料。 例如，跨接線500的材料可選自金、銅、鎳、4巴或其合金，而焊線400的材 料可為金。晶片300通過焊線400電性連接至第三內(nèi)引腳236，且晶片300 通過跨接線500更進一步電性連接至第二內(nèi)引腳234。第三內(nèi)引腳236以及 3，接線500的i殳計可不為直長線，且避免焊線偏移(wire swe印)或交叉線 所引起的問題。
接著，如圖1G所示，形成一封裝膠體600以包覆晶片300、焊線400、 跨接線500、第一內(nèi)引腳232、第二內(nèi)引腳234、接地環(huán)(周邊部)224以及 第三內(nèi)引腳236，并填充于容納槽220a以及第一開口 Sl內(nèi)。
接著，如圖1H所示，對載體200的下表面210b進行一蝕刻制程，以移 除基板210被暴露的部分，載體200被蝕穿以暴露出填充于第一開口 Sl內(nèi)的封裝膠體600，且同時形成多個第二開口 S2。第一內(nèi)引腳232、第二內(nèi)引腳 234以及第三內(nèi)引腳236通過蝕刻制程而彼此電性絕緣。此外，對載體200 的下表面210b進行蝕刻制程以形成第二開口 S2的期間，具有中心部222以 及周邊部224的晶片座220進一步由載體200的第二開口 S2所定義。晶片座 220是由第一引腳232所環(huán)繞，且通過第二開口 S2與第一引腳232電性絕緣。
具體地，在本實施例中，對載體200的下表面210b進行蝕刻制程，以便 形成第二開口 S2。此外，由于對應(yīng)于第三內(nèi)引腳236的基板210未被第二金 屬層216b所覆蓋，因此對應(yīng)于第三內(nèi)引腳236的基板210會通過蝕刻制程而 被移除。第三內(nèi)引腳236可視為浮置端子。本文所描述的跨接線500具有不 同于焊線400的功能。 一般而言，焊線400用于連接晶片300與其他引腳， 而跨接線500用于連接浮置端子(第三內(nèi)引腳)236與其他引腳，但不連接 至晶片300。因此，完成設(shè)計有浮置端子(第三內(nèi)引腳)236以及跨接線500 中之一或多者的先進四方扁平無引腳封裝結(jié)構(gòu)。
簡言之，本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)使用浮置端子(第三 內(nèi)引腳)236以及if夸接線500來代替直長線，使得晶片300可通過i 爭接線500 以及浮置端子(第三內(nèi)引腳)236電連接至較遠的引腳(例如，第二內(nèi)引腳
叉線的問題并增強產(chǎn)品能力。
圖2A為本發(fā)明的一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu)的俯視 示意圖。圖2B為沿圖2A的線I-I'的剖面示意圖。圖2C為圖2A的仰視示意 圖。為了方便說明，圖2A中省略示出的部分元件。結(jié)合圖2A、圖2B與圖2C， 在本實施例中，先進四方扁平無引腳封裝結(jié)構(gòu)100包括一載體200、 一晶片 300、多條焊線400以及至少一^爭接線500。
在本實施例中，載體200可以是導線架。具體地，載體200包括一晶片 座220以及多個引腳230。引腳230包括多個第一引腳232、多個第二引腳 234以及至少一浮置端子236。在圖2A中，僅示意性地描繪二個浮置端子236。
ii具體而言，第一引腳232圍繞晶片座220配置，且每一第一引腳232包括一 第一內(nèi)引腳232a以及一第一外引腳232b。第二引腳234圍繞第一引腳232 配置，且每一第二引腳234包括一第二內(nèi)引腳234a以及一第二外引腳234b。 內(nèi)引腳及外引腳是由封裝膠體來界定，也就是說，引腳230被封裝膠體包覆 的部分定義為內(nèi)引腳，而引腳230暴露于封裝膠體外的部分定義為外引腳。 浮置端子236配置于晶片座220的上表面上，且位于第一內(nèi)引腳232a與第二 內(nèi)引腳234a之間。
更詳細而言，本實施例的晶片座220具有矩形形狀。例如，引腳230可 沿晶片座220的兩側(cè)配置，或排列成一環(huán)狀以環(huán)繞晶片座220配置。引腳230 的排列可以是呈一陣列、單一列或多個列的環(huán)。在本實施例中，圖H的第一 引腳232以及第二引腳234的配置僅為舉例說明，本發(fā)明并不以此為限。此 外，引腳230的材料包括金或鈀。
焊線400配置于晶片300、第一引腳232與浮置端子236之間。具體地， 焊線400的一端焊接于晶片300上，而焊線400的另一端焊接于第一內(nèi)引腳 232a以及浮置端子236上。即，晶片300通過焊線400電性連接至載體200 的較近的第一引腳232或浮置端子236。
跨接線500配置于浮置端子236與較遠的第二引腳234之間。跨接線500 的一端焊接于浮置端子236上，而跨接線500的另一端焊接于第二內(nèi)引腳234a 上。晶片300通過浮置端子236以及3爭接線500而電性連接至第二引腳234。
此外，本實施例中的先進四方扁平無引腳封裝結(jié)構(gòu)IOO還包括一封裝膠 體600。封裝膠體600包覆晶片300、焊線400、跨接線500、第一內(nèi)引腳232a、 第二內(nèi)引腳234a、浮置端子236，且填充于引腳230之間的間隙，而暴露出 第一外引腳232b、第二外引腳234b以及晶片座220的底部表面。封裝膠體 600的材料可以是環(huán)氧樹脂(epoxy resin)或另一適用的聚合物材料。
另外，在本實施例中，為了滿足先進四方扁平無引腳封裝結(jié)構(gòu)100的電 性整合設(shè)計的要求，載體2 00還包括至少 一接地環(huán)24 0以及至少 一 電源環(huán)25 0。接地環(huán)240配置于第一引腳232與晶片座220之間，且通過焊線400電性連接至晶片300。電源環(huán)250配置于第一引腳232與晶片座220之間，且通過焊線400電性連接至晶片300。由于接地環(huán)240連接至晶片座220，因此晶片座連同接地環(huán)可一起一見為接地平面。電源環(huán)250與接地環(huán)240電性絕緣。
值得注意的是，圖2A與圖2B中所示的接地環(huán)240以及與圖2C中所示的電源環(huán)250的位置、配置及l(fā)t量僅為舉例i兌明，本發(fā)明并不以此為限。
簡言之，本實施例中的先進四方扁平無引腳封裝結(jié)構(gòu)IOO具有浮置端子236與跨接線500，使得晶片300可通過浮置端子236與跨接線500電連接至較遠引腳(例如，第二引腳234 )。因此，浮置端子236與跨接線500的設(shè)計可代替直長線。因此，本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)100可避免長線偏移或交叉線的問題，并增強產(chǎn)品能力。
圖3A至圖3E為本發(fā)明的另一實施例的一種先進四方扁平無引腳封裝結(jié)
構(gòu)的制造方法的剖面示意圖。
如圖3A所示，在本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法中，首先，提供載體200a。載體200a具有至少一容納槽"0a，、多個第一開口 Sl'、 一形成于載體200a的一上表面210a，上的第一金屬層216a，以及一形成于載體200a的一下表面210b，上的第二金屬層216b，。第一金屬層216a，與第二金屬層216b，不對稱。具體地，第二金屬層216b，包括多個第一金屬部217a，以及一第二金屬部217b，。第一金屬部217a，對應(yīng)于隨后將形成的第二內(nèi)引腳234aa,且第二金屬部217b，對應(yīng)于隨后將形成的晶片座220a"(如圖3E中所示)。此外，形成載體200a的步驟類似于圖1A至圖1C所示的步驟，在此不再贅述。
詳細而言，每一容納槽220a，具有一中心部222a以及一圍繞中心部222a配置的周邊部224a。如圖3A所示，載體200a的第一金屬層216a，通過第一開口 Sl，定義成多個第一內(nèi)引腳232aa、多個第二內(nèi)引腳234aa以及至少一連接部236a。具體而言，第一內(nèi)引腳232aa靠近或環(huán)繞周邊部2Ma配置。第二內(nèi)引腳234aa配置于第一內(nèi)引腳232aa附近或環(huán)繞第一內(nèi)引腳2Waa配置。第一金屬層216a，的每一連接部236a配置于每一第一內(nèi)引腳Uha與每一第二內(nèi)引腳234aa之間。
在此必須注意的是，每一連接部236a連接一個第一內(nèi)引腳232aa與一個鄰近的第二內(nèi)引腳234aa。在本實施例中，周邊部224a可視為接地環(huán)。
接著，如圖3B所示，提供至少一晶片300a至容納槽220a，的中心部222a，其中一黏著層600a配置于晶片300a與容納槽2"a，的中心部2"a之間。
接著，如圖3C所示，形成多條焊線"0a。在本實施例中，焊線"Oa配置于晶片300a、接地環(huán)(周邊部)"4a與第一內(nèi)引腳23ha之間。晶片300a通過坪線400a電性連接至接地環(huán)224a以及第一內(nèi)引腳232aa。由于每一連接部236a連接一個第一內(nèi)引腳232aa與一個鄰近的第二內(nèi)引腳H4aa，因此晶片300a可通過連接部236a與焊線400a而電性連接至第二內(nèi)引腳234aa。即，連接部236a的設(shè)計是用于連接兩個相鄰引腳(例如，第一內(nèi)引腳232aa及第二內(nèi)引腳234aa)，可減小焊線400a的長度。
接著，如圖3D所示，形成一封裝膠體500a以包覆晶片300a、焊線400a、第一內(nèi)引腳232aa、第二內(nèi)引腳234aa、接地環(huán)(周圍部)2Ma以及連接部236a,并填充于容納槽220a，以及第一開口 Sl，內(nèi)。
接著，如圖3E所示，對載體200a的下表面210b，進行一蝕刻制程，以移除載體200a未被第二金屬層216b，所覆蓋的部分，直至暴露出封裝膠體500a且形成多個第二開口 S2，為止。填充于第一開口 Sl，中的封裝膠體500a通過第二開口 S2，而暴露。因此，第一引腳232a與第二內(nèi)引腳234a彼此電性絕緣，除了連接部236a所連接的第一引腳232a與第二引腳U化之外。此外，對應(yīng)于第一內(nèi)引腳232aa以及連接部236a的載體200a的暴露部分在蝕刻制程期間同時被移除，直至第一開口 Sl，內(nèi)的封裝膠體500a通過第二開口 S2，而暴露為止。即，第一引腳232a以及第二引腳234a通過蝕刻制程而彼此電性絕緣，除了連接部236a所連接的第一引腳232a與第二引腳23"之外。金屬部的蝕刻速率和/或厚度，可通過精調(diào)而獲得最佳效能。
此外，在形成第二開口 S2，的蝕刻制程期間，同時定義晶片座220a"。晶 片座220a"是由第一內(nèi)引腳232aa所環(huán)繞，且通過第一開口 Sl，或第二開口 S2，與第一內(nèi)引腳232aa電性隔離。最后，完成具有連接部236a的設(shè)計的先 進四方扁平無引腳封裝結(jié)構(gòu)。
如圖3E所示，移除連接至連接部236a的第一內(nèi)引腳232aa的外引腳。 也就是說，連接至連接部236a的第一引腳232a僅具有第一內(nèi)引腳232aa。 然而，如在圖4A至圖4C中所示，對于大多數(shù)未連接至連接部236a的第一引 腳232a而言，每一第一引腳232a包括第一內(nèi)引腳232aa以及第一外引腳 232ab。根據(jù)產(chǎn)品的要求，有可能修改第二金屬層216b，的金屬部設(shè)計，決定 保留還是移除第一引腳232a或第二引腳234a的外引腳。
本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)具有連接兩個相鄰引腳(例如， 第一內(nèi)引腳232aa以及第二內(nèi)引腳234aa)的連接部236a，可減小焊線400a
(wire sweep)或交叉線的問題，并增強產(chǎn)品能力。
圖4A為本發(fā)明的另一實施例的一種先進四方扁平無引腳封裝結(jié)構(gòu)的俯 視圖。圖4B為沿圖4A的線II-n，的剖面示意圖。圖4C為圖4A的仰^見示意 圖。為了方便說明，圖4A中省略示出的部分元件。請結(jié)合圖4A、圖4B與圖 4C,在本實施例中，先進四方扁平無引腳封裝結(jié)構(gòu)100a包括一載體200a、 一晶片300a以及多條焊線400a。
在本實施例中，載體200a可以是導線架。具體地，載體200a包括一晶 片座220a"以及多個引腳230a。引腳230a包括多個第一引腳232a、多個第 二引腳234a以及至少一連接部236a。 一般而言，對于大多數(shù)的第一引腳232a 而言，每一第一引腳232a包括一第一內(nèi)引腳232aa以及一第一外引腳232ab。 對于連接至連接部236a的第一引腳232a而言，第一引腳可僅包括第一內(nèi)引 腳232aa，而無外引腳。對于第二引腳234a而言，每一第二引腳234a包括一第二內(nèi)引腳234aa以及一第二外引腳234ab。在圖4A中，僅示意性地描繪兩個連接部236a。每一連接部236a配置于每一第一內(nèi)引腳232aa與每一第二內(nèi)引腳234aa之間。
由于引腳230a的材料以及晶片座220a"的形狀類似于圖1A與圖1B中所示的前述實施例，且上文已描述，因此在此不再贅述。
晶片300a配置于晶片座220a"上。焊線400a配置于晶片300a與引腳230a之間。在本實施例中，焊線400a的一端焊接于晶片300a上，而焊線400a的另一端焊接于連接部236a上。然而，由于連接部236a位于第一引腳232a與第二引腳234a之間，因此焊線400a可連接至較近的第一引腳232a或連接部236a的任何位置。 一般而言，晶片300a通過焊線400a而電性連接至引腳230a。
另外，本實施例中的先進四方扁平無引腳封裝結(jié)構(gòu)100a還包括一封裝膠體500a。封裝膠體500a包覆晶片300a、焊線400a,并填充引腳230a之間的間隙。即，封裝膠體500a包覆第一內(nèi)引腳232aa、第二內(nèi)引腳234aa以及連接部236a,而暴露出第一外引腳232ab以及第二外引腳234ab。
另外，本實施例的載體200a還包括用于電性整合設(shè)計的至少一接地環(huán)240a以及至少一電源環(huán)250a。由于4妄^k^環(huán)240a與電源環(huán)250a的^f立置、配置及數(shù)量類似于圖2A、圖2B與圖2C中所示的前述實施例(如上文所描述)，因此在此不再贅述。此外，本實施例中的先進四方扁平無引腳封裝結(jié)構(gòu)100a還包括一黏著層600a。黏著層600a配置于晶片300a與晶片座220a，，之間，用以增加晶片300a與晶片座220a，，之間的粘著力。
簡而言之，本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)100a具有連接部236a，使得晶片300a可通過第一內(nèi)引腳232aa與第二內(nèi)引腳234aa之間的連接部236a而電連接至較遠的引腳(例如，第二引腳234a)。因此，連接兩個相鄰引腳的連接部236a的設(shè)計，可減小焊線400a的長度。因此，本實施例的先進四方扁平無引腳封裝結(jié)構(gòu)100a可避免長線偏移(wireswe印)或交叉線的問題，并增強產(chǎn)品能力。
綜上所述，先進四方扁平無引腳封裝結(jié)構(gòu)的浮置端子或連接部可祐^見為 嵌入引腳部，其主要嵌入先進四方扁平無引腳封裝結(jié)構(gòu)的封裝膠體內(nèi)，除了 其底部表面暴露于封裝膠體之外。嵌入引腳部(即浮置端子或連接部)可提 供較佳電性連接以及可提高可靠度。
最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案而非對其進 行限制，盡管參照較佳實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技 術(shù)人員應(yīng)當理解其依然可以對本發(fā)明的技術(shù)方案進行修改或者等同替換， 而這些修改或者等同替換亦不能使修改后的技術(shù)方案脫離本發(fā)明技術(shù)方案的 4青神和范圍。
1權(quán)利要求
1、一種先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于，包括一載體，具有一晶片座以及多個引腳，其中所述多個引腳包括多個圍繞所述晶片座配置的第一引腳、多個圍繞多個所述第一引腳配置的第二引腳，以及至少一嵌入引腳部，每一所述第一引腳包括一第一內(nèi)引腳以及一第一外引腳，每一所述第二引腳包括一第二內(nèi)引腳以及一第二外引腳，且所述嵌入引腳部位于多個所述第一內(nèi)引腳與多個所述第二內(nèi)引腳之間；一晶片，配置于所述載體的一上表面上且位于所述晶片座內(nèi)；多條焊線，配置于所述晶片、多個所述第一內(nèi)引腳以及所述嵌入引腳部之間，使得所述晶片通過所述多條焊線而電性連接至多個所述第一內(nèi)引腳和/或所述嵌入引腳部；以及一封裝膠體，包覆所述晶片座上的所述晶片、所述多條焊線、多個所述第一內(nèi)引腳、多個所述第二內(nèi)引腳以及所述嵌入引腳部。
2、 根據(jù)權(quán)利要求1所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述嵌入引腳部為一配置于多個所述第一內(nèi)引腳與多個所述第二內(nèi)引腳 之間且與多個所述第一內(nèi)引腳以及多個所述第二內(nèi)引腳電性絕緣的浮置端 子。
3、 根據(jù)權(quán)利要求2所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 還包括配置于所述浮置端子與多個所述第二內(nèi)引腳之一之間的至少一跨接 線，使得所述晶片通過所述多條焊線、所述浮置端子以及所述跨接線而電連 接至所述第二內(nèi)引腳。
4、 根據(jù)權(quán)利要求3所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述跨接線的材料不同于所述多條焊線的材料。
5、 根據(jù)權(quán)利要求1所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述嵌入引腳部為一使多個所述第一內(nèi)引腳之一與多個所述第二內(nèi)引腳 之一直接連接的連接部，以使所述晶片通過所述焊線與所述連接部而電性連接至所述第二內(nèi)引腳。
6、 根據(jù)權(quán)利要求l所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述載體還包括至少 一接地環(huán)，位于所述晶片座上且通過所述多條焊線 而電性連接至所述晶片。
7、 根據(jù)權(quán)利要求6所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述載體還包括至少一電源環(huán)，位于所述晶片座上且通過所述多條焊線 而電性連接至所述晶片，所述電源環(huán)與所述接地環(huán)電性絕緣。
8、 根據(jù)權(quán)利要求l所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 還包括一配置于所述晶片與所述晶片座之間的黏著層。
9、 根據(jù)權(quán)利要求l所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中所述多個引腳的材料包括金或鈀。
10、 根據(jù)權(quán)利要求1所述的先進四方扁平無引腳封裝結(jié)構(gòu)，其特征在于， 其中多個所述第 一引腳配置較為靠近所述晶片座，而多個所述第二引腳配置 較為遠離所述晶片座。
11、 一種先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法，其特征在于，包括 提供一載體，所述載體具有至少一容納槽、多個第一內(nèi)引腳、多個第二內(nèi)引腳以及由多個開口所定義的至少一引腳部，其中所述多個第一內(nèi)引腳圍 繞所述容納槽配置，所述多個第二內(nèi)引腳圍繞所述多個第一內(nèi)引腳配置，且 所述引腳部配置于所述多個第一內(nèi)引腳與所述多個第二內(nèi)引腳之間，所述載 體還包括配置于所述載體的一下表面上且對應(yīng)于所述多個第一內(nèi)引腳以及所 述多個第二內(nèi)引腳的多個第一金屬部以及對應(yīng)于所述容納槽的多個第二金屬部；提供一晶片至所述容納槽； 形成多條焊線；在所述載體上形成一封裝膠體以包覆所述晶片、所述多條焊線、所述多 個第一內(nèi)引腳、所述多個第二內(nèi)引腳、所述引腳部，并填充所述容納槽以及所述多個開口內(nèi)；以及通過所述載體的所述下表面上的所述多個第一金屬部以及所述多個第二 金屬部作為蝕刻罩幕來進行一蝕刻制程，以蝕穿所述載體至填充于所述多個 開口內(nèi)的所述封裝膠體暴露為止，以便形成多個第一引腳、多個第二引腳以 及一晶片座。
12、 根據(jù)權(quán)利要求11所述的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法， 其特征在于，其中所述引腳部為一配置于所述多個第一內(nèi)引腳與所述多個第 二內(nèi)引腳之間并與所述多個第 一 內(nèi)引腳以及所述多個第二內(nèi)引腳電性絕緣的 浮置端子。
13、 根據(jù)權(quán)利要求12所述的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法， 其特征在于，其中形成所述多條焊線的步驟包括在所述晶片、所述多個第一 內(nèi)引腳與所述浮置端子之間形成所述多條焊線，以及在形成所述封裝膠體之 前，形成配置于所述浮置端子與所述多個第二內(nèi)引腳之一之間的至少一^爭接 線，使得所述晶片通過所述多條焊線、所述浮置端子以及所述跨接線而電性 連接至所述第二內(nèi)引腳。
14、 根據(jù)權(quán)利要求13所述的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法， 其特征在于，其中所述跨接線的材料不同于所述多條焊線的材料。
15、 根據(jù)權(quán)利要求11所述的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法， 其特征在于，其中形成所述多條焊線的步驟包括在所述晶片與所述多個第一 內(nèi)引腳之間形成所述多條焊線，且所述引腳部為一使所述多個第一內(nèi)引腳之 一與所述多個第二內(nèi)引腳之一直接連接的連接部，以使得所述晶片通過所述 焊線以及所述連接部而電性連接至所述第二內(nèi)引腳。
16、 根據(jù)權(quán)利要求11所述的先進四方扁平無引腳封裝結(jié)構(gòu)的制造方法， 其特征在于，其中在提供所述晶片之前，還包括在所述容納槽內(nèi)形成一黏著 層。
全文摘要
本發(fā)明涉及一種先進四方扁平無引腳封裝結(jié)構(gòu)及制造方法，先進四方扁平無引腳封裝結(jié)構(gòu)包括一載體、一晶片、多條焊線以及一封裝膠體。載體包括一晶片座以及多個引腳。引腳包括多個圍繞晶片座配置的第一引腳、多個圍繞第一引腳配置的第二引腳以及位于第一引腳與第二引腳之間的至少一嵌入引腳部。焊線配置于晶片、第一引腳與嵌入引腳部之間。設(shè)計有嵌入引腳部的先進四方扁平無引腳封裝結(jié)構(gòu)可提供較佳的電性連接。
文檔編號H01L23/48GK101656238SQ200910160959
公開日2010年2月24日 申請日期2009年7月31日 優(yōu)先權(quán)日2008年8月21日
發(fā)明者張簡寶徽, 江柏興, 胡平正, 鄭維倫 申請人:日月光半導體制造股份有限公司