專利名稱：半導(dǎo)體晶片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶片，更具體而言涉及具有被劃片線劃分的多個(gè)半導(dǎo)體芯片以 及形成于該劃片線上的工藝監(jiān)測(cè)電極的半導(dǎo)體晶片。
背景技術(shù)：
在用于從半導(dǎo)體晶片劃分多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片(切片目標(biāo))典型切片工 藝中，具有例如附著到其的金剛石粒子的環(huán)形刀片高速旋轉(zhuǎn)，且接觸在形成于半導(dǎo)體晶片 上的劃片線上。通過(guò)接觸于劃片線上的旋轉(zhuǎn)刀片，半導(dǎo)體晶片被切片成多個(gè)半導(dǎo)體芯片。為 了獲得更好的切片性能，優(yōu)化各種參數(shù)。這些參數(shù)包括例如刀片厚度、刀片旋轉(zhuǎn)速度、平臺(tái) 速度、以及切口深度。 半導(dǎo)體晶片具有各種薄膜形成于硅基板上的分層結(jié)構(gòu)，相對(duì)于半導(dǎo)體晶片的厚度 方向未用均勻的材料形成。更具體而言，半導(dǎo)體晶片包括由金屬材料形成的金屬布線，該金 屬材料主要包括鋁材料(廣泛用做半導(dǎo)體芯片的布線)。該金屬布線的材料具有與硅基板 的硅材料不同的特性。 此外，半導(dǎo)體晶片具有設(shè)于半導(dǎo)體晶片的劃片線上的工藝監(jiān)測(cè)器，用于檢查半導(dǎo) 體晶片的半導(dǎo)體芯片的性能。該工藝監(jiān)測(cè)器包括用于評(píng)估被工藝監(jiān)測(cè)的半導(dǎo)體裝置的電學(xué) 特性的工藝監(jiān)測(cè)電極。該工藝監(jiān)測(cè)電極也由金屬材料形成。因此，在切片半導(dǎo)體晶片的工 藝中，包括硅基板、絕緣膜、以及金屬材料的分層結(jié)構(gòu)被切片。 圖15A和15B為示出了常規(guī)半導(dǎo)體晶片劃片線附近的圖示。圖15A為常規(guī)半導(dǎo)體 晶片的平面視圖。圖15B為沿圖15A線W-W截取的剖面視圖。 L0C0S(硅的局部氧化)氧化物膜17形成于半導(dǎo)體基板15上。BPSG(硼磷硅酸鹽 玻璃)膜19形成于L0C0S氧化物膜17上。 第一金屬布線層21-1形成于BPSG膜19上。第一金屬布線層21_1置于其中形成 工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)。此外，在圖中所示的區(qū)域中，第一金屬布線層21-1形成為 沿半導(dǎo)體芯片3外圍部分的環(huán)形。 第一層間絕緣膜23-1形成于BPSG膜19上，且也形成于第一金屬布線層21-1上。 通孔在形成了工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)形成于第一金屬布線層21-1上的第一層間絕 緣膜23-l內(nèi)。此外，環(huán)形通孔沿半導(dǎo)體芯片3外圍部分形成于第一金屬布線層21-1上的 第一層間絕緣膜23-l內(nèi)。 第二金屬布線層21-2形成于第一層間絕緣膜23-1上。第二金屬布線層21-2置 于形成工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)以及其通孔內(nèi)。此外，在圖中所示的區(qū)域內(nèi)，第二金 屬布線層21-2沿半導(dǎo)體芯片3外圍部分形成為環(huán)形。
第二層間絕緣膜23-2形成于第一層間絕緣膜23-1上，且也形成于第二金屬布線 層21-2上。通孔在形成了工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)形成于第二金屬布線層21-2上 的第二層間絕緣膜23-2內(nèi)。此外，環(huán)形通孔沿半導(dǎo)體芯片3外圍部分形成于第二金屬布線 層21-2上的第二層間絕緣膜23-2內(nèi)。 第三金屬布線層21-3形成于第二層間絕緣膜23-2上。第三金屬布線層21_3置 于形成工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)的第二層間絕緣膜23-2上，以及其通孔內(nèi)。此外，在 圖中所示的區(qū)域內(nèi)，第三金屬布線層21-3沿半導(dǎo)體芯片3外圍部分在第二層間絕緣膜23-2 上以及該通孔內(nèi)形成為環(huán)形。 最終保護(hù)層25形成于第二層間絕緣膜23-2上以及第三層間布線層21_3上。焊 盤(pán)開(kāi)口部分在形成工藝監(jiān)測(cè)電極焊盤(pán)31的區(qū)域內(nèi)形成于該最終保護(hù)層25內(nèi)。由此，第三 金屬布線層21-3的表面處于露出狀態(tài)。 位于半導(dǎo)體芯片3外圍部分附近的上述金屬布線層21-1、21-2和21-3 —起形成 護(hù)環(huán)21。 在切片工藝中，通常難以一次切片(切割)由不同材料形成的多個(gè)膜，且該切片趨 于導(dǎo)致形成金屬污損的問(wèn)題。通常，由于位于劃片線內(nèi)的工藝監(jiān)測(cè)半導(dǎo)體裝置尺寸相對(duì)小， 對(duì)于例如采用厚度為20-50ym的刀片的情形，該工藝監(jiān)測(cè)半導(dǎo)體裝置可以被徹底地切片 而無(wú)任何金屬污損。同時(shí)，由于工藝監(jiān)測(cè)電極焊盤(pán)具有至少60ym以上的寬度，該工藝監(jiān)測(cè) 電極焊盤(pán)的寬度將大于該刀片的厚度(切片區(qū)域的寬度)。這導(dǎo)致金屬污損的問(wèn)題。
對(duì)于采用應(yīng)用于2-3層布線層的稱為半微米工藝的設(shè)計(jì)規(guī)則的情形，通過(guò)調(diào)整切 片工藝可以克服上述問(wèn)題。 然而，近年來(lái)且仍在繼續(xù)，形成多層金屬布線層的趨勢(shì)顯著增加，因?yàn)榘雽?dǎo)體裝置 制作成更精細(xì)的尺寸(例如，制作具有7-8層布線層的半導(dǎo)體裝置并非不常見(jiàn))。因此，對(duì) 于多層金屬布線層設(shè)于劃片線上作為工藝監(jiān)測(cè)電極焊盤(pán)的情形，包含在工藝監(jiān)測(cè)電極焊盤(pán) 內(nèi)的金屬膜導(dǎo)致金屬污損。 此外，近年來(lái)且仍在繼續(xù)，絕緣膜平整化技術(shù)的各種方法被用于解決使用光刻技 術(shù)情形中的聚焦深度問(wèn)題。絕緣膜表面的平整化方法例如可以是使用CMP(化學(xué)機(jī)械拋光) 方法，或者采用BPSG膜作為多晶硅層和金屬層之間的膜。BPSG膜是通過(guò)CVD (化學(xué)氣相沉 積)方法來(lái)制作的，該BPSG膜是通過(guò)將硼和磷包含到氧化硅層內(nèi)而形成的絕緣膜。通過(guò)增 加硼與/或磷的濃度，絕緣膜的表面可以被恰當(dāng)?shù)仄秸Ｒ虼嗽龃笈鹋c/或磷的濃度以 減小半導(dǎo)體裝置的尺寸。 然而，本發(fā)明的發(fā)明人發(fā)現(xiàn)，當(dāng)BPSG膜內(nèi)硼與/或磷的濃度增大時(shí)，BPSG膜和鈦膜 之間(更具體而言，該BPSG膜和用作鋁合金基板且具有高熔點(diǎn)的鈦膜之間)的粘接變?nèi)酢?這是因?yàn)榕鹋c/或磷濃度的增加不僅促進(jìn)平整化，而且同時(shí)減小了BPSG膜的微觀粗糙度。 這導(dǎo)致了 BPSG膜和金屬膜之間接觸面積的損失。因此，通過(guò)增大硼與/或磷的濃度來(lái)制作 的半導(dǎo)體裝置越精細(xì)，則在切片工藝中發(fā)生工藝監(jiān)測(cè)電極的金屬污損的可能性更大。結(jié)果， 半導(dǎo)體晶片的切片變得更為困難。 防止這種問(wèn)題的一個(gè)示例公開(kāi)于日本專利特開(kāi)公報(bào)No. 2005-191334。日本專利特 開(kāi)公報(bào)No. 2005-191334公開(kāi)了一種工藝監(jiān)測(cè)電極焊盤(pán)，其置于半導(dǎo)體芯片內(nèi)部，使得僅僅 用于工藝監(jiān)測(cè)的半導(dǎo)體裝置被置于劃片線上。因此，該電極焊盤(pán)將不會(huì)妨礙切片工藝。
然而，由于該方法將工藝監(jiān)測(cè)電極焊盤(pán)置于半導(dǎo)體芯片內(nèi)，所以該半導(dǎo)體芯片形 成為大的尺寸。這增大了制造成本。置于半導(dǎo)體芯片內(nèi)的該附加電極焊盤(pán)是關(guān)鍵問(wèn)題，尤 其對(duì)于具有大量電極焊盤(pán)的半導(dǎo)體芯片產(chǎn)品而言，因?yàn)楫a(chǎn)品的芯片尺寸是根據(jù)電極焊盤(pán)之 間距離的極限來(lái)確定的。 如圖15B所示，由金屬材料形成的護(hù)環(huán)可以置于半導(dǎo)體芯片和劃片線之間，用于 防止半導(dǎo)體芯片內(nèi)部在切片工藝中受損傷。然而，通過(guò)將該工藝監(jiān)測(cè)電極焊盤(pán)置于半導(dǎo)體 芯片內(nèi)部，該工藝監(jiān)測(cè)電極焊盤(pán)需要超出護(hù)環(huán)以接觸工藝監(jiān)測(cè)半導(dǎo)體裝置。這是難以完成 的任務(wù)，因?yàn)橛山饘俨牧闲纬傻淖o(hù)環(huán)的一部分將被不期望地切斷以達(dá)成此任務(wù)。如果護(hù)環(huán) 該部分被切斷，則提供該護(hù)環(huán)的目的則喪失。 日本專利特開(kāi)公報(bào)No. 2005-191334還公開(kāi)了一個(gè)示例，其將工藝監(jiān)測(cè)電極焊盤(pán) 置于半導(dǎo)體芯片內(nèi)部，且不僅將該工藝監(jiān)測(cè)電極焊盤(pán)用于工藝監(jiān)測(cè)而且還作為半導(dǎo)體芯片 的電極焊盤(pán)。 然而，由于各個(gè)產(chǎn)品中設(shè)于劃片線上用于工藝監(jiān)測(cè)的半導(dǎo)體芯片的數(shù)目與電極焊 盤(pán)的數(shù)目之間通常沒(méi)有關(guān)聯(lián)，因此難以調(diào)整置于劃片線上的半導(dǎo)體裝置的位置以及用于產(chǎn) 品的電極焊盤(pán)的位置。此外，當(dāng)使用工藝監(jiān)測(cè)裝置執(zhí)行電學(xué)測(cè)量時(shí)，該示例中各個(gè)產(chǎn)品需要 分離的探針卡。此外，該示例并未解決上述護(hù)環(huán)問(wèn)題。 日本專利特開(kāi)公報(bào)No. 2005-191334還公開(kāi)了一個(gè)示例，其將工藝監(jiān)測(cè)電極焊盤(pán) 和半導(dǎo)體裝置置于劃片線內(nèi)，但是并未置在劃片線的切片區(qū)域(割切區(qū)域)內(nèi)。
然而，該示例要求劃片線寬。這減小了可以從半導(dǎo)體晶片切斷(切片)的半導(dǎo)體 芯片的數(shù)目。結(jié)果，制造成本增加。

發(fā)明內(nèi)容
本發(fā)明的總體目標(biāo)是提供一種半導(dǎo)體晶片，其基本上消除了由于相關(guān)技術(shù)的限制 和缺點(diǎn)所致的一個(gè)或多個(gè)問(wèn)題。 本發(fā)明的特征和優(yōu)點(diǎn)將在下述說(shuō)明書(shū)中陳述，且部分從該說(shuō)明書(shū)和附圖變得顯而 易見(jiàn)，或者可以通過(guò)根據(jù)說(shuō)明書(shū)提供的教導(dǎo)實(shí)踐本發(fā)明而習(xí)知。本發(fā)明的目標(biāo)及其他特征 和優(yōu)點(diǎn)可以通過(guò)在說(shuō)明書(shū)中以全面、清楚、簡(jiǎn)潔和嚴(yán)格的術(shù)語(yǔ)具體地指出的半導(dǎo)體晶片來(lái) 實(shí)現(xiàn)和獲得，以使得本領(lǐng)域普通技術(shù)人員可以實(shí)踐本發(fā)明。 為了獲得依據(jù)本發(fā)明目的的這些和其他優(yōu)點(diǎn)，如此處所體現(xiàn)和一般性描述的，本 發(fā)明的實(shí)施例提供了一種具有將其劃分為多個(gè)半導(dǎo)體芯片的矩陣的劃片線的半導(dǎo)體晶片， 該半導(dǎo)體晶片包括多晶硅層、形成于該多晶硅層上的多晶硅-金屬層間絕緣膜、以及形成 于該多晶硅-金屬層間絕緣膜上的第一金屬布線層，該半導(dǎo)體晶片的特征在于包括形成 于該劃片線的切片區(qū)域上的工藝監(jiān)測(cè)電極焊盤(pán)，該工藝監(jiān)測(cè)電極焊盤(pán)的寬度大于該切片區(qū) 域的寬度，該工藝監(jiān)測(cè)電極焊盤(pán)包括形成于該多晶硅-金屬絕緣膜內(nèi)用于將該第一金屬布 線層連接到該多晶硅層的接觸孔。 在根據(jù)本發(fā)明的半導(dǎo)體晶片中，該接觸孔可以不形成于該切片區(qū)域內(nèi)。 在根據(jù)本發(fā)明的半導(dǎo)體晶片中，該半導(dǎo)體晶片可進(jìn)一步包括形成于該第一布線層
上的第二布線層，其中該第一布線層不形成于該切片區(qū)域內(nèi)。 在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中，該多晶硅-金屬層間絕緣膜可以是BPSG
5膜。 此外，本發(fā)明提供了一種具有將其劃分為多個(gè)半導(dǎo)體芯片的矩陣的劃片線的半導(dǎo)體晶片，具有多層金屬布線結(jié)構(gòu)的該半導(dǎo)體晶片包括至少三層金屬布線層，該半導(dǎo)體晶片的特征在于包括形成于該劃片線的切片區(qū)域上的工藝監(jiān)測(cè)電極焊盤(pán)，該工藝監(jiān)測(cè)電極焊盤(pán)的寬度大于該切片區(qū)域的寬度，該工藝監(jiān)測(cè)電極焊盤(pán)包括該多層金屬布線結(jié)構(gòu)的至少一層金屬布線層；其中該多層金屬布線層結(jié)構(gòu)的最下金屬布線層不形成于該工藝監(jiān)測(cè)電極焊盤(pán)內(nèi)。 在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中，該工藝監(jiān)測(cè)電極焊盤(pán)可僅包括該多層布線結(jié)構(gòu)的最上金屬布線層。 在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中，該工藝監(jiān)測(cè)電極焊盤(pán)可包括該多層金屬布
線結(jié)構(gòu)的最上金屬布線層以及形成于該最上金屬布線層下的金屬布線層。 在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中，該多層金屬布線結(jié)構(gòu)的所有金屬布線層都
不形成于在劃片線的切片區(qū)域內(nèi)該工藝監(jiān)測(cè)電極焊盤(pán)的金屬布線層下方。 在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中，該多層金屬布線結(jié)構(gòu)可包括BPSG膜，其中
該多層金屬布線結(jié)構(gòu)的最下金屬布線層形成于該BPSG膜上。


圖1A為示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖； 圖IB為沿圖1A的線A-A截取的剖面視圖； 圖2為示出依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片的總體結(jié)構(gòu)的平面視圖； 圖3A為示出依據(jù)本發(fā)明實(shí)施例的劃片線內(nèi)的工藝監(jiān)測(cè)區(qū)域的一部分的平面視
圖； 圖3B為沿圖3A線的B_B截取的剖面視圖； 圖4A為依據(jù)本發(fā)明實(shí)施例的具有形成于工藝監(jiān)測(cè)電極焊盤(pán)下方的多晶硅層和接
觸孔的半導(dǎo)體晶片的照片； 圖4B為常規(guī)半導(dǎo)體晶片的照片； 圖5A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖； 圖5B為沿圖5A線的C_C截取的剖面視圖； 圖5C為沿圖5A線的D-D截取的剖面視圖； 圖6A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖； 圖6B為沿圖6A的線E_E截取的剖面視圖； 圖6C為沿圖6A的線F-F截取的剖面視圖； 圖7A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖； 圖7B為沿圖7A的線G_G截取的剖面視圖； 圖7C為沿圖7A的線H-H截取的剖面視圖； 圖8A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖； 圖8B為沿圖8A的線I_I截取的剖面視圖； 圖8C為沿圖8A的線J-J截取的剖面視圖； 圖9A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視

視視視視圖9B為沿圖9A的線K-K截取的剖面視圖；圖9C為沿圖9A的線L-L截取的剖面視圖IOA為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖10B為沿圖10A的線M-M截取的剖面視10C為沿圖10A的線N-N截取的剖面視IIA為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖11B為沿圖11A的線0-0截取的剖面視11C為沿圖11A的線P-P截取的剖面視12A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖12B為沿圖12A的線Q-Q截取的剖面視12C為沿圖12A的線R-R截取的剖面視13A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖13B為沿圖13A的線R-R截取的剖面視13C為沿圖13A的線S-S截取的剖面視14A為示出依據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖14B為沿圖14A的線U-U截取的剖面視14C為沿圖14A的線V-V截取的剖面視15A為示出依據(jù)常規(guī)半導(dǎo)體晶片的劃片線附近的平面視圖；圖15B為沿圖15A的線W-W截取的剖面視圖16A為示出依據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖16B為沿圖16A的線A-A截取的剖面視圖17為示出依據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體晶片的劃片線附近的平面視圖；圖18A為示出依據(jù)本發(fā)明一個(gè)實(shí)施例的劃片線內(nèi)工藝監(jiān)測(cè)區(qū)域的一部分的平面
圖18B為沿圖18A的線B-B截取的剖面視圖19A為示出依據(jù)本發(fā)明另一實(shí)施例的劃片線內(nèi)工藝監(jiān)測(cè)區(qū)域的一部分的平面圖19B為沿圖19A的線C-C截取的剖面視圖20A為示出依據(jù)本發(fā)明另一實(shí)施例的劃片線內(nèi)工藝監(jiān)測(cè)區(qū)域的一部分的平面
圖20B為沿圖20A的線D-D截取的剖面視圖；圖20C為沿圖20A的線E-E截取的剖面視圖21A為示出依據(jù)本發(fā)明另一實(shí)施例的劃片線內(nèi)工藝監(jiān)測(cè)區(qū)域的一部分的平面
圖21B為沿圖21A的線F-F截取的剖面視圖；以及圖21C為沿圖21A的線G-G截取的剖面視圖。
具體實(shí)施例方式
基于圖中所示實(shí)施例詳細(xì)地描述本發(fā)明。
[第一實(shí)施例] 圖IA和IB為用于描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片1的示意性圖示。更具體而言，圖1A為示出半導(dǎo)體晶片1的劃片線附近的平面視圖，圖1B為沿圖IA的線A-A截取的剖面視圖。圖2為示出依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片1的總體結(jié)構(gòu)的平面視圖。圖3A和3B為用于描述根據(jù)本發(fā)明實(shí)施例的置于劃片線上的工藝監(jiān)測(cè)裝置的一部分的示意性圖示。更具體而言，圖3A為示出該工藝監(jiān)測(cè)裝置的一部分的平面視圖，圖3B為沿圖3A線的B-B截取的剖面視圖。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片1具有三層金屬布線結(jié)構(gòu)。
如圖2所示，半導(dǎo)體晶片1具有被劃片線5劃分和布置成矩陣的多個(gè)半導(dǎo)體芯片3。劃片線5的寬度在該示例中為lOOym。如圖1A所示，劃片線5具有工藝監(jiān)測(cè)區(qū)域7，在該工藝監(jiān)測(cè)區(qū)域7上布置有用于工藝監(jiān)測(cè)的多個(gè)半導(dǎo)體裝置(下文中稱為"工藝監(jiān)測(cè)半導(dǎo)體裝置")9和用于工藝監(jiān)測(cè)的多個(gè)電極焊盤(pán)(下文中稱為"工藝監(jiān)測(cè)電極焊盤(pán)")ll。工藝監(jiān)測(cè)電極焊盤(pán)ll的平面尺寸例如為70iimX70iim。劃片線5的中心區(qū)域?yàn)樵谇衅に囍斜磺衅?切割)的區(qū)域(下文中稱為"切片區(qū)域13")。切片區(qū)域13的寬度基本上等于用于切片半導(dǎo)體晶片1的刀片的厚度。例如，對(duì)于使用厚度范圍為20-40ym的刀片的情形，切片區(qū)域的寬度為20-40 ii m。 接著，參照?qǐng)D1B描述半導(dǎo)體晶片1的截面結(jié)構(gòu)。在該示例中，LOCOS氧化物膜17形成于由硅材料形成的半導(dǎo)體基板15上。多晶硅層18在將形成工藝監(jiān)測(cè)電極焊盤(pán)11的區(qū)域(下文中稱為"工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域")1000內(nèi)形成于LOCOS氧化物膜17上。BPSG膜19 ( S卩，多晶硅-金屬層間絕緣膜)形成于包括形成有多晶硅層18的區(qū)域的LOCOS氧化物膜17上。 多個(gè)接觸孔20在該工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)形成于BPSG膜19內(nèi)。在該示例中，2500個(gè)接觸孔20(縱向50個(gè)孔X橫向50個(gè)孔)在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)形成于BPSG膜19內(nèi)。圖1B所示接觸孔20出于方便的原因而被省略。在本示例中，各個(gè)接觸孔20具有0. 4 ii mX 0. 4 ii m的平面面積。然而要注意，接觸孔20的數(shù)目、布置和尺寸不限于本示例所述。 在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)，第一金屬布線層21-1形成于BPSG膜19上及BPSG膜19的接觸孔20內(nèi)。此外，在圖中所示區(qū)域中，第一金屬布線層21-1沿半導(dǎo)體芯片3的外圍部分形成為環(huán)形。第一金屬布線層21-1也可以形成于半導(dǎo)體晶片1的其他區(qū)域上(圖1B中未示出)。第一金屬布線層21-1包括高熔點(diǎn)金屬膜(例如，鈦膜)，該高熔點(diǎn)金屬膜上形成有鋁合金膜(例如，AlSiCu膜)。 第一層間絕緣膜23-l形成于包括其上形成有第一金屬布線層21-l的區(qū)域的BPSG膜19上。第一層間絕緣膜23-1具有包括例如NSG(未摻雜硅酸鹽玻璃)膜、SOG(旋涂玻璃)膜及NSG膜的分層結(jié)構(gòu)。在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域IOOO內(nèi)，通孔形成于第一金屬布線層21-1上的第一層間絕緣膜23-1內(nèi)。環(huán)形通孔也沿半導(dǎo)體芯片3外圍部分形成于第一金屬布線層21-1上的第一層間絕緣膜23-1內(nèi)。 在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)，第二金屬布線層21-2形成于第一層間絕緣膜23-1上以及第一層間絕緣膜23-1的通孔內(nèi)。此外，在圖中所示區(qū)域中，第二金屬布線層21-2沿半導(dǎo)體芯片3外圍部分形成為環(huán)形。第二金屬布線層21-2也可以形成于半導(dǎo)體晶片1的其他區(qū)域上(圖1B中未示出)。第二金屬布線層21-2也可以例如由其上形成有AlSiCu膜的鈦膜形成。 第二層間絕緣膜23-2形成于包括其上形成有第二金屬布線層21-2的區(qū)域的第一層間絕緣膜23-1上。第二層間絕緣膜23-2也具有包括例如NSG膜、SOG膜和NSG膜的分層結(jié)構(gòu)。在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)，通孔形成于第二金屬布線層21-2上的第二層間絕緣膜23-2內(nèi)。環(huán)形通孔也沿半導(dǎo)體芯片3外圍部分形成于第二金屬布線層21-2上的第二層間絕緣膜23-2內(nèi)。 在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)，第三金屬布線層21-3形成于第二層間絕緣膜23-2上以及第二層間絕緣膜23-2的通孔內(nèi)。此外，在圖中所示區(qū)域中，第三金屬布線層21-3沿半導(dǎo)體芯片3外圍部分形成為環(huán)形。第三金屬布線層21-3也可以形成于半導(dǎo)體晶片1的其他區(qū)域上(圖IB中未示出)。第三金屬布線層21-3也可以例如由其上形成有AlSiCu膜的鈦膜形成。 最終保護(hù)膜25形成于包括其上形成有第三金屬布線層21-3的區(qū)域的第二層間絕緣膜23-2上。最終保護(hù)膜25具有包括例如氧化硅膜和氮化硅膜的分層結(jié)構(gòu)。在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000內(nèi)，焊盤(pán)開(kāi)口部分形成于最終保護(hù)膜25內(nèi)。由此，第三金屬布線層21-3的表面露出。 沿半導(dǎo)體芯片3外圍部分形成的包括第一、第二和第三金屬布線層21-1、21-2和21-3的分層結(jié)構(gòu)為用于防護(hù)半導(dǎo)體芯片3內(nèi)部的護(hù)環(huán)21。 L0C0S氧化物膜17、BPSG膜19、第一層間絕緣膜23_1、第二層間絕緣膜23_2和最終保護(hù)膜25都以帶狀方式除去其兩個(gè)端部(沿劃片線5的寬度方向)。在本示例中，被除去端部的寬度為10 y m。通過(guò)沿劃片線5寬度方向除去L0C0S氧化物膜17、 BPSG膜19、第一層間絕緣膜23-l、第二層間絕緣膜23-2和最終保護(hù)膜25的兩個(gè)端部，可以防止在切片該切片區(qū)域13時(shí)形成于層間絕緣膜內(nèi)的裂紋到達(dá)半導(dǎo)體芯片3。然而注意，本發(fā)明的半導(dǎo)體晶片1不限于沿劃片線5寬度方向除去兩個(gè)端部的結(jié)構(gòu)。 接著，參考圖3A和3B描述工藝監(jiān)測(cè)區(qū)域7。在圖3B中，省略了對(duì)包含在半導(dǎo)體芯片3內(nèi)的BPSG膜19、第一層間絕緣膜23-1、第二層間絕緣膜23-2和最終保護(hù)膜25的描述。 在圖3A中，兩個(gè)有源區(qū)27a、27b形成為被L0C0S氧化物膜17圍繞的半導(dǎo)體基板區(qū)域表面上的源極和漏極。由多晶硅制成的柵電極29通過(guò)柵極絕緣膜形成于兩個(gè)有源區(qū)27a、27b之間區(qū)域內(nèi)的半導(dǎo)體基板上。兩個(gè)有源區(qū)27a、27b和柵電極29 —起形成晶體管(即，工藝監(jiān)測(cè)半導(dǎo)體裝置9)。該晶體管位于切片區(qū)域內(nèi)與工藝監(jiān)測(cè)電極焊盤(pán)11所在部分不同的部分。在圖3A所示示例中，晶體管位于工藝監(jiān)測(cè)電極焊盤(pán)lla和工藝監(jiān)測(cè)電極焊盤(pán)lib之間。多晶硅柵電極29的兩端形成為延伸跨過(guò)L0C0S氧化物膜17。
工藝監(jiān)測(cè)電極焊盤(pán)lla、llb、llc的第一金屬布線層21-la、21-lb、21-lc連續(xù)形成在BPSG膜19上。第一金屬布線層21-la、21-lb、21-lc具有2iim至3iim的寬度范圍。盡管從工藝監(jiān)測(cè)電極焊盤(pán)lla和lib延伸的第一金屬布線層21-la和21-lb的部分位于切片區(qū)域13內(nèi)(如圖3A所示)，第一金屬布線層21-la和21-lb的位置不限于圖3A所示位置。
位于有源區(qū)27a上方的第一金屬布線層21-la的一端通過(guò)形成于BPSG膜19內(nèi)的接觸孔20而電連接到有源區(qū)27a。第一金屬布線層21-la的另一端連接到工藝監(jiān)測(cè)電極焊盤(pán)lla(工藝監(jiān)測(cè)電極焊盤(pán)lla的第一金屬布線層21-la)。
9
位于有源區(qū)27b上方的第一金屬布線層21-lb的一端通過(guò)形成于BPSG膜19內(nèi)的 接觸孔20而電連接到有源區(qū)27b。第一金屬布線層21-lb的另一端連接到工藝監(jiān)測(cè)電極焊 盤(pán)llb(工藝監(jiān)測(cè)電極焊盤(pán)lib的第一金屬布線層21-lb)。 位于柵電極29上方的第一金屬布線層21-lc的一端通過(guò)形成于BPSG膜19內(nèi)的 接觸孔20而電連接到柵電極29。第一金屬布線層21-lc的另一端連接到工藝監(jiān)測(cè)電極焊 盤(pán)llc(工藝監(jiān)測(cè)電極焊盤(pán)11c的第一金屬布線層21-lc)。 在與工藝監(jiān)測(cè)電極焊盤(pán)1 la、 1 lb和11c相對(duì)應(yīng)的工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域1000 內(nèi)，第二金屬布線層21-2a、21-2b、21-2c形成于第一層間絕緣膜23_1上，第三金屬布線層 21-3a、21-3b、21-3c形成于第二層間絕緣膜23_2上。 由于用于連接第一金屬布線層21-l(21-la、21-lb、21-lc)和多晶硅層18的接觸 孔20形成于工藝監(jiān)測(cè)電極焊盤(pán)11(11a、llb、llc)下方的BPSG膜19內(nèi)，BPSG膜19上表面 和第一金屬布線層21-l(21-la、21-lb、21-lc)的接觸面積可以減小。此外，可以防止第一 金屬布線層21-l(21-la、21-lb、21-lc)剝落，即使在工藝監(jiān)測(cè)電極焊盤(pán)11 (lla、 llb、 llc) 位于劃片線5的切片區(qū)域13內(nèi)的情況下。由此可以防止金屬污損。然而注意，本發(fā)明不限 于使得最下金屬布線層形成于BPSG膜上的結(jié)構(gòu)。 此外，由于工藝監(jiān)測(cè)電極焊盤(pán)11布置成包括劃片線5的切片區(qū)域，因此無(wú)需增大 半導(dǎo)體芯片3的尺寸或劃片線5的寬度。 由于多個(gè)接觸孔20形成于工藝監(jiān)測(cè)電極焊盤(pán)11下方的BPSG膜19內(nèi)，BPSG膜19 和第一金屬布線層21-1可以通過(guò)接觸孔20內(nèi)壁來(lái)接觸。由此可以防止第一金屬布線層 21-1的剝落。 此外，與僅具有形成于最上層上的單一金屬布線層的工藝監(jiān)測(cè)電極焊盤(pán)相比，工 藝監(jiān)測(cè)電極焊盤(pán)11更可能防止在測(cè)試(監(jiān)測(cè))半導(dǎo)體晶片時(shí)探針剌穿工藝監(jiān)測(cè)電極焊盤(pán) 的問(wèn)題。這是因?yàn)楣に嚤O(jiān)測(cè)電極焊盤(pán)11是由三個(gè)金屬布線層21-1、21-2、21-3形成的。
圖4A和4B為在切片半導(dǎo)體晶片的切片區(qū)域之后所攝取的照片。圖4A為依據(jù)本發(fā) 明實(shí)施例的具有形成于工藝監(jiān)測(cè)電極焊盤(pán)下方的多晶硅層和接觸孔的半導(dǎo)體晶片的照片。 圖4B為常規(guī)半導(dǎo)體晶片的照片。 圖4A示出了本發(fā)明的半導(dǎo)體晶片l上工藝監(jiān)測(cè)電極焊盤(pán)ll均未剝落。然而，圖 4B示出了 90%以上的工藝監(jiān)測(cè)電極焊盤(pán)11剝落，非常少的工藝監(jiān)測(cè)電極焊盤(pán)11殘留在半 導(dǎo)體晶片上。 因此，本發(fā)明可以減小工藝監(jiān)測(cè)電極焊盤(pán)內(nèi)形成金屬污損的可能性。
盡管在本發(fā)明上述實(shí)施例中接觸孔20形成于切片區(qū)域13內(nèi)，接觸孔20可備選地 形成于切片區(qū)域13外部的區(qū)域內(nèi)(見(jiàn)圖5A-5C)。由于第一金屬布線層21-1通過(guò)形成于切 片區(qū)域13之外的區(qū)域(下文中稱為"不同區(qū)域")內(nèi)的接觸孔20而連接到多晶硅層18，在 切片工藝之后沒(méi)有發(fā)現(xiàn)該不同區(qū)域內(nèi)第一金屬布線層21-1的剝落。此外，由于切片區(qū)域13 內(nèi)的第一金屬布線層21-1被徹底壓碎，因此不會(huì)在切片區(qū)域內(nèi)發(fā)現(xiàn)第一金屬布線層21-1 的剝落。另外，由于形成于接觸孔20內(nèi)的第一金屬布線層21-1所致的工藝監(jiān)測(cè)電極焊盤(pán) 11附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。 除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成接觸孔20之外，多晶硅層18 還可以形成于該不同區(qū)域內(nèi)(見(jiàn)圖6A-6C)。由于第一金屬布線層21-1通過(guò)形成于該不同區(qū)域內(nèi)的接觸孔20連接到多晶硅層18，在切片工藝之后不會(huì)發(fā)現(xiàn)該不同區(qū)域內(nèi)第一金屬 布線層21-1的剝落。此外，由于切片區(qū)域13內(nèi)的第一金屬布線層21-1被徹底壓碎，因此 不會(huì)在切片區(qū)域內(nèi)發(fā)現(xiàn)第一金屬布線層21-1的剝落。另外，在切片時(shí)由多晶硅層18所致 的工藝監(jiān)測(cè)電極焊盤(pán)11附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。
除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成接觸孔20之外，第一金屬布 線層21-1還可以形成于該不同區(qū)域內(nèi)(見(jiàn)圖7A-7C)。與第一金屬布線層21-1形成于切片 區(qū)域13內(nèi)的情形相比，在切片時(shí)由第一金屬布線層21-1導(dǎo)致的工藝監(jiān)測(cè)電極焊盤(pán)11附近 的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。 另外，如上所述，在BPSG膜和鈦膜(金屬基板)之間存在弱粘接。例如，對(duì)于使 用具有弱粘接的多晶硅-金屬層間絕緣膜和第一金屬布線層的組合的情形，可以減小金屬 污損的形成。也就是說(shuō)，對(duì)于多晶硅-金屬層間絕緣膜包括BPSG膜19且第一金屬布線層 21-1包括鈦膜的基板的情形，可以減小金屬污損的形成。 除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成第一金屬布線層21-1之外， 如圖7A-7C所示，多晶硅層18還可形成于該不同區(qū)域內(nèi)(見(jiàn)圖8A-8C)。在切片時(shí)由多晶硅 層18所致的工藝監(jiān)測(cè)電極焊盤(pán)11附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損 的形成。 盡管本發(fā)明的上述實(shí)施例描述為具有形成于工藝監(jiān)測(cè)電極焊盤(pán)11下方的多個(gè)接
觸孔20，但是可以形成單一接觸孔20而非多個(gè)接觸孔20(見(jiàn)圖9A-9C)。 采用如圖9A-9C所示的示例性結(jié)構(gòu)，工藝監(jiān)測(cè)電極焊盤(pán)11的第一金屬布線層21-1
接觸BPSG膜19的面積可以減小。相應(yīng)地，即使對(duì)于工藝監(jiān)測(cè)電極焊盤(pán)11置于劃片線5的
切片區(qū)域13上的情形，仍可以防止該第一金屬布線層21-1剝落。由此可以減小金屬污損
的形成。 另外，由于圖9A-9C所示的工藝監(jiān)測(cè)電極焊盤(pán)11布置于劃片線5的切片區(qū)域13 內(nèi)，半導(dǎo)體芯片3的尺寸和劃片線5的寬度可以減小。 另外，通過(guò)接觸孔20的內(nèi)壁實(shí)現(xiàn)BPSG膜19和第一金屬布線層21_1之間的接觸 并將使第一金屬布線層21-1的大的面積與多晶硅層18接觸，則圖9A-9C所示的示例性結(jié) 構(gòu)可以防止第一金屬布線層21-1的剝落。 盡管圖9A-9C的示例性結(jié)構(gòu)具有形成于切片區(qū)域13內(nèi)的接觸孔20，接觸孔20備 選地可以形成于切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)，如圖10A-10C所示。由于第一金 屬布線層21-1通過(guò)形成于切片區(qū)域13之外的區(qū)域(不同區(qū)域)內(nèi)的接觸孔20而連接到 多晶硅層18，在切片工藝之后不會(huì)發(fā)現(xiàn)該不同區(qū)域內(nèi)第一金屬布線層21-1的剝落。此外， 由于切片區(qū)域13內(nèi)的第一金屬布線層21-1被徹底壓碎，因此不會(huì)在切片區(qū)域內(nèi)發(fā)現(xiàn)第一 金屬布線層21-1的剝落。另外，由于形成于接觸孔20內(nèi)的第一金屬布線層21-1所致的工 藝監(jiān)測(cè)電極焊盤(pán)11附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。
除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成接觸孔20之外，多晶硅層18 還可以形成于該不同區(qū)域內(nèi)(見(jiàn)圖11A-11C)。由于第一金屬布線層21-1通過(guò)形成于該不 同區(qū)域內(nèi)的接觸孔20連接到多晶硅層18，在切片工藝之后不會(huì)發(fā)現(xiàn)該不同區(qū)域內(nèi)第一金 屬布線層21-1的剝落。此外，由于切片區(qū)域13內(nèi)的第一金屬布線層21-1被徹底壓碎，因 此不會(huì)在切片區(qū)域內(nèi)發(fā)現(xiàn)第一金屬布線層21-1的剝落。另外，在切片時(shí)由多晶硅層18所致的工藝監(jiān)測(cè)電極焊盤(pán)ll附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。
除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成接觸孔20之外，第一金屬布 線層21-1還可以形成于該不同區(qū)域內(nèi)(見(jiàn)圖12A-12C)。與第一金屬布線層21-1形成于切 片區(qū)域13內(nèi)的情形相比，在切片時(shí)由第一金屬布線層21-1導(dǎo)致的工藝監(jiān)測(cè)電極焊盤(pán)11附 近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬污損的形成。 另外，對(duì)于使用具有弱粘接的多晶硅_金屬層間絕緣膜和第一金屬布線層的組合
的情形，可以減小金屬污損的形成。也就是說(shuō)，對(duì)于多晶硅-金屬層間絕緣膜包括BPSG膜
19且第一金屬布線層21-1包括鈦膜的基板的情形，可以減小金屬污損的形成。 除了在切片區(qū)域13外部的區(qū)域(不同區(qū)域)內(nèi)形成第一金屬布線層21-1之外，
如圖12A-12C所示，多晶硅層18還可形成于該不同區(qū)域內(nèi)(見(jiàn)圖13A-13C)。在切片時(shí)由多
晶硅層18所致的工藝監(jiān)測(cè)電極焊盤(pán)11附近的應(yīng)力可以減小。由此，可以進(jìn)一步減小金屬
污損的形成。 盡管本發(fā)明的上述實(shí)施例具有形成于接觸孔20內(nèi)部的第一金屬布線層21-1，但
是本發(fā)明不限于這種結(jié)構(gòu)。例如，與第一金屬布線層21-1不同的金屬材料可以形成于接觸
孔20內(nèi)部(見(jiàn)圖14A-14C)。例如，鴇材料可以形成于接觸孔20內(nèi)部。 采用如圖10A-14C所示的示例性結(jié)構(gòu)，工藝監(jiān)測(cè)電極焊盤(pán)11的第一金屬布線層
21-1接觸BPSG膜19的面積可以減小。相應(yīng)地，即使對(duì)于工藝監(jiān)測(cè)電極焊盤(pán)11置于劃片
線5的切片區(qū)域13上的情形，仍可以防止該第一金屬布線層21-1剝落。由此可以減小金
屬污損的形成。 另外，由于工藝監(jiān)測(cè)電極焊盤(pán)11布置于劃片線5的切片區(qū)域13內(nèi)，半導(dǎo)體芯片3 的尺寸和劃片線5的寬度可以減小。 在(多個(gè))接觸孔20內(nèi)形成與第一金屬布線層21-1不同的金屬材料的上述結(jié)構(gòu) 可以應(yīng)用于圖5A-13C所示的示例性結(jié)構(gòu)。在這些情形中，可以按照與圖5A-13C示例性結(jié) 構(gòu)相同的方式防止第一金屬布線層21-1的剝落。由此可以減小金屬污損的形成。
盡管本發(fā)明上述實(shí)施例具有形成于切片區(qū)域13內(nèi)的第二金屬布線層21-2，但是 第二金屬布線層21-2備選地可以形成于切片區(qū)域13外部的區(qū)域(未示出)。相應(yīng)地，在切 片工藝監(jiān)測(cè)電極焊盤(pán)11時(shí)，僅金屬布線層21的最上第三金屬布線層21-3被切片。因此可 以減小金屬污損的形成。 盡管本發(fā)明上述實(shí)施例具有形成有三層金屬布線層結(jié)構(gòu)(即，具有三個(gè)金屬布線
層的結(jié)構(gòu))的半導(dǎo)體晶片l，本發(fā)明的半導(dǎo)體晶片l不限于這種結(jié)構(gòu)。例如，半導(dǎo)體晶片l 可具有單一金屬布線層結(jié)構(gòu)、雙金屬布線層結(jié)構(gòu)、或者具有四層以上金屬布線層的結(jié)構(gòu)。[第二實(shí)施例] 圖16A和16B為描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片101的示意性圖示。更具體 而言，圖16A為示出半導(dǎo)體晶片101的劃片線105附近的平面視圖，圖16B為沿圖16A線 A-A截取的剖面視圖。圖17為示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片101的總體結(jié)構(gòu)的平面 視圖。圖18A和18B為用于描述根據(jù)本發(fā)明實(shí)施例的置于劃片線上的工藝監(jiān)測(cè)裝置的示意 性圖示。更具體而言，圖18A為示出工藝監(jiān)測(cè)裝置的一部分的平面視圖，圖18B為沿圖18A 線B-B截取的剖面視圖。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片IOI具有三層金屬布線層結(jié)構(gòu)。
如圖17所示，半導(dǎo)體晶片IOI具有被劃片線105劃分和布置成矩陣的多個(gè)半導(dǎo)體芯片103。劃片線105的寬度在該示例中為100iim。如圖16A所示，劃片線105具有工藝 監(jiān)測(cè)區(qū)域107，在該工藝監(jiān)測(cè)區(qū)域107上布置有用于工藝監(jiān)測(cè)的多個(gè)半導(dǎo)體裝置(下文中稱 為"工藝監(jiān)測(cè)半導(dǎo)體裝置")109和用于工藝監(jiān)測(cè)的多個(gè)電極焊盤(pán)(下文中稱為"工藝監(jiān)測(cè) 電極焊盤(pán)")lll。工藝監(jiān)測(cè)電極焊盤(pán)111的平面尺寸例如為70iimX70iim。劃片線105的 中心區(qū)域?yàn)樵谇衅に囍斜磺衅?切割)的區(qū)域(下文中稱為"切片區(qū)域113")。切片區(qū) 域113的寬度基本上等于用于切片半導(dǎo)體晶片101的刀片的厚度。例如，對(duì)于使用厚度范 圍為20-40 iim的刀片的情形，切片區(qū)域113的寬度為20-40 iim。 接著，參照?qǐng)D16B描述半導(dǎo)體晶片101的截面結(jié)構(gòu)。在該示例中，LOCOS氧化物膜 117形成于由硅材料形成的半導(dǎo)體基板115上。BPSG膜119(S卩，多晶硅-金屬層間絕緣 膜)形成于LOCOS氧化物膜117上。 第一金屬布線層121-1形成于BPSG膜119上。第一金屬布線層121-1不形成于 工藝監(jiān)測(cè)電極焊盤(pán)111下方。在圖16B所示區(qū)域內(nèi)，第一金屬布線層121-1沿半導(dǎo)體芯片 103的外圍部分形成為環(huán)形。第一金屬布線層121-1也可以形成于半導(dǎo)體晶片101的其他 區(qū)域上(圖16B中未示出)。第一金屬布線層121-1包括高熔點(diǎn)金屬膜(例如，鈦膜)，該 高熔點(diǎn)金屬膜上形成有鋁合金膜(例如，AlSiCu膜)。 第一層間絕緣膜123-1形成于包括其上形成有第一金屬布線層121-1的區(qū)域的 BPSG膜119上。第一層間絕緣膜123-1具有包括例如NSG(不摻雜硅酸鹽玻璃)膜、SOG(旋 涂玻璃)膜及NSG膜的分層結(jié)構(gòu)。環(huán)形通孔沿半導(dǎo)體芯片103外圍部分形成于第一金屬布 線層121-1上的第一層間絕緣膜123-1內(nèi)。 第二金屬布線層121-2形成于第一層間絕緣膜123-1上。第二金屬布線層121-2 形成于形成有工藝監(jiān)測(cè)電極焊盤(pán)lll的區(qū)域內(nèi)。此外，在圖中所示區(qū)域中，第二布線層 121-2形成于第一層間絕緣膜上以及第一層間絕緣膜123-1的通孔內(nèi)。第二金屬布線層 121-2還形成于半導(dǎo)體晶片101的其他區(qū)域(圖16B中未示出)。第二金屬布線層121-2 也可以由例如其上形成有AlSiCu膜的鈦膜形成。 第二層間絕緣膜123-2形成于包括其上形成有第二金屬布線層121-2的區(qū)域的第 一層間絕緣膜123-1上。第二層間絕緣膜123-2也具有包括例如NSG膜、SOG膜和NSG膜 的分層結(jié)構(gòu)。在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域IOOO(其上形成有工藝監(jiān)測(cè)電極焊盤(pán)111的區(qū) 域)內(nèi)，通孔形成于第二金屬布線層1-2上的第二層間絕緣膜123-2內(nèi)。環(huán)形通孔也沿半 導(dǎo)體芯片103外圍部分形成于第二金屬布線層121-2上的第二層間絕緣膜123-2內(nèi)。
第三金屬布線層121-3形成于第二層間絕緣膜123-2上以及第二層間絕緣膜 123-2的通孔內(nèi)。此外，在圖中所示區(qū)域中，第三金屬布線層121-3沿半導(dǎo)體芯片103外圍 部分形成為環(huán)形。第三金屬布線層121-3也可以形成于半導(dǎo)體晶片101的其他區(qū)域上(圖 16B中未示出)。第三金屬布線層121-3也可以例如由其上形成有AlSiCu膜的鈦膜形成。
最終保護(hù)膜125形成于包括其上形成有第三金屬布線層121-3的區(qū)域的第二層間 絕緣膜123-2上。最終保護(hù)膜125具有包括例如氧化硅膜和氮化硅膜的分層結(jié)構(gòu)。在工藝 監(jiān)測(cè)電極焊盤(pán)形成區(qū)域內(nèi)，焊盤(pán)開(kāi)口部分形成于最終保護(hù)膜125內(nèi)。由此，第三金屬布線層 121-3的表面露出。 沿半導(dǎo)體芯片103外圍部分形成的包括第一、第二和第三金屬布線層121-1、 121-2和121-3的分層結(jié)構(gòu)為用于防護(hù)半導(dǎo)體芯片103內(nèi)部的護(hù)環(huán)121。
13
LOCOS氧化物膜117、 BPSG膜119、第一層間絕緣膜123_1、第二層間絕緣膜123-2 和最終保護(hù)膜125都以帶狀方式除去其兩個(gè)端部(沿劃片線105的寬度方向)。在本示例 中，被除去端部的寬度為10 m。通過(guò)沿劃片線105寬度方向除去LOCOS氧化物膜117、BPSG 膜119、第一層間絕緣膜123-1、第二層間絕緣膜123-2和最終保護(hù)膜125的兩個(gè)端部，可以 防止在該切片區(qū)域113的切片時(shí)形成于層間絕緣膜內(nèi)的裂紋到達(dá)半導(dǎo)體芯片103。然而注 意，本發(fā)明的半導(dǎo)體晶片101不限于沿劃片線105寬度方向除去兩個(gè)端部的結(jié)構(gòu)。
接著，參考圖18A和18B描述工藝監(jiān)測(cè)區(qū)域107。在圖18B中，省略了對(duì)包含在半 導(dǎo)體芯片103內(nèi)的BPSG膜119、第一層間絕緣膜123-1、第二層間絕緣膜123-2和最終保護(hù) 膜125的描述。 在圖18A中，兩個(gè)有源區(qū)127a、127b形成為被L0C0S氧化物膜117圍繞的半導(dǎo)體 基板區(qū)域表面上的源極和漏極。由多晶硅制成的柵電極129通過(guò)柵極絕緣膜形成于兩個(gè)有 源區(qū)127a、127b之間區(qū)域內(nèi)的半導(dǎo)體基板上。兩個(gè)有源區(qū)127a、127b和柵電極129—起 形成晶體管(即，工藝監(jiān)測(cè)半導(dǎo)體裝置109)。該晶體管位于切片區(qū)域內(nèi)與工藝監(jiān)測(cè)電極焊 盤(pán)lll所在部分不同的部分。在圖18A所示示例中，晶體管位于工藝監(jiān)測(cè)電極焊盤(pán)llla和 工藝監(jiān)測(cè)電極焊盤(pán)lllb之間。多晶硅柵電極129的兩端形成為延伸跨過(guò)L0C0S氧化物膜 117。端部之一被引導(dǎo)至除了切片區(qū)域113部分之外的工藝監(jiān)測(cè)電極焊盤(pán)lllc附近。
第一金屬布線層121-la、 121-lb、 121-lc具有例如2 ii m至3 ii m的寬度范圍。
置于有源區(qū)127a上的第一金屬布線層121_la的一端通過(guò)接觸孔電連接到有源區(qū) 127a。第一金屬布線層121-la的另一端置于除了切片區(qū)域113部分之外的工藝監(jiān)測(cè)電極 焊盤(pán)llla附近。 置于有源區(qū)127b上的第一金屬布線層121-lb的一端電連接到有源區(qū)127b。第二 金屬布線層121-lb的另一端置于除了切片區(qū)域113部分之外的工藝監(jiān)測(cè)電極焊盤(pán)lllb附 近。 置于工藝監(jiān)測(cè)電極焊盤(pán)lllc附近內(nèi)柵電極129端部上的第一金屬布線層 121-lc(圖18A中隱藏在第二金屬布線層121-2c后)通過(guò)接觸孔電連接到柵電極129。
第二金屬布線層121-2a、121-2b、121-2c形成于第一層間絕緣膜123-1上。
第二金屬布線層121-2a在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域以及第一金屬布線層 121-la上的相應(yīng)位置連續(xù)形成，該第二金屬布線層121-2a通過(guò)通孔電連接到第一金屬布 線層121-la。 第二金屬布線層121-2b在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域以及第一金屬布線層 121-lb上的相應(yīng)位置連續(xù)形成，該第二金屬布線層121-2b通過(guò)通孔電連接到第一金屬布 線層121-lb。 第二金屬布線層121-2c在工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域以及第一金屬布線層 121-lc上的相應(yīng)位置連續(xù)形成，該第二金屬布線層121-2c通過(guò)通孔電連接到第一金屬布 線層121-lc。 從工藝監(jiān)測(cè)電極焊盤(pán)111a、lllb、lllc凸出的第二金屬布線層121-la、121-lb、 121-lc的部分具有例如范圍為2 ii m至3 ii m的寬度。 第三金屬布線層121-3a、121-3b、121-3c形成于第二層間絕緣膜123-2上。 形成于工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域(其中形成有工藝監(jiān)測(cè)電極焊盤(pán)11 la的區(qū)域)內(nèi)的第三金屬布線層121-3a，通過(guò)通孔電連接到第二金屬布線層121-2a。 形成于工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域(其中形成有工藝監(jiān)測(cè)電極焊盤(pán)11 lb的區(qū)域)
內(nèi)的第三金屬布線層121-3b，通過(guò)通孔電連接到第二金屬布線層121-2b。 形成于工藝監(jiān)測(cè)電極焊盤(pán)形成區(qū)域(其中形成有工藝監(jiān)測(cè)電極焊盤(pán)11 lc的區(qū)域)
內(nèi)的第三金屬布線層121-3c，通過(guò)通孔電連接到第二金屬布線層121_2c。 由于與工藝監(jiān)測(cè)電極焊盤(pán)111形成有第二和第二布線層121-2和121-3的半導(dǎo)體
芯片103相比，根據(jù)本發(fā)明第二實(shí)施例的工藝監(jiān)測(cè)電極焊盤(pán)111形成有更少的金屬層，因此
可以減小金屬污損的形成，即使對(duì)于工藝監(jiān)測(cè)電極焊盤(pán)111置于劃片線105的切片區(qū)域113
內(nèi)的情形。 此外，由于工藝監(jiān)測(cè)電極焊盤(pán)111布置成包括劃片線105的切片區(qū)域113，因此不 需要增大半導(dǎo)體芯片103的尺寸或劃片線105的寬度。 此外，與僅具有形成于最上層上的單一金屬布線層的工藝監(jiān)測(cè)電極焊盤(pán)相比，工 藝監(jiān)測(cè)電極焊盤(pán)lll更可能防止在測(cè)試(監(jiān)測(cè))半導(dǎo)體晶片時(shí)探針剌穿工藝監(jiān)測(cè)電極焊盤(pán) 的問(wèn)題。這是因?yàn)楣に嚤O(jiān)測(cè)電極焊盤(pán)111具有形成為最上金屬布線層的第三金屬布線層 121-3以及形成于第三金屬布線層121-3下方的第二金屬布線層121-2。
此外，與第一金屬布線層形成于切片區(qū)域內(nèi)工藝監(jiān)測(cè)電極焊盤(pán)下的情形相比，由 于在工藝監(jiān)測(cè)電極焊盤(pán)lll的第一和第二金屬布線層121-2、 121-3下未形成有第一金屬布 線層121-1，在切片工藝時(shí)施加于工藝監(jiān)測(cè)電極焊盤(pán)111附近的應(yīng)力可以減小。由此可以減 小金屬污損的形成。 盡管第一金屬布線層121-1 (即，最下金屬布線層)形成于BPSG膜19上，工藝監(jiān) 測(cè)電極焊盤(pán)111并不包括該第一金屬布線層121-1。因此，當(dāng)通過(guò)增大BPSG膜19的雜質(zhì)濃 度來(lái)增強(qiáng)平整化時(shí)發(fā)生的工藝監(jiān)測(cè)電極焊盤(pán)111剝落的問(wèn)題可以得到防止。然而注意，根 據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片不限于使得最下金屬布線層形成于BPSG膜上的結(jié)構(gòu)。
由于多個(gè)接觸孔120形成于工藝監(jiān)測(cè)電極焊盤(pán)111下的BPSG膜119內(nèi)，該BPSG 膜119和第一金屬布線層121-1可以通過(guò)接觸孔120的內(nèi)壁來(lái)接觸。由此可以防止第一金 屬布線層121-1的剝落。 盡管本發(fā)明上述實(shí)施例具有形成有第三金屬布線層121-3和第二金屬布線層 121-2的工藝監(jiān)測(cè)電極焊盤(pán)111，但是該工藝監(jiān)測(cè)電極焊盤(pán)111可以僅形成有第三金屬布線 層121-3 (即，最上金屬布線層)。通過(guò)將工藝監(jiān)測(cè)電極焊盤(pán)111僅形成有第三金屬布線層 121-3，由于僅一個(gè)金屬布線層經(jīng)歷切片工藝，因此可以進(jìn)一步減小金屬污損的形成。
在參照?qǐng)D16-18所解釋的本發(fā)明上述實(shí)施例中，第一金屬布線層121-1不形成 于工藝監(jiān)測(cè)電極焊盤(pán)111下。然而，在本發(fā)明另一個(gè)實(shí)施例中，第一金屬布線層121_la、 121-lb可形成于置于切片區(qū)域113之外的區(qū)域(g卩，不同區(qū)域)內(nèi)的工藝監(jiān)測(cè)電極焊盤(pán) 111a、lllb下，用于獲得工藝監(jiān)測(cè)電極焊盤(pán)111a、lllb下的電學(xué)連接。 此外，在本發(fā)明的又一個(gè)實(shí)施例中，可以通過(guò)在切片區(qū)域113內(nèi)工藝監(jiān)測(cè)電極焊 盤(pán)llla、lllb下形成金屬布線圖案，由此來(lái)提供第一金屬布線層121-la、121-lb。這種情況 下，第一金屬布線層121-la、121-lb具有例如2-3ym的寬度(線寬)。由于形成第一金屬 布線層121-la、121-lb的金屬布線圖案具有充分小于切片區(qū)域113的寬度，該第一金屬布 線層121-la、121-lb不影響切片工藝。
圖20-21所示實(shí)施例可以應(yīng)用圖19A和19B所示的結(jié)構(gòu)，其中工藝監(jiān)測(cè)電極焊盤(pán) 111僅形成有第三金屬布線層121-3。 盡管本發(fā)明上述實(shí)施例具有形成有三層金屬布線層結(jié)構(gòu)(即，具有三層金屬布線 層的結(jié)構(gòu))的半導(dǎo)體晶片101，本發(fā)明的半導(dǎo)體晶片101不限于這種結(jié)構(gòu)。例如，半導(dǎo)體晶 片101可具有四層以上金屬布線層的結(jié)構(gòu)。 例如，半導(dǎo)體晶片101可形成有四層金屬布線結(jié)構(gòu)，其中該工藝監(jiān)測(cè)電極焊盤(pán)111 的三個(gè)上層形成有金屬布線。由此可以實(shí)現(xiàn)本發(fā)明的上述優(yōu)點(diǎn)。具體而言，通過(guò)在BPSG膜 上形成第一金屬布線層，可以更顯著地獲得這些優(yōu)點(diǎn)。 此外，在具有四層以上的金屬布線結(jié)構(gòu)的半導(dǎo)體晶片101中，工藝監(jiān)測(cè)電極焊盤(pán) 111可形成有半導(dǎo)體晶片101的兩層上金屬布線層或者僅形成有半導(dǎo)體晶片101的最上金 屬布線層。 另外，本發(fā)明不限于這些實(shí)施例，在不背離本發(fā)明的范圍情況下可以進(jìn)行變化和 改進(jìn)。 本申請(qǐng)是基于2005年11月24日和2006年1月13日向日本專利局提交的日本 在先申請(qǐng)No. 2005-339456及2006-006742，其全部?jī)?nèi)容結(jié)合于此作為參考。
權(quán)利要求
一種半導(dǎo)體晶片，具有將所述半導(dǎo)體晶片劃分為多個(gè)半導(dǎo)體芯片的矩陣的劃片線，具有多層金屬布線結(jié)構(gòu)的所述半導(dǎo)體晶片包括至少三層金屬布線層，所述半導(dǎo)體晶片的特征在于包括形成于所述劃片線的切片區(qū)域上的工藝監(jiān)測(cè)電極焊盤(pán)，所述工藝監(jiān)測(cè)電極焊盤(pán)的寬度大于所述切片區(qū)域的寬度，所述工藝監(jiān)測(cè)電極焊盤(pán)包括所述多層金屬布線結(jié)構(gòu)的至少一個(gè)金屬布線層，其中所述多層金屬布線層結(jié)構(gòu)的最下金屬布線層不形成于所述工藝監(jiān)測(cè)電極焊盤(pán)內(nèi)。在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體晶片中。
2. 如權(quán)利要求1所述的半導(dǎo)體晶片，其特征在于所述工藝監(jiān)測(cè)電極焊盤(pán)僅包括所述多層布線結(jié)構(gòu)的最上金屬布線層。
3. 如權(quán)利要求1所述的半導(dǎo)體晶片，其特征在于所述工藝監(jiān)測(cè)電極焊盤(pán)包括所述多層金屬布線結(jié)構(gòu)的最上金屬布線層以及形成于所述最上金屬布線層下的金屬布線層。
4. 如權(quán)利要求1所述的半導(dǎo)體晶片，其特征在于所述多層金屬布線結(jié)構(gòu)的所有金屬布線層都不形成于在所述劃片線的切片區(qū)域內(nèi)所述工藝監(jiān)測(cè)電極焊盤(pán)的金屬布線層下方。
5. 如權(quán)利要求1所述的半導(dǎo)體晶片，其特征在于所述多層金屬布線結(jié)構(gòu)包括BPSG膜，其中所述多層金屬布線結(jié)構(gòu)的最下金屬布線層形成于所述BPSG膜上。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體晶片，該半導(dǎo)體晶片具有將該半導(dǎo)體晶片劃分為多個(gè)半導(dǎo)體芯片的矩陣的劃片線。該半導(dǎo)體晶片包括多晶硅層、形成于該多晶硅層上的多晶硅金屬層間絕緣膜、以及形成于該多晶硅金屬層間絕緣膜上的第一金屬布線層。該半導(dǎo)體晶片包括形成于該劃片線的切片區(qū)域上的工藝監(jiān)測(cè)電極焊盤(pán)。該工藝監(jiān)測(cè)電極焊盤(pán)的寬度大于該切片區(qū)域的寬度。該工藝監(jiān)測(cè)電極焊盤(pán)包括形成于該多晶硅-金屬絕緣膜內(nèi)用于將該第一金屬布線層連接到該多晶硅層的接觸孔。
文檔編號(hào)H01L23/544GK101714562SQ20091000367
公開(kāi)日2010年5月26日 申請(qǐng)日期2006年11月22日 優(yōu)先權(quán)日2005年11月24日
發(fā)明者吉田雅昭, 神埜聰 申請(qǐng)人:株式會(huì)社理光