專利名稱:半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體封裝,尤其涉及一種導(dǎo)線架半導(dǎo)體封裝 (leadframesemiconductor package)。
背景技術(shù):
導(dǎo)線架半導(dǎo)體封裝在半導(dǎo)體封裝領(lǐng)域內(nèi)為大家所習(xí)知。傳統(tǒng)的導(dǎo)線架包括多個金 屬引腳(metal lead),該多個金屬引腳在封裝制造中,由一矩形框(rectangular frame) 暫時保持在中心區(qū)域附近的一平面上。芯片座(die pad)在中心區(qū)域由附接于矩形框的多 個系桿(tie bar)支持。引腳從與矩形框成一體的第一端延伸至反向的第二端(opposite second end),該第二端有間隔地相鄰于所述的芯片座。 在封裝制造中,半導(dǎo)體芯片附接于芯片座,然后芯片上的引線接合焊盤 (wire-bonding pad)藉由精細導(dǎo)電的接合引線與所選的引腳內(nèi)部端相連接,以在芯片和引 腳間傳送電源、接地或信號。環(huán)氧樹脂(印oxy resin)保護體成型于該組合體(assembly) 上,將芯片、引腳的內(nèi)部端(inner end)和接合引線封閉與密封起來,以與外部環(huán)境的有害 元素隔離。矩形框和引腳的外部端(outer end)位于環(huán)氧樹脂保護體外部,并且,在環(huán)氧樹 脂保護體成型后,矩形框從引腳處被去除,引腳的外部端則用于封裝和外部印刷電路板的 互連。 外露型芯片座(E鄧osed die pad, E-pad)導(dǎo)線架封裝是一種已知的導(dǎo)線架半導(dǎo) 體封裝,該外露型芯片座導(dǎo)線架封裝是外露芯片座的底部表面于封裝體(encapsulation body)的外部。外露的芯片座相當于一散熱片(heat sink),可改進芯片座的散熱效率。該 外露的芯片座電連接于外部印刷電路板的一接地面。 研究發(fā)現(xiàn),外露型芯片座受濕度(moisture)影響較大。為了避免由于濕度侵襲和 塑料-金屬(plastic body-metal)接口的脫層(delamination)等可靠性問題,從半導(dǎo)體 芯片接地焊盤(ground pad)引出的接地線并不直接接合至芯片座的表面,而是連接至矩形 環(huán)狀的地橋桿(ground bridge bar),該地橋桿在不同的下移安置面(downset plane)圍繞 該芯片座。連接于芯片座的多個系桿可支持該地橋桿。 然而,帶有如此地橋桿配置的導(dǎo)線架封裝有一個缺點,即一同連接至地橋桿的模 擬和數(shù)字接地線可能會產(chǎn)生噪聲或地耦合(ground coupling),這在電視系統(tǒng)中被稱為水 波紋效應(yīng)(water wave effect)。這種導(dǎo)線架封裝的另一個缺點是地橋桿容易扭曲和變形, 會減弱接合強度。因此,有待于提出一種可消除如前所述的數(shù)字和模擬間的地耦合與電視 系統(tǒng)中水波紋效應(yīng)的改進型導(dǎo)線架封裝結(jié)構(gòu)。
發(fā)明內(nèi)容
由于在現(xiàn)有技術(shù)中模擬和數(shù)字接地線可能會產(chǎn)生噪聲或地耦合以及地橋桿容易 扭曲和變形,有鑒于此,本發(fā)明的目的之一是提供一種半導(dǎo)體封裝。
本發(fā)明提供一種半導(dǎo)體封裝,包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安置至 位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿和所 述芯片座;多個接地線,接合至所述接地桿和所述芯片座;以及塑模材料,至少部分封裝所 述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部表面可曝露于所述塑模材料外。
本發(fā)明另提供一種半導(dǎo)體封裝,包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座 上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;第一接地桿,從所述第一平面下 移安置至第二平面;第二接地桿,與所述多個引腳齊平;第一下移安置桿,連接所述第一接 地桿和所述芯片座;第二下移安置桿,連接所述第二接地桿和所述第一接地桿;多個第一 接合引線,接合至所述第一接地桿,傳送數(shù)字接地;多個第二接合引線,接合至所述延伸接 地桿,傳送模擬接地;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉 此所述芯片座的底部表面可曝露于所述塑模材料外。 本發(fā)明另提供一種半導(dǎo)體封裝,包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座 上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安 置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿 和所述芯片座;多個第一接地線和第二接地線,接合至所述接地桿,其中在所述接地桿中存 在至少一個不連續(xù)處,以將所述第一接地線與所述第二接地線分離;以及塑模材料,至少部 分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部表面可曝露于所述塑 模材料外。 本發(fā)明另提供一種半導(dǎo)體封裝,包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座 上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安 置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿 和所述芯片座;多個接合引線,連接于所述接地桿和所述芯片座之間;以及塑模材料,至少 部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部表面可曝露于所述 塑模材料外。 本發(fā)明通過數(shù)字接地路徑與模擬接地路徑分離,可降低模擬接地信號與數(shù)字接地 信號的噪聲耦合,消除水波紋效應(yīng)。
圖1為跟據(jù)本發(fā)明一實施例半導(dǎo)體封裝的俯視示意圖。
圖2為圖1所示半導(dǎo)體封裝的截面示意圖。 圖3顯示了根據(jù)本發(fā)明分離的接地桿片段的多個實施結(jié)構(gòu)示意圖。
圖4為本發(fā)明另一實施例的半導(dǎo)體封裝的截面示意圖。
圖5為圖4所示半導(dǎo)體封裝的部分平面示意圖。
具體實施例方式
消費電子的技術(shù)趨勢為以低成本在更小的體積上實現(xiàn)更多的功能。外露型芯片座 薄型四面扁平封裝(Low-profile Quad Flat Package, LQFP)對多媒體芯片是一種低成本 解決方案,但是其缺點在于其接腳數(shù)目(Pin count)受限和較差的電氣特性。
如前所述,導(dǎo)線架組件(leadframe component)與塑料封裝(plastic package)
5體的脫層(delamination)會導(dǎo)致濕度對該封裝的滲透。特別地,當溫度改變時,由于不同 材料(例如金屬、環(huán)氧樹脂和硅)熱膨脹系數(shù)的差異很大,半導(dǎo)體封裝不同部分的熱膨脹與 熱收縮會有很大差異。因此,在制造或運行過程中,隨著封裝的溫度循環(huán)改變,導(dǎo)線架組件 變得與封裝體脫層。 脫層發(fā)生在封裝體的邊緣,就會產(chǎn)生濕氣對封裝滲透的微裂縫 (microscopiccrack)。濕氣可侵蝕金屬,會導(dǎo)致沿著濕氣侵蝕路徑的電流泄漏。為避免由于 濕度侵襲和脫層等可靠性問題,接地線并不直接連接至芯片座的表面,相反地,接地線(數(shù) 字接地線或模擬接地線)連接至一地橋桿(ground bridge bar),地橋桿在不同的下移安置 面(downset plane)圍繞芯片座。然而,這種配置會導(dǎo)致接地信號耦合噪聲。本發(fā)明則用 于解決該問題。 下面描述本發(fā)明的一個或多個實施方式及其附圖,其中全篇中同樣的數(shù)字代表同 樣的組件,圖標的結(jié)構(gòu)不一定是完全按照尺寸比例繪制。 圖1為根據(jù)本發(fā)明第一實施例之半導(dǎo)體封裝的俯視示意圖(top view)。圖2為圖 l所示半導(dǎo)體封裝的截面示意圖。如圖l和圖2所示,根據(jù)本發(fā)明的第一實施例,半導(dǎo)體封 裝10包括半導(dǎo)體芯片20、多個引腳120、接地桿(groundbar) 130、四個連接桿(connecting bar)142、多個下移安置(downset)桿144,其中,半導(dǎo)體芯片20設(shè)置于芯片座110的第一表 面110a,多個引腳120位于沿著芯片座110外圍邊緣的第一平面,接地桿130從第一平面下 移安置至位于引腳120的內(nèi)部端(i皿er end) 120a和芯片座110之間的第二平面,連接桿 142從芯片座110的四個角向外延伸,下移安置桿144連接接地桿130和芯片座110。塑模 材料(molding compound) 30至少部分封裝芯片座110、引腳120的內(nèi)部端120a,藉此芯片 座110的底部表面110b可曝露于塑模材料30外。 根據(jù)本實施例,外圍凹槽(peripheral groove) 112蝕刻于芯片座110的第一表面 110a,且圍繞半導(dǎo)體芯片20。鍍層(plating layer) 114,比如鍍銀或貴金屬,形成于外圍凹 槽112內(nèi),以進行引線接合。外圍凹槽112可增加耦合強度。為安全地將導(dǎo)線架組件鎖在 封裝的塑料(plastic)上,以有效的減少導(dǎo)線架與塑料的脫層和濕氣對封裝的滲透,芯片 座110的底部表面110b可部分的沿著芯片座110的外圍蝕刻,以形成臺階(st印)116。
半導(dǎo)體芯片20在其活動面(active surface) 20a上包括多個接合焊盤 (bondingpad) 202,接合焊盤202進一步包括多個第一接地焊盤(ground pad) 202a和多個 第二接地焊盤202b和多個接合焊盤(例如信號或電源焊盤)202c。根據(jù)本實施例,第一接 地焊盤202a為比較敏感的模擬接地焊盤,第二接地焊盤202b為數(shù)字接地焊盤。在本發(fā)明 的另一實施例中,第一接地焊盤202a為數(shù)字接地焊盤,第二接地焊盤202b為比較敏感的模 擬接地焊盤。 多個第一接合引線(bonding wire) 212分別連接第一接地焊盤202a與接地桿 130,多個第二接合引線214分別連接第二接地焊盤202b與外圍凹槽112的鍍層114上表 面(plated top surface),多個第三接合引線216連接結(jié)合焊盤202c (例如信號或電源焊 盤)與引腳120,第三接合引線216即信號或電源線。根據(jù)本實施例,多個第四接合引線218 連接芯片座110與接地桿130,使得接地電感(groundinductance)減少。因此,比較敏感的 模擬接地焊盤202a通過第一接合引線212連接至接地桿130,形成模擬接地路徑,而數(shù)字接 地焊盤202b通過第二接合引線214連接至芯片座110之外圍凹槽112的鍍層114上表面,形成數(shù)字接地路徑。藉由將數(shù)字接地路徑與模擬接地路徑分離,在運行中比較敏感的模擬 接地信號不再受數(shù)字接地信號的干擾,水波紋效應(yīng)可得到消除。 接地桿130可以是連續(xù)環(huán)形狀,但本發(fā)明并不僅限于此。在接地桿130中可存在 不連續(xù)處(discontinuity) 132,形成分離的接地桿片段(segment) 130a和130b。每一個接 地桿片段130a和130b均分別由下移安置桿144支撐。多個第五接合引線220連接第二接 地焊盤202b與接地桿片段130b,多個第六接合引線222連接第一接地焊盤202a與接地桿 片段130a。藉由引線接合數(shù)字接地路徑與模擬接地路徑相分離,使得接地桿片段130a與接 地桿片段130b分離,因此比較敏感的模擬接地信號可不受數(shù)字接地信號的干擾。
其中,第一接合引線212連接第一接地焊盤202a與接地桿130,第六接合引線222 連接第一接地焊盤202a與片段130a,形成模擬接地路徑。第一接合引線212和第六接合 引線222均用于傳送模擬接地,為第一接地線。其中,第二接合引線214連接第二接地焊盤 202b與鍍層114上表面,第五接合引線220連接第二接地焊盤202b與接地桿片段130b,形 成數(shù)字接地路徑。第二接合引線214和第五接合引線220均用于傳送數(shù)字接地,為第二接 地線。 分離的接地桿片段可具有各種形狀,例如T型、U型、n型、L型、蛇型或不規(guī)則型。 圖3顯示了根據(jù)本發(fā)明分離的接地桿片段的多個實施結(jié)構(gòu)示意圖。在本發(fā)明中,用于傳送 數(shù)字接地信號的接合引線接合于其中一個分離的接地桿片段,用于傳送模擬接地信號的接 合引線接合于其中另一個分離的接地桿片段。藉此,數(shù)字接地信號和模擬接地信號之間的 干擾得以避免。 圖4為本發(fā)明另一實施例的半導(dǎo)體封裝10a的截面示意圖,圖5為圖4中半導(dǎo)體 封裝的部分平面示意圖。如圖4和圖5所示,同樣地,半導(dǎo)體封裝10a包括半導(dǎo)體芯片20、 多個引腳120、接地桿(ground bar) 320、多個下移安置桿144a,其中,半導(dǎo)體芯片20設(shè)置于 芯片座110的第一表面110a,多個引腳120位于沿著芯片座110外圍邊緣的第一平面,接地 桿320從第一平面下移安置(downset)至位于引腳120的內(nèi)部端(inner end)120a和芯片 座110之間的一第二平面,下移安置桿144a連接接地桿320和芯片座110。
在引腳120的內(nèi)部端120a和接地桿320之間提供一個延伸(extended)接地桿 330,也就是說提供一個與第一平面中的多個引腳120齊平的接地桿,延伸接地桿330由連 接于接地桿320的下移安置桿144b支持。塑模材料(moldingcompo皿d)30至少部分封裝 芯片座110、引腳120的內(nèi)部端120a,藉此芯片座110的底部表面110b可曝露于塑模材料 30外。在本實施例中,提供接地桿320和延伸接地桿330,其中接地桿320為第一接地桿, 延伸接地桿330為第二接地桿。 為安全地將導(dǎo)線架組件鎖在封裝的塑料上,以有效的減少導(dǎo)線架與塑料的脫層和 濕氣對封裝的滲透,芯片座110的底部表面110b可部分的沿著芯片座110的外圍蝕刻,以 形成臺階116。并且,外圍凹槽(peripheral groove) 112可蝕刻于芯片座110的第一表面 110a內(nèi),以增強塑模材料30和芯片座110的互鎖(interlock)。 半導(dǎo)體芯片20在其活動面20a上包括多個接合焊盤202,接合焊盤202進一步包 括多個第一接地焊盤202a,多個第二接地焊盤202b和多個接合焊盤(例如信號或電源焊 盤)202c。根據(jù)本實施例,第一接地焊盤202a為數(shù)字接地焊盤,第二接地焊盤202b為比較 敏感的模擬接地焊盤。多個第一接合引線312分別連接第一接地焊盤202a與接地桿320,多個第二接合引線314分別連接第二接地焊盤202b與延伸接地桿330,多個第三接合引線
316連接接合焊盤202c (例如信號或電源焊盤)與引腳120。選擇性的,多個第四接合引線
318連接芯片座110與芯片20。藉由將數(shù)字接地路徑與模擬接地路徑分離,在運行中比較
敏感的模擬接地信號不再受數(shù)字接地信號的干擾,水波紋效應(yīng)可得到消除。 以上所述僅為本發(fā)明的較佳實施例,凡依本發(fā)明申請專利范圍所做的均等變化與
修飾,皆應(yīng)屬本發(fā)明的涵蓋范圍。
8
權(quán)利要求
一種半導(dǎo)體封裝,其特征在于包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿和所述芯片座;多個接地線,接合至所述接地桿和所述芯片座;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部表面可曝露于所述塑模材料外。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝,其特征在于,所述多個接地線包含用于傳送模 擬接地的多個第一接地線和用于傳送數(shù)字接地的多個第二接地線。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝,其特征在于,所述第一接地線接合于所述接地 桿,所述第二接地線接合于所述芯片座。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝,其特征在于,所述第二接地線接合至部分蝕刻 于所述芯片座的外圍凹槽。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝,其特征在于,所述第一接地線和所述第二接地 線均接合于所述接地桿,并且在所述接地桿中存在至少一個不連續(xù)處,以將所述第一接地 線與所述第二接地線分離。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝,其特征在于,所述半導(dǎo)體封裝還包含多個信號 線以連接所述半導(dǎo)體芯片上的信號焊盤與所述引腳。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝,其特征在于,所述半導(dǎo)體封裝還包含多個電源 線以連接所述半導(dǎo)體芯片上的電源焊盤與所述引腳。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝,其特征在于,所述接地桿可以是T型、u型、n 型、L型、蛇型或不規(guī)則型。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝,其特征在于,所述半導(dǎo)體封裝還包含多個接合 引線,用于連接所述芯片座和所述接地桿。
10. —種半導(dǎo)體封裝,其特征在于包括 芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上; 多個引腳,位于沿著所述芯片座外圍邊緣的第一平面; 第一接地桿,從所述第一平面下移安置至第二平面; 第二接地桿,與所述多個引腳齊平; 第一下移安置桿,連接所述第一接地桿和所述芯片座; 第二下移安置桿,連接所述第二接地桿和所述第一接地桿; 多個第一接合引線,接合至所述第一接地桿,傳送數(shù)字接地; 多個第二接合引線,接合至所述第二接地桿,傳送模擬接地;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部 表面可曝露于所述塑模材料外。
11. 根據(jù)權(quán)利要求io所述的半導(dǎo)體封裝,其特征在于,其中包含多個第三接合引線,連接信號或電源焊盤與所述多個引腳。
12. 根據(jù)權(quán)利要求IO所述的半導(dǎo)體封裝,所述半導(dǎo)體封裝包含多個第四接合引線,連 接所述半導(dǎo)體芯片與所述芯片座。
13. —種半導(dǎo)體封裝,其特征在于包括 芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上; 多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿和所述芯片座;多個第一接地線和第二接地線,接合至所述接地桿,其中在所述接地桿中存在至少一 個不連續(xù)處,以將所述第一接地線與所述第二接地線分離;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部 表面可曝露于所述塑模材料外。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝,其特征在于,所述半導(dǎo)體封裝包含多個接合 引線,連接所述芯片座和所述接地桿。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝,其特征在于,所述接合引線接合至部分蝕刻 于所述芯片座的外圍凹槽。
16. —種半導(dǎo)體封裝,其特征在于包括 芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上; 多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿和所述芯片座; 多個接合引線,連接于所述接地桿和所述芯片座之間;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部 表面可曝露于所述塑模材料外。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝,其特征在于,所述半導(dǎo)體封裝還包含多個電 源或信號線,連接所述半導(dǎo)體芯片的電源或信號焊盤與所述引腳。
全文摘要
本發(fā)明提供一種半導(dǎo)體封裝,包括芯片座;半導(dǎo)體芯片,設(shè)置于所述芯片座上;多個引腳,位于沿著所述芯片座外圍邊緣的第一平面;接地桿,從所述第一平面下移安置至位于所述多個引腳和所述芯片座之間的第二平面;多個下移安置桿,連接所述接地桿和所述芯片座;多個接地線,接合至所述接地桿和所述芯片座;以及塑模材料,至少部分封裝所述芯片座、所述多個引腳的內(nèi)部端,藉此所述芯片座的底部表面可暴露于所述塑模材料外。利用本發(fā)明可降低模擬接地信號與數(shù)字接地信號的噪聲耦合,消除水波紋效應(yīng)。
文檔編號H01L23/488GK101740536SQ20091000024
公開日2010年6月16日 申請日期2009年1月14日 優(yōu)先權(quán)日2008年11月19日
發(fā)明者王有偉, 陳南璋 申請人:聯(lián)發(fā)科技股份有限公司