專利名稱：磁場傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種磁場傳感器、包括這種磁場傳感器的集成電路和包括這種集成電 路的卡。
背景技術(shù)：
在硅集成電路中存在許多磁場檢測的解決方案，例如已知的具有集成放大器的霍 爾板、雙極或單極性質(zhì)的磁晶體管(JFETs或MOSFETs)、磁電阻和磁二極管。US2005/0230770公開了一種垂直霍爾元件，包括襯底；具有第一導(dǎo)電類型并設(shè) 置在襯底中的半導(dǎo)體區(qū)；以及設(shè)置在半導(dǎo)體區(qū)的磁場檢測部分。在電流沿著襯底的垂直方 向流經(jīng)磁場檢測部分的情形下，磁場檢測部分能夠檢測平行于襯底表面的磁場。半導(dǎo)體區(qū) 是包括導(dǎo)電摻雜以及在其中擴散的擴散層。半導(dǎo)體區(qū)由擴散層制成，使得該器件具有高度 設(shè)計自由度。垂直霍爾器件設(shè)置為測量平行于芯片表面的磁場分量?；魻柶骷娜秉c是其 靈敏度和線性相對較低。GB2126009A公開了一種包括僅具有一個單發(fā)射極區(qū)和基極區(qū)的橫向雙極磁晶體 管的磁場傳感器?；鶚O區(qū)采用雜質(zhì)原子重?fù)诫s，并包含在采用雜質(zhì)原子輕摻雜的硅襯底的 表面中。硅襯底是與基極區(qū)相反的導(dǎo)電類型，在基極區(qū)和襯底之間提供PN結(jié)。通過設(shè)置在 硅襯底表面的至少一個第二集電極接觸，PN結(jié)反向偏置。磁晶體管的發(fā)射極區(qū)、集電極區(qū) 和基極接觸相鄰對齊。橫向雙極磁晶體管的主要缺點是不能與三阱技術(shù)兼容，這是由非常 特殊的發(fā)射極需求造成的。例如，需要較低的發(fā)射極摻雜，在大部分實施例中發(fā)射極和基極 區(qū)設(shè)置成由單發(fā)射極電極覆蓋的平行條紋，這增大了基極電流從而提高發(fā)射極效率。在 Schneider 等人的"Integrated micromachined decoupled CMOSchip on chip", Micro Electro Mechanical Systems,1997, MEMS 97，Proc.IEEE,26—30 Jan 1997， PP 512-517中，公開了一種關(guān)于制作熱、電和機械解耦的η摻雜硅微結(jié)構(gòu)的新技術(shù)。η硅可 以含有P阱區(qū)，并且因此可以含有不受限制的CMOS電路和換能器。此外，該技術(shù)能夠不采 用外延層晶片實現(xiàn)具有不同厚度的硅膜的廉價制造。這是基于商業(yè)上可用的工業(yè)CMOS多 阱工藝，隨后是采用電化學(xué)蝕刻停止層從晶片背側(cè)的各向異性KOH蝕刻步驟。作為一個示 例，實現(xiàn)了在深N阱中的解耦CMOS磁性傳感器微系統(tǒng)。該阱由電介質(zhì)薄膜懸掛。懸掛物的 熱隔離具有4600°C/W的熱阻。微系統(tǒng)熱時間常數(shù)為3. 3ms。傳感器操作溫度的穩(wěn)定減小 了傳感器信號偏移的漂移效應(yīng)，該傳感器信號偏移涉及達(dá)5倍因子的環(huán)境溫度變化。這個 技術(shù)的缺點是與三阱技術(shù)不兼容。還需要各種附加步驟，如從背側(cè)的蝕刻步驟。從上述內(nèi)容可以理解，已知的磁場傳感器取決于所選擇的解決方案，受到各種缺 點的影響，如低靈敏度、低線性、與常規(guī)基線CMOS技術(shù)(通常是三阱技術(shù))不兼容(由于需 要附加的處理步驟)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有高靈敏度和線性的磁場傳感器，并且與三阱CMOS技術(shù)兼容。與三阱CMOS技術(shù)兼容的傳感器受到特別關(guān)注，因為從65nm技術(shù)節(jié)點開始以 及進(jìn)一步地，所有基線CMOS工藝預(yù)期是三阱類型，見下面的鏈接，例如“http://WWW. commsdesign.com/showArticle.jhtml ？ articleID = 192200561，，，以及"http://www. fujitsu. com/downloads/MICR0/fma/pdf/MixSignal0407. pdf”。當(dāng)在傳統(tǒng)CMOS技術(shù)中集成這樣的磁場傳感器時，對傳感器則不需要附加的處理
步驟。本發(fā)明由獨立權(quán)利要求限定。從屬權(quán)利要求限定有利的實施例。在第一方面，本發(fā)明涉及一種傳感器，包括含有半導(dǎo)體襯底的硅，該襯底具有第一 側(cè)，該襯底是第一導(dǎo)電類型，該襯底包括掩埋N阱，該襯底包括具有發(fā)射極、基極和集電極 的雙極晶體管，該襯底包括第二導(dǎo)電類型的第一集電極區(qū)和第二集電極區(qū)，所述第一和 第二集電極區(qū)形成雙極晶體管的集電極的一部分，其中所述發(fā)射極位于第一側(cè)掩埋N阱上 方，其中所述第一和第二集電極區(qū)、所述基極、以及所述發(fā)射極位置彼此相對設(shè)置成在操作 中，發(fā)射極電流穿過基極的一部分分布在第一和第二集電極區(qū)上，獲得第一和第二集電極 電流，其中由與電流面垂直的磁場分量，確定第一和第二集電極電流之間的差，其中穿過發(fā) 射極、基極、以及第一和第二集電極區(qū)限定所述電流面，并且所述電流面沿著由發(fā)射極電流 以及第一和第二集電極電流限定的方向延伸。根據(jù)本發(fā)明的磁場傳感器的特征的效果是獲得可以與三阱技術(shù)兼容的雙極磁晶 體管，可以感測與電流面垂直的方向的磁場。在存在位于發(fā)射極區(qū)下方的掩埋N阱時，磁場 傳感器與三阱技術(shù)的兼容性也保留。分離集電極配置可以實現(xiàn)高線性和高靈敏度。優(yōu)選地，第二導(dǎo)電類型的發(fā)射極區(qū)形成雙極晶體管的發(fā)射極，并且第一導(dǎo)電類型 的基極區(qū)形成雙極晶體管的基極。在根據(jù)本發(fā)明的磁場傳感器的實施例中，電流面沿著與襯底第一側(cè)垂直的方向延 伸，其中集電極區(qū)在掩埋N阱中形成，其中基極區(qū)是ρ型半導(dǎo)體而發(fā)射極區(qū)是η型半導(dǎo)體。 該實施例構(gòu)成了垂直雙極ηρη磁晶體管結(jié)構(gòu)，其優(yōu)點是可以感測與襯底第一側(cè)平行的磁 場。該實施例在于認(rèn)識到三阱CMOS技術(shù)中的掩埋N阱可以用作雙極晶體管集電極電流的 電流路徑，該掩埋N阱通常用于隔離半導(dǎo)體器件中的P阱。在根據(jù)本發(fā)明的磁場傳感器的實施例中，掩埋N阱包括通過襯底的分隔區(qū)沿著與 第一側(cè)平行的方向分隔的兩個部分，該兩部分形成第一和第二集電極區(qū)。該實施例是有利 的，因為其特征是控制穿過基極區(qū)的發(fā)射極電流在第一和第二集電極區(qū)上的分布。關(guān)于控 制分布，這意味著在沒有磁場存在的情況下可以實現(xiàn)電流的分布，這可以稱為零磁場電流 分布。工藝變化可能引起零磁場電流分布的偏移，這可以通過針對發(fā)射極電流有意移動分 隔區(qū)來進(jìn)行補償。替代地，也可以對零磁場電流分布有意偏移，用于在有多個磁場傳感器時 提供更多變量或磁場傳感器的“隨機”讀出。在根據(jù)本發(fā)明的磁場傳感器的實施例中，當(dāng)從與襯底垂直的方向看時，半導(dǎo)體襯 底的分隔區(qū)與發(fā)射極區(qū)中心對齊。該實施例特征可以是穿過基極區(qū)的發(fā)射極電流在第一和 第二集電極區(qū)上的相等的零磁場分布。在根據(jù)本發(fā)明的磁場傳感器的實施例中，當(dāng)從與襯底垂直的方向看時，半導(dǎo)體襯 底的分隔區(qū)與發(fā)射極區(qū)中心偏移預(yù)定距離。偏移量決定了在集電極區(qū)上、穿過基極區(qū)的發(fā) 射極電流的分布。位于第一集電極區(qū)側(cè)的分隔區(qū)越多，穿過基極區(qū)流向第二集電極區(qū)的發(fā)射極電流就越大，反之亦然。這可以用于實現(xiàn)前面討論的效果。在根據(jù)本發(fā)明的磁場傳感器的實施例中，傳感器還包括η型接觸區(qū)，該η型接觸區(qū) 從第一側(cè)延伸至掩埋N阱中的集電極區(qū)，從而特征是將集電極區(qū)和電路電連接。η型接觸 區(qū)可以放置在任何適當(dāng)?shù)奈恢?，只要其相對于發(fā)射極區(qū)和基極區(qū)的位置使其不影響電流分 布。這基本上表明不應(yīng)太靠近發(fā)射極區(qū)。此外，優(yōu)選地，接觸區(qū)同樣應(yīng)該放置在離發(fā)射極區(qū) 相等的距離以便保證更加相等的電流分布。
在根據(jù)本發(fā)明的磁場傳感器的實施例中，傳感器還包括第二導(dǎo)電類型的第三集電 極區(qū)和第四集電極區(qū)，第三和第四集電極區(qū)形成雙極晶體管的集電極的一部分，其中第三 和第四集電極區(qū)、基極區(qū)、以及發(fā)射極區(qū)位置彼此相對設(shè)置成在操作中，發(fā)射極電流穿過基 極區(qū)的一部分也在第三和第四集電極區(qū)上分布，獲得第三和第四集電極電流，其中由與另 一電流面垂直的另一磁場分量，確定第三和第四檢測電流之間的差，另一電流面沿著與襯 底的第一側(cè)垂直的方向延伸，其中穿過發(fā)射極區(qū)、基極區(qū)、以及第三和第四集電極區(qū)限定另 一電流面，并且另一電流面沿著由發(fā)射極電流以及第三和第四集電極電流的流動方向限定 的方向延伸。該實施例實際上構(gòu)成了 2合1磁場傳感器，有利地，特征是實現(xiàn)了 2維磁場方 向的測量。通過第一和第二集電極區(qū)測量垂直于電流面的第一磁場分量，并且通過第三和 第四集電極區(qū)測量垂直于另一電流面方向的第二磁場分量。在根據(jù)本發(fā)明的磁場傳感器的實施例中，電流面和另一電流面彼此互相垂直。在 這種結(jié)構(gòu)中，實際磁場方向可以由集電極區(qū)測量的兩個磁場矢量分量確定。在根據(jù)本發(fā)明的磁場傳感器的實施例中，集電極區(qū)、基極區(qū)以及發(fā)射極區(qū)位于第 一側(cè)掩埋N阱上方，并且沿著與第一側(cè)平行的方向位置彼此相對設(shè)置。該實施例構(gòu)成了橫 向雙極磁晶體管結(jié)構(gòu)，其優(yōu)點是可以感測與襯底第一側(cè)垂直的磁場。當(dāng)用于與垂直雙極磁 晶體管結(jié)構(gòu)或2合1的2維磁場傳感器結(jié)合時，這個實施例是非常有利的，其特征是分別實 現(xiàn)了 2D磁場測量(在與襯底第一側(cè)垂直的平面內(nèi))和3D磁場測量。在根據(jù)本發(fā)明的磁場傳感器的實施例中，在第一導(dǎo)電類型的基極區(qū)中形成第二導(dǎo) 電類型的集電極區(qū)和發(fā)射極區(qū)。這個實施例特征是基極區(qū)中附加漂移場或霍爾場的應(yīng)用。在最后提到的實施例的第一個變型中，基極區(qū)包括兩個具有更高摻雜濃度的第一 導(dǎo)電類型的基極接觸區(qū)，兩個基極接觸區(qū)中的第一個設(shè)置在與面對集電極區(qū)的一側(cè)相對 的發(fā)射極區(qū)的一側(cè)，兩個基極接觸區(qū)中的第二個設(shè)置在與面對發(fā)射極區(qū)的一側(cè)相對的集 電極區(qū)的一側(cè)。因此獲得的結(jié)構(gòu)構(gòu)成了三阱CMOS技術(shù)中的橫向漂移輔助雙極磁晶體管 (lateraldrift-aided bipolar magnetotransistor)，"SJ以胃 0在第二個變型中，基極區(qū)包括兩個具有更高摻雜濃度的第一導(dǎo)電類型的基 極接觸區(qū)，兩個基極接觸區(qū)中的第一個設(shè)置在面對集電極區(qū)的發(fā)射極區(qū)的一側(cè)，兩 個基極接觸區(qū)中的第二個設(shè)置在發(fā)射極區(qū)相對的一側(cè)。因此獲得的結(jié)構(gòu)構(gòu)成了三 阱CMOS技術(shù)中具有注射調(diào)制(injectionmodulation)的橫向雙極磁晶體管(lateral bipolarmagnetotransistor),在第二方面，本發(fā)明涉及包括至少一個按照本發(fā)明的磁場傳感器的集成電路。-具有第一側(cè)和相對的第二側(cè)的襯底；-設(shè)置在襯底第一側(cè)的電子電路，其中該電子電路包括至少一個磁場傳感器，以及-通過采用晶片級類型沉積處理步驟設(shè)置在襯底第二側(cè)的可磁化區(qū)，該可磁化區(qū)的磁矩配置為產(chǎn)生在至少一個磁場傳感器的位置可檢測的磁場。這樣的集成電路構(gòu)成了提供抵御外部攻擊第一級防護的非常簡單的結(jié)構(gòu)。所需要的全部東西是在第二側(cè)上的可磁化區(qū)，以及在襯底第一側(cè)的至少一個根據(jù)本發(fā)明的磁場傳 感器。此外，采用常規(guī)沉積處理技術(shù)在襯底上提供這些附加特征，這使得能夠?qū)崿F(xiàn)高度小型 化解決方案，因為減小了尺寸，該解決方案非常適合用于銀行卡。嘗試從其環(huán)境中(例如銀 行卡)去除根據(jù)本發(fā)明的集成電路會造成可磁化區(qū)損壞(部分去除)或者甚至完全去除。 在可磁化區(qū)已經(jīng)磁化(使得可磁化區(qū)具有在至少一個磁場傳感器的位置處產(chǎn)生可檢測的 磁場的磁矩)的情況下，這種損壞或去除可以通過提供抵御外部攻擊的第一級安全的至少 一個磁場傳感器檢測到。優(yōu)選地，該電子電路至少包括CMOS電路。CMOS電路與三阱技術(shù)完全兼容，并且因 此這個實施例特征是易于集成磁晶體管(與三阱技術(shù)兼容)和電子電路。在第三方面，本發(fā)明涉及包括按照本發(fā)明的集成電路的卡。這種卡在集成電路的 可磁化區(qū)(部分)去除/損壞后無法使用。當(dāng)從卡上去除集成電路時，這種(部分)去除 /損壞可能已經(jīng)發(fā)生。替代地，在一些實施例中，黑客也許想改變可磁化區(qū)的磁化(在重新 編程的情形下)。本發(fā)明也能檢測這種類型的黑客攻擊。在卡的任何操作之前，將檢驗集 成電路的真實性。由于至少一個磁場傳感器的磁場的實際值可以與存儲的第一參考值相 比較，所以在沒有磁場傳感器檢測該事件時，實際上不可能去除或損壞可磁化區(qū)。因此，在 (部分)去除可磁化區(qū)后，可以檢測到包含本發(fā)明的集成電路的卡不再是真實的。 本發(fā)明的卡優(yōu)選地是包含任何金融或私人數(shù)據(jù)，或提供對任何建筑或信息訪問權(quán) 的智能卡。對這種智能卡，安全需求表現(xiàn)出持續(xù)增加，這涉及到提高這些智能卡的置信度和 使用。替代地，該卡可以是應(yīng)答器型的卡，能夠無接觸地讀出。該卡也可以是鈔票。在這種 情況下，集成電路必須非常薄。另一種類型卡是用于移動電話的SIM卡。在無接觸地讀出 時，卡將包含與接入設(shè)備通信的天線。然后，集成電路中的電子電路與所述的天線連接。參考下面所述的實施例，本發(fā)明的這些和其它方面將顯而易見，并結(jié)合這些實施 例，來闡述本發(fā)明的這些和其它方面。


在附圖中圖1示出了按照本發(fā)明第一實施例的磁場傳感器的示意性截面圖；圖2示出了按照本發(fā)明第二實施例的磁場傳感器的示意性截面圖；圖3示出了圖1的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖；圖4示出了圖2的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖；圖5示出了按照本發(fā)明第三實施例的磁場傳感器的示意性俯視圖；圖6示出了按照本發(fā)明第四實施例的磁場傳感器的示意性俯視圖；圖7示出了按照本發(fā)明第五實施例的磁場傳感器的示意性俯視圖；圖8示出了按照本發(fā)明第六實施例的集成電路的示意性俯視圖和截面圖；圖9示出了按照本發(fā)明第七實施例的集成電路的示意性俯視圖和截面圖，以及圖10示出了按照本發(fā)明第八實施例的卡的示意性截面圖。
具體實施例方式應(yīng)該注意的是上述實施例闡明而非限制本發(fā)明，本領(lǐng)域熟練的技術(shù)人員在不背離 所附加權(quán)利要求的范圍的情況下，將能夠設(shè)計許多替代實施例。在權(quán)利要求中，任何放置在 括號內(nèi)的參考符號不解釋為限制本權(quán)利要求。采用動詞“包括”及其詞形變化并不排除除 在權(quán)利要求中以外的元件或步驟的存在。在元件前的冠詞“一”或“一個”不排除多個這樣 的元件的存在。本發(fā)明可以通過包括幾個不同的元件的硬件，以及通過適當(dāng)編程的計算機 來實現(xiàn)。在器件權(quán)利要求中列舉了多個手段，這些手段中的多個可以通過一個相同的硬件 來實施。重要的是，在相互不同的附屬的權(quán)利要求中列舉的某些措施不表示不能組合這些 措施以獲得好處。在所有附圖中，類似或相同的特征用相同的參考符號或標(biāo)識表示。在硅IC中存在許多磁場檢測的解決方案，例如已知的具有集成放大器的霍爾板、 雙極或單極性質(zhì)的磁性晶體管(JFETs或MOSFETs)、磁電阻和磁二極管。與三阱CMOS技術(shù) 兼容的傳感器受到特別關(guān)注，因為從65nm技術(shù)節(jié)點開始以及進(jìn)一步地，所有基線CMOS工藝 都可能是三阱類型，見下面的鏈接，例如“http://www. commsdesign. com/showArticle. jhtml ？ articlelD = 192200561”，以及“http://www. fujitsu. com/downloads/MICRO/ fma/pdf/MixSignal0407. pdf”。由于技術(shù)開發(fā)原因，應(yīng)該不需要用于傳感器的附加的處理步驟。在本說明書中，集成電路的“前側(cè)”定義為集成電路上提供電路的一側(cè)。在本說明 書中這個側(cè)面也被稱為“襯底的第一側(cè)”。類似地，集成電路的“背側(cè)”定義為與前側(cè)相對的 一側(cè)，在本說明書中，該側(cè)也被稱作“襯底的第二側(cè)”。圖1示出了按照本發(fā)明第一實施例的磁場傳感器的示意性截面圖。該磁場傳感 器包括具有第一側(cè)S1 (前側(cè))和第二側(cè)S2(背側(cè))的襯底P-SUB的p型硅。替代地，可以 使用具有P型硅的任何類型的襯底(例如任何層上的硅技術(shù))，包括在襯底頂部上設(shè)置的 層。雙極(npn)垂直磁性晶體管(VMT)通過下列方式實現(xiàn)。在襯底P-SUB的第一側(cè)S1形 成P阱PW，P阱PW的一部分形成基極區(qū)并且用作雙極晶體管的基極。襯底經(jīng)由與雙極晶 體管的襯底端子SUB連接的襯底接觸區(qū)PS+接觸。在P阱PW中形成與基極端子BS相連的 重?fù)诫s的P型接觸區(qū)PB+。在P阱PW中形成用作發(fā)射極的重?fù)诫s的n型區(qū)NE+。該發(fā)射 極與發(fā)射極端子EM相連。在P阱PW下方形成設(shè)置成用作雙極晶體管的集電極的掩埋N阱 DNW。掩埋N阱DNW通過形成接觸區(qū)的N阱區(qū)NW1、NW2與發(fā)射極區(qū)NE+的兩個相對側(cè)面接 觸。接觸區(qū)NW1、NW2經(jīng)由高摻雜n型接觸區(qū)NC+與集電極端子CL1、CL2相連。這個幾何 結(jié)構(gòu)(geometry)保證在雙極晶體管操作期間，穿過基極區(qū)的發(fā)射極電流IEM分為兩個集電 極電流ICL1、ICL2。實際上，這意味著掩埋N阱DNW包括兩個集電極區(qū)CLR1、CLR2，穿過基 極區(qū)的發(fā)射極電流IEM分布在該兩個集電極區(qū)上。該幾何結(jié)構(gòu)可以設(shè)計(在對稱性、尺寸、 摻雜分布等方面)成，在零磁場情況下，集電極電流ICL1、ICL2同樣大。在雙極晶體管操作 期間，垂直于電流面的面內(nèi)磁場分量氏(磁通密度)將引起差分集電極電流(或集電極電 流ICL1、ICL2的差)，差分集電極電流與面內(nèi)磁通密度分量氏成正比。電流面定義為通過 發(fā)射極區(qū)NE+、基極區(qū)PW以及集電極區(qū)CLR1、CLR2的平面，并且該電流面沿著由發(fā)射極電 流IEM(垂直于襯底P-SUB第一側(cè)S1)以及集電極電流ICL1、ICL2流動的方向限定的方向 延伸。在上述示例中，電流面與在圖1中附圖的平面一致。在圖1中的磁場傳感器與三阱CMOS技術(shù)兼容，最有可能用于所有65nm及超過65nm的技術(shù)節(jié)點(欲了解更多有關(guān)三阱的信息可參見“http://WWW. thresholdsystems. com/news_sr. htm”，在 Point 2a 下面)。可以通過掩埋 N 阱 DNW、P 阱 PW 以及 N 阱 NW1、NW2， 很大程度上實現(xiàn)該兼容性。然而必須強調(diào)的是，在現(xiàn)有技術(shù)中，掩埋N阱的作用是電分離位 于其中的P阱。這是通過適當(dāng)偏置阱為正確的電壓，使得Pn結(jié)反向偏置來完成。這種偏置 技術(shù)對本領(lǐng)域的熟練技術(shù)人員是眾所周知的。這個特定的實施例，其中三阱CMOS技術(shù)中的 掩埋N阱用作電流分配器或電流分流器，不是本領(lǐng)域熟練的技術(shù)人員考慮到的，而將其認(rèn)為是本發(fā)明人的認(rèn)識。為了采用本發(fā)明的磁場傳感器，需要測量電流差的電路，以獲得垂直于電流面的 磁場分量的值。測量磁場傳感器響應(yīng)的一種方法是采用恒定發(fā)射極電流源(未示出)偏置 該磁場傳感器，將集電極與電流鏡相連，并將集電極之一與電流電壓轉(zhuǎn)換器相連。對本領(lǐng)域 的熟練技術(shù)人員建造這樣的測量電路或提供替代方式是眾所周知的。在上述提到的設(shè)置的 情形下，輸出將是<formula>formula see original document page 9</formula>其中Bx是在χ方向的磁場分量的值，Ie是發(fā)射極電流，μ Ηη是η型霍爾遷移率，并 且K是取決于幾何結(jié)構(gòu)和處理參數(shù)的常數(shù)。在本說明書中，雙極晶體管的物理結(jié)構(gòu)和操作對本領(lǐng)域的熟練技術(shù)人員是眾所周 知的，因此只在本說明書中簡單討論。在上述闡述的示例中所有的導(dǎo)電類型都可以反轉(zhuǎn)(ρ型到η型，和η型到ρ型)。 在那種情況下，獲得具有代替掩埋N阱的掩埋P阱的技術(shù)。雖然，這是較不常規(guī)的技術(shù)，但是 必須強調(diào)這個技術(shù)依然可行。在上述示例中高摻雜接觸區(qū)不是必要的，而是可選的。然而， 采用這個接觸區(qū)是很推薦的，例如用來減小接觸電阻或用來避免在與雙極晶體管接觸處形 成肖特基二極管(未示出)。圖2示出了按照本發(fā)明第二實施例的磁場傳感器的示意性截面圖。這個實施例 與圖1中的實施例不同的是，現(xiàn)在集電極區(qū)CLR1，CLR2形成為兩個單獨的掩埋N阱DNW1， DNW2，掩埋N阱DNW1，DNW2被分隔區(qū)SR沿著與襯底第一側(cè)Sl平行的方向分隔開。分隔區(qū) SR可以是任何類型的非導(dǎo)電材料，或者正如這個實施例的情形，可以是襯底P-SUB的與掩 埋N阱DNW1、DNW2相反的導(dǎo)電類型的部分。在這個實施例中，相對于基極端子BS和襯底端 子SUB(通常接地)的電位，發(fā)射極端子EM的電位優(yōu)選保持在負(fù)電位?；鶚O端子BS優(yōu)選與 襯底端子SUB連接。該措施可確?；鶚O-發(fā)射極界面的pn結(jié)正向偏置。然后基極-襯底 界面沒有電位差，以防止產(chǎn)生減小傳感器的效率的大量襯底電流ISUB。從發(fā)射極注入的電 子穿越基極區(qū)，其中該電子是少數(shù)載流子。它們優(yōu)選流向比襯底電位更高電位的集電極區(qū)。 除了其他參數(shù)，雙極晶體管的基極輸運因子取決于基極長度。一個相當(dāng)長的基極長度將造 成具有很低基極輸運因子或高復(fù)合的雙極晶體管。這會增大基極電流并減小集電極電流。 所以，為了降低在基極中少數(shù)載流子(電子)與多數(shù)載流子(空穴)的復(fù)合，優(yōu)選小的基極 長度。由于這個意圖對稱結(jié)構(gòu)的兩個部分的對準(zhǔn)錯誤或錯配，很有可能在圖2的磁場傳 感器的輸出信號中出現(xiàn)偏移。關(guān)于偏移，這意味著當(dāng)沒有垂直于電流面的磁場分量Bx時， 存在集電極電流ICLl、ICL2之間的差。錯配可能是阱NWl、NW2、DNWl、DNW2、Pff的摻雜水平 不均勻的結(jié)果。在一些實施例中，只要偏移的值是已知的并且是常數(shù)，這并不是大問題。于是，偏移的符號和幅度甚至可以幫助隨機化在傳感器陣列中的各個傳感器的輸出。這樣的 傳感器陣列可以用于指紋或密碼關(guān)鍵字產(chǎn)生的應(yīng)用中。圖3示出了圖1的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖。在這個 圖中示出了隔離區(qū)ISO。隔離區(qū)ISO定義了沒有擴散區(qū)可以形成的區(qū)域。這個隔離區(qū)優(yōu)選 包括淺溝槽隔離形式的氧化硅，也被稱作STI，或者局部硅氧化物，也被稱作L0C0S。然而， 其他電絕緣材料(如氮化硅)也是可行的，例如參見“http://www. thresholdsystems. com/ news_sr. htm，，。圖4示出了圖2的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖。在這個 圖中以類似圖3的方式示出了隔離區(qū)ISO。圖5示出了按照本發(fā)明第三實施例的磁場傳感器的示意性頂視圖。通過增加另一 對集電極區(qū)使得能夠測量沿著平行于襯底第一側(cè)方向的另一磁場分量By，在圖1和2中說 明的實施例可以向2維場測量能力擴展。實際上，實現(xiàn)了具有4個集電極端子(CL1、CL2、 CL3、CL4)的雙極晶體管，以代替2個。優(yōu)選地，該結(jié)構(gòu)如圖5中所說明的那樣對稱設(shè)計，這 意味著電流面和另一電流面彼此相互垂直。在如圖5中說明的實施例，在磁場傳感器操作期間，集電極區(qū)C1、C3測量第一磁場 分量By，其中可以得到下面的公式A IC13 = K' By IE u其中A IC13是集電極區(qū)C1、C3之間的集電極電流的差，其中By是沿y方向磁場分 量的值，IE是發(fā)射極電流，P 是n型霍爾遷移率，并且K是取決于幾何結(jié)構(gòu)和處理的常數(shù)。對集電極區(qū)C2、C4，測量磁場分量Bx，可以得到類似的公式A IC24 = K， Bx IE ii其中A IC24是集電極區(qū)C2、C4之間的集電極電流的差，其中Bx是沿x方向磁場分 量的值，IE是發(fā)射極電流，P 是n型霍爾遷移率，并且K是取決于幾何結(jié)構(gòu)和處理的常數(shù)。圖6和7示出了按照本發(fā)明的第四實施例和第五實施例的磁場傳感器的示意性頂 視圖。該實施例構(gòu)成了與三阱CMOS技術(shù)兼容的橫向磁性晶體管(LMT)。LMT可以感測垂直 于芯片表面的磁場分量(Bz)。在圖6和7的磁場傳感器的實施例中，集電極區(qū)NC1+、NC2+、 PC1+、PC2+、基極區(qū)(由N阱NW或P阱PW形成)以及發(fā)射極區(qū)NE+、PE+位于掩埋N阱DNW 的上方，并且沿著平行于襯底P-SUB的第一側(cè)的方向位置彼此相對設(shè)置。圖6示出了所謂的pnp (左邊)型和npn (右邊)型漂移輔助LMT。為了在基極區(qū) 中施加電場(通過在接觸區(qū)上施加不同電壓)，幫助來自發(fā)射極PE+、NE+的注入的少數(shù)電荷 載流子到達(dá)兩個集電極PC1+、PC2+、NC1+、NC2+，在N阱(對于pnp型)和P阱(對于npn 型)的兩側(cè)設(shè)置兩個基極接觸區(qū)NB1+、NB2+、PB1+、PB2+。在兩個基極端子之間流過的電流 是多數(shù)載流子電流(對于pnp型是電子，對于npn型是空穴)，其結(jié)果是將會建立橫向霍爾 場，這影響注入基極區(qū)的少數(shù)載流子的流動(在pnp型中是空穴，在npn型中是電子)。于 是，作用在這些少子上的洛倫茲力具有附加效果，因為附加的霍爾角度，它增加了差分集電 極電流。可以獲得下列公式AIc = K"BzIE(uHn+uHp)其中A Ie是集電極區(qū)PC1+、PC2+之間的集電極電流的差，其中Bz是沿z方向磁場 分量的值，IE是發(fā)射極電流，PHp是p型霍爾遷移率，PHn是n型霍爾遷移率，并且K”是取決于幾何結(jié)構(gòu)和處理的常數(shù)。漂移輔助LMT背后的物理及其操作對本領(lǐng)域的熟練技術(shù)人員 是眾所周知的，例如在 S. Middelhoek和 S. A. Audet 的“Silicon sensors”，AcademicPress， 1989，ISBN 0-12-495051-5 中。圖7示出了注入調(diào)制(injection modulation) LMT，其中在基極-發(fā)射極結(jié)上的霍 爾電壓引起差分集電極電流。示出了 pnp(左邊)型和npn(右邊)型。在發(fā)射極區(qū)PE+、 NE+的兩側(cè)設(shè)置了兩個基極接觸區(qū)NB1+、NB2+。通過在接觸區(qū)施加不同的電壓，將建立霍爾 電壓，引起向基極區(qū)(由阱區(qū)NW、PW形成的)中的注入是不均勻的(例如發(fā)射極左手側(cè)將 比右手側(cè)注入更多)。注入調(diào)制LMT背后的物理及其操作對本領(lǐng)域的熟練技術(shù)人員是眾所 周知的，例如在 S. Middelhoek 和 S. A. Audet 的"Siliconsensors，，，Academic Press, 1989， ISBN 0-12-495051-5 中。對保護IC以抵御其目的是從中獲取數(shù)據(jù)的物理攻擊有著越來越多的需求。來自 IC背側(cè)的物理攻擊成為IC日益重要的威脅，尤其對銀行卡。雖然以前提出了集成電路背側(cè) 保護的各種方案，這些方案是復(fù)雜并且昂貴的解決方法。此外，已知的方案由于其復(fù)雜性無 法與傳統(tǒng)的光刻技術(shù)兼容，并且必須在制造過程的后期進(jìn)行。在本說明書中，半導(dǎo)體器件的“前側(cè)”定義為該半導(dǎo)體器件上提供電路的側(cè)面。在 本說明書中這個側(cè)面也被稱為“襯底的第一側(cè)”。類似地，集成電路的“背側(cè)”定義為與前側(cè) 相對的一側(cè)，在本說明書中，該側(cè)也被稱作“襯底的第二側(cè)”。凡在本申請中提到磁場是“可檢測的”，這意味著磁場應(yīng)當(dāng)局部至少超過任何背景 磁場(例如地球磁場)的值，并且優(yōu)選地最好超過該背景磁場達(dá)十倍因子。很難指出什么 是真正的下限。首先，如果背景磁場是地球磁場，其強度和方向主要取決于地理位置、海拔 高度等。其次，取決于采用的磁場傳感器的靈敏度，并且取決于最后圍繞磁場傳感器的外圍 電路，外圍電路設(shè)置為補償?shù)托旁氡?。認(rèn)為設(shè)想對于特定背景磁場起作用的磁場傳感器是 熟練的技術(shù)人員的常規(guī)手段和常規(guī)工作和實驗?zāi)芰χ畠?nèi)。在本申請中，凡提到詞“襯底”，就是指襯底以及一切依靠晶片級類型沉積處理 步驟集成在其上面的任何東西，該晶片級類型沉積處理步驟包括如下步驟化學(xué)氣相沉積 (CVD)、低壓化學(xué)氣相沉積(LPCVD)、物理氣相沉積(濺射)、旋涂、噴涂、原子層沉積(ALD) 或等離子體增強化學(xué)氣相沉積(PECVD)。不視為襯底的一部分的是襯底載體(例如封裝的 引線框架)、用于將襯底安裝在另一部分如封裝或襯底載體上的粘接層(樹脂、粘合劑、焊 接材料)。圖8和9示出了按照本發(fā)明的磁場傳感器的可能的應(yīng)用。圖8說明了按照本發(fā)明 第六實施例的集成電路的示意性頂視圖和橫截面圖，特征是抵御來自其第二側(cè)S2(背側(cè)) 的外部攻擊的第一級防護。在圖中右手邊的截面圖是在圖中左手邊的俯視圖中沿線AA’截 取的。集成電路IC包括具有第一側(cè)S1(前側(cè))和第二側(cè)S2(背側(cè))的襯底SUB。在第一 側(cè)S1提供了一個電子電路(未示出)。該電子電路包括磁場傳感器Snsr。在襯底SUB的 第二側(cè)S2通過晶片級類型沉積處理步驟提供可磁化區(qū)MR。在圖8中的磁場傳感器(還有 在圖9中的)是晶體管。其特征是作為單獨實體/模塊集成在電子電路中，或者可以與另 一電路例如模數(shù)轉(zhuǎn)換器相結(jié)合?？纱呕牧先玮S鐵硼(NdFeB)或鈷-鉬(CoPt)，可以通過濺射步驟沉積在襯底 SUB的第二側(cè)S2。這可以通過在DC或RF類型濺射系統(tǒng)中在壓力典型為1_20毫托的氬氣
11(Ar)中，從這些材料的均勻靶來實現(xiàn)。磁化發(fā)生在濺射系統(tǒng)外部，或者在均勻磁場(以獲得 一個單個均勻磁疇)中來進(jìn)行，或者通過在初沉積膜上方移動更小磁化器件(磁軛)限定 較小的亞芯片級區(qū)域來進(jìn)行。通過使這種移動實際上是隨機的，可以獲得磁疇的隨機分布。設(shè)置可磁化區(qū)MR以便其具有足夠的矯頑力，并且剩磁可以保持一些磁“信息”在 其中。然后，任何磁信息可以產(chǎn)生一個雜散磁場，可以被集成電路IC前側(cè)Sl的磁場傳感器 Snsr檢測到。在圖8中，可磁化區(qū)MR設(shè)置有一個具有磁矩M的的磁疇MD。采用不同的表 述，磁疇定義為在一個主要方向上具有磁化的疇。在這個示例中，磁矩M方向為平行于襯底 SUB第一側(cè)Sl的方向。磁疇MD可以覆蓋襯底SUB的全部背側(cè)S2。選擇磁疇MD的磁矩M 以便可以檢測到磁場傳感器Snsr位置的磁場H。在圖8的截面圖中，示出的一對磁力線FL 僅用作示例說明的目的。實際上，磁力線FL可以沿著與此處所示不同的路徑。然而必要的 是磁場傳感器Snsr位置的局部磁場H超過某一最小值便可以檢測到。這個最小值也取決 于存在的任何背景磁場。顯然，應(yīng)當(dāng)采取措施屏蔽集成電路IC不受外部磁場影響。這可以 通過集成電路IC的封裝實現(xiàn)，但是增加了集成電路IC的成本。所獲得的較低的背景磁場 意味著可以檢測到的最低下限可以移動到更低的磁場強度。然而，在這種情況下磁場傳感 器Snsr的靈敏度會成為限制因素。在圖8中磁場傳感器Snsr放置在集成電路IC的中部僅用作示例說明的目的。替 代地，磁場傳感器Snsr可以放置在任何其他存在可檢測磁場H的位置。另外，磁場傳感器 Snsr設(shè)置在鄰接第一側(cè)Sl的表面。然而，該磁場傳感器也可以設(shè)置距離襯底SUB第二側(cè) S2的表面一段距離。這例如是集成電路IC包括互連層(未示出)和在元件頂部包括電介 質(zhì)(包括鈍化層)時的情形，這些元件例如是晶體管、電容、電阻及形成電子電路一部分的 電感。在本說明書中，詞語“在第一側(cè)”絕不希望限于“在表面”。在圖8中，可磁化區(qū)MR設(shè)置為在電子電路位置主要產(chǎn)生具有平行于襯底SUB第一 側(cè)Sl延伸的橫向磁場分量H的磁場。按照這一點，磁場傳感器Snsr應(yīng)當(dāng)可以感測橫向磁 場分量。在替代的實施例中，可磁化區(qū)MR設(shè)置為在電子電路位置產(chǎn)生具有垂直于襯底SUB 第一側(cè)Sl延伸的縱向磁場分量的磁場。類似地，磁場傳感器Snsr應(yīng)當(dāng)可以感測縱向磁場 分量。在另一實施例中這兩個方面被混合。嘗試從其環(huán)境(例如銀行卡或封裝)去除圖8的集成電路IC會造成可磁化區(qū)MR 損壞(部分去除)或者甚至完全去除。這種損壞或去除造成所產(chǎn)生的磁場改變并且可以被 磁場傳感器Snsr檢測到。在檢測到之后，可以啟動任何適當(dāng)?shù)膭幼?重置、刪除內(nèi)容、通過 燒斷熔絲自毀等)，這提供抵御外部攻擊的第一級安全。磁場傳感器可以包括用于產(chǎn)生數(shù)字 輸出比特的模數(shù)轉(zhuǎn)換裝置(AD轉(zhuǎn)換器)。圖9說明了根據(jù)本發(fā)明第七實施例，集成電路的示意性頂視圖和橫截面圖，特征 是抵御來自其第二側(cè)S2(背側(cè))的外部攻擊的更高級防護。在圖中右手邊的截面圖是在圖 中左手邊的俯視圖中沿線AA’截取的。在集成電路IC的實施例中，可磁化區(qū)MR設(shè)置有四 個磁疇MD1、MD2、MD3、MD4，其中每一個磁疇具有不同的磁矩M。磁疇的第一個MDl具有第一 方向的第一磁矩MD1，磁疇的第二個MD2具有與第一方向相反的第二方向的第二磁矩MD2。 在第一磁疇MDl和第二磁疇MD2之間有一個具有變化方向的磁化的界面MDI。這個界面也 稱作疇壁。在這個示例中，界面MDI沿著與襯底SUB的邊緣呈角度的直線延伸。在其他實 施例中，該界面可以沿著其他曲線延伸和/或界面與襯底SUB的邊緣呈不同的角度。
在襯底的第一側(cè)S1提供了四個磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4的矩陣。 正如圖8的實施例，磁場傳感器包括用于產(chǎn)生數(shù)字輸出比特的模數(shù)轉(zhuǎn)換裝置(AD轉(zhuǎn)換器)。 在圖9的橫截面圖中，示出了由第一磁疇MD1產(chǎn)生的一對磁力線FL1和由第二磁疇MD2產(chǎn) 生的一對磁力線FL2。示出這些磁力線FL1、FL2僅用作示例說明的目的。實際上，磁力線 FLU FL2可以沿著與所示不同的路徑。然而必要的是磁場傳感器Snsrl、Snsr2、Snsr3, Snsr4位置的局部磁場HI、H2超過某一最小值便可以檢測到。第一和第二磁場傳感器Snr 1、 Snsr2放置在由第一磁疇MD1產(chǎn)生的磁場中。第三和第四磁場傳感器Snr3、Snsr4放置在 由第二磁疇MD2產(chǎn)生的磁場中。磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4的方向使得可以 感測沿圖9中截線AA’方向延伸并且平行于襯底SUB第一側(cè)S1的磁場分量。除了其他參 數(shù)(如傳感器在不均勻磁場中的位置)，通過磁矩MDly、MD2y沿著圖9中截線AA’的方向 并且平行于襯底SUB第一側(cè)S1的分量，確定磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4檢測 的局部磁場HI、H2。同圖8中說明的實施例類似，嘗試從其環(huán)境(例如銀行卡或封裝)去除圖9的集 成電路IC會造成可磁化區(qū)MR損壞(部分去除)或者甚至完全去除。這種損壞或去除造成 所產(chǎn)生的磁場改變并且可以被磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4之一檢測到。在檢 測到之后，可以啟動任何適當(dāng)?shù)膭幼?重置、刪除內(nèi)容、通過燒斷熔絲自毀等)，這提供抵御 外部攻擊的第一級安全。磁場傳感器通常具有局部檢測范圍。在這個范圍之外的可磁化區(qū)的損壞不能被檢 測到。在圖9中在襯底上提供更多磁場傳感器擴大了總檢測范圍，并且因此提高了集成電 路IC的安全級別。在圖9中，為示例說明的目的，附加傳感器被加在拐角位置LCA。同樣， 為了示例說明設(shè)計者的設(shè)計自由度，在集成電路另一拐角位置LCB處設(shè)置另外的附加傳感 器，感測垂直于磁場分量MDly、MD2y的另一磁場分量MDlx、MD2x。當(dāng)磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4放置在不同的磁場HI、H2中，這可能造 成磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4中每一個都有不同的讀數(shù)。這個特征可以用于 產(chǎn)生設(shè)備的特定識別碼(芯片ID)，可以通過正確配置可磁化區(qū)MR(磁疇的數(shù)量、磁疇的磁 矩、磁疇的尺寸等)和/或通過配置磁場傳感器陣列Snsrl、Snsr2、Snsr3、Snsr4(磁場傳 感器的數(shù)量、磁場傳感器的位置、磁場傳感器的類型/靈敏度、磁場傳感器的方向等)來實 現(xiàn)。采用這些不同參數(shù)，可以獲得磁場傳感器任何順序的所需輸出值。獲得一個唯一的芯片ID的最簡單的方法是配置具有預(yù)定磁化模式的可磁化區(qū)MR 并且包含分布在集成電路IC第一側(cè)上方的足夠密集的感測元件的陣列。感測距離大約為 100-750微米(襯底的典型厚度)。其結(jié)果是，為了實現(xiàn)最佳檢測可能性，磁化模式不可以 有太細(xì)的間距(磁疇不應(yīng)當(dāng)太小)。如果可磁化區(qū)MR的磁化模式是隨機性質(zhì)，以這種方式就無法正確復(fù)制，可以獲 得集成電路的非常有吸引力的實施例。并且，本領(lǐng)域的熟練的技術(shù)人員也已知如何制作 材料使隨機磁化模式發(fā)生(例如參見Robert C. 0，Handley (MIT)，“Modern Magnetic Materials. Principlesand Applications.，，，John Wiley&Sons, Inc, New York)。一種方法可以采用可改變的特殊形狀的磁軛以獲得“隨機”磁化模式。上述參考 文獻(xiàn)說明了其內(nèi)在地具有隨機磁化模式分布的材料。這例如在具有垂直各向異性的薄膜 單晶磁性石榴石(釔鐵石榴石(YIG))中是顯而易見的。疇可見為“意大利面條”式的有序化，也稱為條紋式疇。欲了解更多有關(guān)這方面的信息也可參見“http://pSr0C.phyS.ntu. edu. tw/c jp/download. php ？ d = l&pid = 1685 以及"http://depts. Washington, edu/ kkgroup/publications/PDF/2004_Chun_Fe_domain_coup. pdf，，。關(guān)于“隨機磁化模式”，當(dāng)考慮到例如在一個或更多批次中制造的多個集成電路 時，這意味著該磁化模式由具有隨機的位置、尺寸或方向的疇構(gòu)成。一旦可磁化區(qū)具有這種 隨機磁化模式，實際上就不可能重現(xiàn)這樣的可磁化區(qū)。那么，這獲得了物理上不可復(fù)制函數(shù) (uncloneablefunction)，下文中被稱為 PUF。最近，Pappu的“Physical One-ffay Functions”MIT，2001 年 3 月介紹了所謂的物 理不可復(fù)制函數(shù)(PUFs)，作為產(chǎn)生用于加密目的的安全密鑰的成本效益方法。PUF被描述 為用作哈希函數(shù)和用于驗證目的。因為通過PUFs，數(shù)據(jù)實質(zhì)上存儲在材料中而不是電路中， 該技術(shù)也用作需要驗證的器件的一部分，例如安全傳感器。許多進(jìn)一步發(fā)展集中于發(fā)展不 同類型的PUFs?；赑UF的非常實用的屬性，即響應(yīng)的唯一性和PUF的不可復(fù)制性，PUFs的 應(yīng)用集中于采用PUFs作為智能卡和信用卡的唯一標(biāo)識，或者作為在兩個部分之間密鑰產(chǎn) 生的“便宜”來源(普通的隨機性),參見P. Tuyls等，"Information-Theoretic Security Analysisof Physical Uncloneable Functions，，。如果PUF用于數(shù)字?jǐn)?shù)據(jù)安全存儲的系統(tǒng)，這種統(tǒng)可包括-數(shù)據(jù)存儲裝置(例如嵌入式存儲器或獨立存儲器)；-物理不可復(fù)制函數(shù)，下文簡稱為PUF，包括用于接收異議(challenge)的輸入和 用于產(chǎn)生對異議響應(yīng)的輸出；-確定與數(shù)據(jù)存儲裝置相關(guān)聯(lián)的標(biāo)識的裝置；_用于向PUF提供標(biāo)識的表征作為異議以及用于從PUF接收相應(yīng)的響應(yīng)的裝置；-用于執(zhí)行加密操作的加密單元，對數(shù)據(jù)存儲裝置中存儲的數(shù)字內(nèi)容項目進(jìn)行保 密或驗證，在加密單元中，在從所接收的響應(yīng)獲得的密碼關(guān)鍵字的控制下，執(zhí)行加密操作。在這個系統(tǒng)中，PUF用于產(chǎn)生密碼關(guān)鍵字。PUF的輸入與數(shù)據(jù)存儲裝置相關(guān)聯(lián)。因 此，PUF將密碼關(guān)鍵字綁定到數(shù)據(jù)存儲裝置。由于PUF不可復(fù)制，存儲在數(shù)據(jù)存儲裝置的內(nèi) 容的復(fù)制變得毫無意義。在沒有初始的PUF時，復(fù)制的內(nèi)容項目的加密操作不會產(chǎn)生期望 的結(jié)果。該加密操作可以是任何加密操作，優(yōu)選驗證或加密/解密。根據(jù)本發(fā)明的集成電路IC也可通過使可磁化區(qū)MR至少對紅外光和可見光是不透 明而實現(xiàn)防篡改。當(dāng)可磁化區(qū)MR至少對紅外光和可見光是不透明的，并且當(dāng)可磁化區(qū)MR和 電子電路如上述方式彼此相對放置，就獲得了更高的安全級別。從背側(cè)S2的光學(xué)檢驗方法 在沒有去除可磁化區(qū)MR時實際上不可能進(jìn)行。然而，這種去除必然會被磁場傳感器Snsrl、 Snsr2、Snsr3、Snsr4檢測到，這可以用于清除在電子電路中的保密內(nèi)容。替代地，這也可以 用于關(guān)閉或重置該電子電路。幾乎每一種磁性材料都是不透明的，例如鐵氧體、磁性金屬合金、納米晶材料。某 些類型的石榴石是例外，例如釔鐵石榴石(YIG)是透明的。圖10示出了包括按照本發(fā)明的集成電路的卡的示意性截面圖。卡100包括設(shè)置 集成電路的凹處。集成電路包括襯底5。在襯底5的前側(cè)設(shè)置了多個磁場傳感器45，并在 襯底5的背側(cè)設(shè)置了可磁化層50a?？纱呕瘜?0a設(shè)置有磁矩，使得在多個磁場傳感器45 的位置可檢測到由其產(chǎn)生的磁場。襯底5安裝在導(dǎo)電襯底載體50b(例如采用粘接層)上。襯底載體50b圖案化成單獨的導(dǎo)體。在圖10中的集成電路還在其前側(cè)設(shè)置有鍵合焊盤70， 通過鍵合線80與襯底載體50b相連。襯底載體用于將襯底5經(jīng)由導(dǎo)電襯底載體50b的單 獨導(dǎo)體連接到外界。此外，在半導(dǎo)體器件上方設(shè)置鈍化層60，該鈍化層60在連接至襯底載 體50b的鍵合焊盤70的位置具有孔。以示例應(yīng)用的方式，這個組件已經(jīng)安裝在例如是智能 卡應(yīng)用的塑料卡100中。在嘗試從其環(huán)境中去除集成電路時，去除了襯底載體50b。在去除 襯底載體時，可磁化區(qū)50a可以被部分去除(損壞)或完全去除。這種去除將影響由磁場 傳感器檢測到的磁場。一旦檢測到磁場改變(從而真實性的改變)，集成電路就采取措施防 止黑客獲取存儲在其中的信息，例如通過刪除其內(nèi)容或通過自身重置。因此獲得更安全的 卡。在替代的實施例中，襯底載體50b也設(shè)置有磁矩。于是，由磁場傳感器45檢測到 的磁場是由可磁化層50a和襯底載體50b產(chǎn)生的磁場總和。在這個實施例中，即使可磁化 區(qū)50a完整地保留(如果黑客非常小心操作這有可能的情形)，也已經(jīng)檢測到從卡100去除 集成電路。按照本發(fā)明的磁場傳感器有利的集成到如圖10所說明的卡100中，由于其能與三 阱CMOS技術(shù)兼容，很有可能成為從65nm技術(shù)節(jié)點開始的主流處理技術(shù)。在第一方面，本發(fā)明提供了包括具有第一側(cè)的襯底的磁場傳感器。襯底包括在第 一側(cè)的含有掩埋N阱的半導(dǎo)體層的硅。在包括半導(dǎo)體層的硅中設(shè)置一種雙極晶體管，該雙 極晶體管具有由發(fā)射極區(qū)形成的發(fā)射極、由基極區(qū)形成的基極，以及由第一集電極區(qū)和第 二集電極區(qū)形成的集電極。發(fā)射極區(qū)位于第一側(cè)掩埋N阱上方。根據(jù)本發(fā)明，雙極晶體管 在操作中這樣布置發(fā)射極電流穿過基極區(qū)的一部分分布在第一和第二集電極區(qū)上方，獲 得第一和第二集電極電流，其中通過與電流面垂直的磁場分量確定第一和第二集電極電流 之間的差。獲得的雙極磁晶體管結(jié)構(gòu)可以與三阱技術(shù)兼容，并且可以檢測與電流面垂直的 方向的磁場。磁場傳感器與三阱技術(shù)的兼容性也存在于發(fā)射極區(qū)下方的掩埋N阱之中。分 離集電極配置可以實現(xiàn)高線性和高靈敏度。在第二方面，本發(fā)明提供了包括具有第一側(cè)和相對的第二側(cè)的襯底的集成電路。 在襯底第一側(cè)設(shè)置電子電路，該電子電路包括至少一個按照本發(fā)明的磁場傳感器。通過采 用晶片級類型沉積處理步驟在襯底第二側(cè)設(shè)置可磁化區(qū)，該可磁化區(qū)的磁矩配置為產(chǎn)生在 至少一個磁場傳感器的位置可檢測的磁場。集成電路構(gòu)成了一個非常簡單的結(jié)構(gòu)。所需要 的全部東西是在襯底第二側(cè)上的可磁化區(qū)和在襯底第一側(cè)上的至少一個磁場傳感器。此 外，采用沉積處理技術(shù)在襯底上提供這些附加特征，這使得能夠?qū)崿F(xiàn)高度小型化解決方案， 因為減小了尺寸，該解決方案非常適合用于銀行卡。嘗試從其環(huán)境中(例如銀行卡)去除 根據(jù)本發(fā)明的集成電路會造成可磁化區(qū)損壞(部分去除)或者甚至完全去除。在可磁化區(qū) 已經(jīng)磁化(使得可磁化區(qū)具有在至少一個磁場傳感器的位置處產(chǎn)生可檢測的磁場的磁矩) 的情況下，這種損壞或去除可以通過設(shè)置有抵御外部攻擊的第一級安全的至少一個磁場傳 感器檢測到。按照本發(fā)明的磁場傳感器有利的與集成電路集成，由于其能與三阱CMOS技術(shù) 兼容，很有可能成為從65nm技術(shù)節(jié)點開始的主流處理技術(shù)。在第三方面，本發(fā)明提供了設(shè)置有這種集成電路的卡。在嘗試從卡去除集成電路 時，可磁化區(qū)可能被去除(損壞)或者完全去除。這種去除將影響由磁場傳感器檢測到的 磁場。一旦磁場改變，則可檢測到違背真實性，集成電路采取措施以防止黑客獲取存儲在其中的信息，例如通過刪除內(nèi)容或自身重置。按照本發(fā)明的卡是更安全的。本發(fā)明可以適用于各種應(yīng)用領(lǐng)域。正如本說明書先前討論的那樣，磁 場傳感器可 以用于測量來自硬磁層或硬磁體的雜散磁場，硬磁層或硬磁體附加到芯片的背側(cè)，以檢測 該磁層或磁體是否仍然作為提供抵御通過背側(cè)進(jìn)行入侵或觀察的保護而存在。另一些應(yīng)用 可包括以下的主要方面用于運動或橫向/旋轉(zhuǎn)位移(無刷電機、鍵盤開關(guān)等)的機械傳感 器、非接觸式電流測量、生物醫(yī)學(xué)應(yīng)用、電子羅盤。按照本發(fā)明的集成電路和磁場傳感器的各種變化都是可能的，只要不背離本發(fā)明 權(quán)利要求的范圍。
權(quán)利要求
一種磁場傳感器，包括含有半導(dǎo)體襯底(P-SUB)的硅，該襯底(P-SUB)具有第一側(cè)(S1)，該襯底(P-SUB)是第一導(dǎo)電類型，該襯底(P-SUB)包括掩埋N阱(DNW)，該襯底(P-SUB)包括具有發(fā)射極(EM)、基極以及集電極的雙極晶體管，該襯底(P-SUB)包括第二導(dǎo)電類型的第一集電極區(qū)(CLR1)和第二集電極區(qū)(CLR2)，所述第一和第二集電極區(qū)(CLR1，CLR2)形成雙極晶體管的集電極(CL1，CL2)的一部分，其中所述發(fā)射極(PE+，NE+)位于第一側(cè)(S1)掩埋N阱(DNW)上方，其中所述第一和第二集電極區(qū)(CLR1，CLR2)、所述基極(PB+，NB+)、以及所述發(fā)射極(PE+，NE+)位置彼此相對設(shè)置成在操作中，發(fā)射極電流(IEM)穿過基極(PB+，NB+)的一部分分布在第一和第二集電極區(qū)(CLR1，CLR2)上，獲得第一和第二集電極電流(ICL1，ICL2)，其中由與電流面垂直的磁場分量(Bx，Bz)，確定第一和第二集電極電流(ICL1，ICL2)之間的差，其中穿過發(fā)射極(PE+，NE+)、基極(PB+，NB+)、以及第一和第二集電極區(qū)(CLR1，CLR2)限定所述電流面，并且所述電流面沿著由發(fā)射極電流(IEM)以及第一和第二集電極電流(ICL1，ICL2)限定的方向延伸。
2.根據(jù)權(quán)利要求1所述的磁場傳感器，其中所述電流面沿著與襯底的第一側(cè)(Si)垂直 的方向延伸，其中所述集電極區(qū)(CLR1，CLR2)形成在掩埋N阱(DNW)中，其中形成基極的基 極區(qū)(PB+)是ρ型半導(dǎo)體，構(gòu)成發(fā)射極的發(fā)射極區(qū)(NE+)是η型半導(dǎo)體。
3.根據(jù)權(quán)利要求2所述的磁場傳感器，其中所述掩埋N阱(DNW)包括通過襯底(P-SUB) 的分隔區(qū)(SR)沿著與第一側(cè)(Si)平行的方向分隔的兩個部分(DNW1，DNW2)，所述兩個部 分(DNW1，DNW2)形成第一和第二集電極區(qū)(CLR1，CLR2)。
4.根據(jù)權(quán)利要求3所述的磁場傳感器，其中當(dāng)從與襯底(P-SUB)垂直的方向看時，所述 半導(dǎo)體襯底(P-SUB)的分隔區(qū)(SR)與所述發(fā)射極區(qū)(NE+)中心對準(zhǔn)。
5.根據(jù)權(quán)利要求3所述的磁場傳感器，其中當(dāng)從與襯底(P-SUB)垂直的方向看時，所述 半導(dǎo)體襯底(P-SUB)的分隔區(qū)(SR)與所述發(fā)射極區(qū)(NE+)中心偏離預(yù)定距離。
6.根據(jù)權(quán)利要求2至5中任一項所述的磁場傳感器，其中所述傳感器還包括第二導(dǎo)電 類型的第三集電極區(qū)和第四集電極區(qū)，第三集電極區(qū)和第四集電極區(qū)形成雙極晶體管的集 電極(CL1，CL2，CL3，CL4)的一部分，其中第三集電極區(qū)和第四集電極區(qū)、基極區(qū)(PB+)、以 及發(fā)射極區(qū)(NE+)位置彼此相對設(shè)置成在操作中，發(fā)射極電流(IEM)穿過基極區(qū)(PB+)的 一部分也分布在第三集電極區(qū)和第四集電極區(qū)上，獲得第三和第四集電極電流，其中由與 另一電流面垂直的另一磁場分量(By)，確定所述第三和第四集電極電流之間的差，所述另 一電流面沿著與襯底(P-SUB)的第一側(cè)(Si)垂直的方向延伸，其中穿過發(fā)射極區(qū)(NE+)、基 極區(qū)(PB+)、以及第三集電極區(qū)和第四集電極區(qū)限定所述另一電流面，并且所述另一電流面 沿著由發(fā)射極電流(IEM)以及第三和第四集電極電流的流動方向限定的方向延伸。
7.根據(jù)權(quán)利要求1所述的磁場傳感器，其中所述集電極區(qū)(NC1+，NC2+，PCl+,PC2+)、 所述基極區(qū)(NW，PW)、以及發(fā)射極區(qū)(PE+，NE+)位于第一側(cè)(Si)掩埋N阱(DNW)上方，并 且沿著與第一側(cè)(Si)平行的方向位置彼此相對設(shè)置。
8.根據(jù)權(quán)利要求7所述的磁場傳感器，其中在第一導(dǎo)電類型的基極區(qū)(NW，PW)中形成 第二導(dǎo)電類型的集電極區(qū)(NC1+，NC2+，PC1+，PC2+)和發(fā)射極區(qū)(PE+，NE+)。
9.根據(jù)權(quán)利要求8所述的磁場傳感器，其中所述基極區(qū)(PB+，NB+)包括第一導(dǎo)電類 型、但具有更高的摻雜劑濃度的兩個基極接觸區(qū)(NB1+，NB2+，PB1+，PB2+)，所述兩個基極接 觸區(qū)中的第一個(NB1+，PB1+)位于發(fā)射極區(qū)(PE+，NE+)面對集電極區(qū)(NC1+，NC2+，PC1+，PC2+)的一側(cè)或與該側(cè)相反，所述兩個基極接觸區(qū)中的第二個(PB1+，PB2+)位于所述集電 極區(qū)(NC1+，NC2+，PCl+, PC2+)與面對發(fā)射極區(qū)(PE+，NE+)的一側(cè)相反的一側(cè)，或者位于發(fā) 射極區(qū)(PE+，NE+)的相對側(cè)。
10. 一種集成電路，包括至少一個如前述權(quán)利要求中任一項所述的磁場傳感器。
全文摘要
本發(fā)明涉及包括具有第一側(cè)(S1)的襯底的磁場傳感器。該襯底在第一側(cè)(S1)包括含有半導(dǎo)體層(P-SUB)的硅，半導(dǎo)體層(P-SUB)包括掩埋N阱(DNW)。在包括半導(dǎo)體層(P-SUB)的硅中設(shè)置具有發(fā)射極區(qū)(PE+，NE+)、基極區(qū)(PB+，NB+)和第一集電極區(qū)(CLR1)和第二集電極區(qū)的雙極晶體管。發(fā)射極區(qū)(PE+，NE+)位于第一側(cè)(S1)掩埋N阱(DNW)上方。根據(jù)本發(fā)明，雙極晶體管設(shè)置成在操作中，發(fā)射極電流(IEM)穿過基極區(qū)(PB+，NB+)的一部分分布在第一和第二集電極區(qū)(CLR1，CLR2)上，獲得第一和第二集電極電流(ICL1，ICL2)，其中通過與電流面垂直的磁場分量(Bx，Bz)確定第一和第二集電極電流(ICL1，ICL2)之間的差。獲得與三阱技術(shù)兼容的雙極磁晶體管，可以檢測與電流面垂直的方向的磁場。該磁場傳感器與三阱技術(shù)兼容，并具有高線性和高靈敏度。本發(fā)明還涉及包括這種磁場傳感器(Snsr)的集成電路和設(shè)置有這種集成電路的卡。
文檔編號H01L43/06GK101828124SQ200880111859
公開日2010年9月8日 申請日期2008年10月16日 優(yōu)先權(quán)日2007年10月18日
發(fā)明者維克托·澤爾恩, 羅伯圖斯·A·M·沃爾特斯 申請人:Nxp股份有限公司