專利名稱：一種溝槽型dmos管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制備，尤其涉及溝槽型匿os管及其制備方法。
背景技術(shù)：
MOS管為金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide-SemiconductorField
Effect Transistor)的簡(jiǎn)稱，具有雙擴(kuò)散自對(duì)準(zhǔn)結(jié)構(gòu)的MOS管稱為DMOS管。 匿OS器件是由成百上千的單一結(jié)構(gòu)的匿OS單元所組成的。這些單元的數(shù)目是根
據(jù)一個(gè)芯片所需要的驅(qū)動(dòng)能力所決定的，mros的性能直接決定了芯片的驅(qū)動(dòng)能力和芯片面 積。對(duì)于一個(gè)由多個(gè)基本單元結(jié)構(gòu)組成的匿os器件，其中一個(gè)最主要的考察參數(shù)是導(dǎo)通電 阻，用Rds(。ri表示。導(dǎo)通電阻是指在器件工作時(shí)，從漏極到源極的電阻。對(duì)于DMOS器件應(yīng)盡 可能減小導(dǎo)通電阻，這是MOS工藝流程所追求的目標(biāo)。當(dāng)導(dǎo)通電阻很小時(shí)，匿OS器件就會(huì)
提供一個(gè)很好的開(kāi)關(guān)特性，因?yàn)樵礃O和漏極之間導(dǎo)通電阻小，則會(huì)產(chǎn)生較大的輸出電流，從
而可以具有更強(qiáng)的驅(qū)動(dòng)能力。通常來(lái)說(shuō)，匿os管具有漏極擊穿電壓高，導(dǎo)通電阻小及電流
驅(qū)動(dòng)能力高的特點(diǎn)，因而具有良好的開(kāi)關(guān)性能。 如圖1所示為現(xiàn)有技術(shù)中溝槽型匿OS管(雙擴(kuò)散自對(duì)準(zhǔn)結(jié)構(gòu)MOS管)的結(jié)構(gòu)示 意圖。101為背面金屬層，102為襯底層N+， 103為外延層N-，400為P型本體區(qū)，在P型本 體區(qū)上形成了眾多溝槽，在溝槽內(nèi)的區(qū)域中通過(guò)SiOJ07將多晶硅105與溝槽隔開(kāi)，多晶硅 105形成了柵區(qū)，在溝槽的兩側(cè)還形成了源區(qū)N+106，最上層是由金屬鋁108形成的源極。
溝槽型匿OS管的耐壓主要與外延層的電阻率和厚度有關(guān)系。通常外延層的摻雜 濃度越低，厚度越厚，則耐壓越高。而外延層摻雜濃度越低(電阻率越高)，厚度越厚都導(dǎo)致 導(dǎo)通電阻變大?，F(xiàn)有技術(shù)的匿OS管中還無(wú)法實(shí)現(xiàn)在高耐壓的情況下，同時(shí)將匿OS管的導(dǎo) 通電阻降低。

發(fā)明內(nèi)容
本發(fā)明提供一種溝槽型匿OS管及其制備方法，能夠解決現(xiàn)有技術(shù)無(wú)法同時(shí)實(shí)現(xiàn) 匿OS管耐高壓和低導(dǎo)通電阻的問(wèn)題。 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案
—種溝槽型匿OS管的制備方法，包括 在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層； 在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層； 所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。 本發(fā)明提供的溝槽型匿OS管的制備方法通過(guò)在襯底上沉積一層與所述襯底的導(dǎo) 電類型相同的第一外延層，并在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的 第二外延層，且所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層，雜質(zhì)離子濃度較高 的第一外延層使管子的導(dǎo)通電阻降低，雜質(zhì)離子濃度較低的第二外延層使得管子能夠承受 足夠高的電壓，從而實(shí)現(xiàn)了匿OS管在耐高壓的前提下還降低了導(dǎo)通電阻。
本發(fā)明還提供了一種溝槽型匿0S管，能夠解決現(xiàn)有技術(shù)無(wú)法同時(shí)實(shí)現(xiàn)匿0S管耐高壓和低導(dǎo)通電阻的問(wèn)題。 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案
—種溝槽型DMOS管，包括 在襯底上有與所述襯底的導(dǎo)電類型相同的第一外延層； 在所述第一外延層上有與所述襯底的導(dǎo)電類型相同的第二外延層； 所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。 本發(fā)明提供的溝槽型匿OS管，襯底上有與所述襯底的導(dǎo)電類型相同的第一外延層，并在所述第一外延層上還有與所述襯底的導(dǎo)電類型相同的第二外延層，且所述第二外延層的 雜質(zhì)離子濃度小于所述第一外延層，雜質(zhì)離子濃度較高的第一外延層使管子的導(dǎo)通電阻降低，雜質(zhì)離子濃度較低的第二外延層使得管子能夠承受足夠高的電壓，從而實(shí)現(xiàn)了匿OS管在耐高壓的前提下還降低了導(dǎo)通電阻。


圖1為現(xiàn)有技術(shù)的溝槽型匿OS管的結(jié)構(gòu)示意圖； 圖2為本發(fā)明溝槽型匿OS管的制備方法的流程圖； 圖3為本發(fā)明實(shí)施例一 N溝道、溝槽型匿0S管的制備方法的流程圖； 圖4為本發(fā)明實(shí)施例溝槽型匿0S管的結(jié)構(gòu)示意圖； 圖5為本發(fā)明溝槽型匿0S管的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
本發(fā)明溝槽型匿0S管及其制備方法，能夠解決現(xiàn)有技術(shù)在高耐壓的情況下，無(wú)法同時(shí)將匿OS管的導(dǎo)通電阻降低的問(wèn)題。 下面以溝槽型匿OS管及其制備方法為例，對(duì)本發(fā)明進(jìn)行說(shuō)明，應(yīng)當(dāng)明確，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。 如圖2所示，本發(fā)明提供的溝槽型匿0S管的制備方法，包括 S201、在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層； S202、在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層，
且所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。 本發(fā)明提供的溝槽型匿OS管的制備方法通過(guò)在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層，并在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層，且所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層，雜質(zhì)離子濃度較高的第一外延層使管子的導(dǎo)通電阻降低，雜質(zhì)離子濃度較低的第二外延層使得管子能夠承受足夠高的電壓，實(shí)現(xiàn)了匿OS管在耐高壓的前提下還降低了導(dǎo)通電阻。
實(shí)施例一 下面以N溝道、溝槽型匿OS管的制備方法為例對(duì)本發(fā)明進(jìn)行說(shuō)明。 如圖3、圖4所示，本發(fā)明提供的N溝道、溝槽型匿OS管的制備方法，包括
S301、襯底層的制備。 制備重?fù)诫s砷的硅層，形成圖4中所示的N+襯底層200。
S302、雙層外延層的生長(zhǎng)。 在N+襯底層402上通過(guò)LPCVD(低壓化學(xué)氣相沉積法)沉積一層輕摻雜磷的硅層，形成圖4中所示的第一外延層431，即N-層，該層的厚度較薄。然后在第一外延層431的上面再通過(guò)LPCVD沉積一層輕摻雜磷的硅層，形成圖4中所示的第二外延層432，也是N-層。與第二外延層432比較，第一外延層431所摻入的雜質(zhì)磷的濃度更高，第二外延層432按常規(guī)制備溝槽型匿OS管的要求進(jìn)行磷雜質(zhì)摻雜。 將外延層分成兩層分別進(jìn)行沉積的目的是為了使第二外延層432仍然能夠滿足匿OS管耐高壓的要求，同時(shí)還使得在同樣的器件厚度的前提下，能夠降低匿OS管的導(dǎo)通電阻。 S303、完成常規(guī)溝槽型匿OS管的本體區(qū)、柵極和源極的形成。 在這一步驟中，對(duì)第二外延層432以上的部分進(jìn)行常規(guī)溝槽型匿OS管的制備。具體步驟如下 (1)在第二外延層432上生長(zhǎng)氧化層，通過(guò)光刻，形成本體區(qū)404。 (2)在所述本體區(qū)404內(nèi)擴(kuò)散硼，形成P阱；在P阱內(nèi)光刻形成溝槽，在溝槽中淀
積二氧化硅407 ;再淀積多晶硅405，并摻雜光刻多晶硅405，形成多晶硅柵區(qū)。 (3)在溝槽的兩側(cè)光刻形成源區(qū)406，在源區(qū)406注入磷或砷，并在溝槽的上表面
淀積介質(zhì)層407'。 (4)對(duì)源區(qū)406進(jìn)行退火增密，完成匿OS的源區(qū)的制備。 (5)光刻引線孔、濺射硅鋁、光刻引線、金屬化、鈍化、光刻鈍化孔。圖4中所示的408為鋁層，401為背面金屬層。從襯底下的背面金屬層401引出漏極D的引線，從多晶硅405引出柵極G的引線，從Al層408引出源極S的引線。 以上所述為制備N溝道、溝槽型匿OS管的過(guò)程，同樣地，制備P溝道、溝槽型匿OS管也能夠采用同樣的方法，即通過(guò)在P+襯底上制備雙層的P-外延層來(lái)實(shí)現(xiàn)本發(fā)明，要求上層外延層的雜質(zhì)離子摻雜濃度比下層外延層的雜質(zhì)離子摻雜濃度低。 本發(fā)明實(shí)施例提供的溝槽型匿OS管的制備方法通過(guò)在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層，并在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層，并且所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層，，由于第一外延層的雜質(zhì)離子濃度高于外延層的正常雜質(zhì)離子濃度，因而能夠降低導(dǎo)通電阻，第二外延層的雜質(zhì)離子濃度比第一外延層的雜質(zhì)離子濃度低，電阻率較高，在相同的電壓下結(jié)面處形成的電場(chǎng)較小，從而能夠承受更高的電壓，通過(guò)第一外延層和第二外延層的適當(dāng)配合實(shí)現(xiàn)了匿OS管在耐高壓的前提下還降低了導(dǎo)通電阻，從而能夠更好地實(shí)現(xiàn)匿OS管的開(kāi)關(guān)性能。由于匿OS管的導(dǎo)通電阻變小，即可實(shí)現(xiàn)器件面積的減小。 本發(fā)明還提供了一種溝槽型匿OS管，能夠在實(shí)現(xiàn)高耐壓的前提下降低匿OS管的導(dǎo)通電阻。 如圖5所示，本發(fā)明溝槽型匿OS管，包括 在襯底502上有與所述襯底502的導(dǎo)電類型相同的第一外延層531 ; 在所述第一外延層531上有與所述襯底的導(dǎo)電類型相同的第二外延層532，并且所述第二外延層532的雜質(zhì)離子摻雜濃度小于所述第一外延層531的雜質(zhì)離子摻雜濃度。 本發(fā)明提供的溝槽型匿OS管，在襯底上有與所述襯底的導(dǎo)電類型相同的第一外
延層，并在所述第一外延層上還有與所述襯底的導(dǎo)電類型相同的第二外延層，且所述第二
外延層的雜質(zhì)離子濃度小于所述第一外延層，雜質(zhì)離子濃度較高的第一外延層使管子的
導(dǎo)通電阻降低，雜質(zhì)離子濃度較低的第二外延層使得管子能夠承受足夠高的電壓，實(shí)現(xiàn)了
匿0S管在耐高壓的前提下還降低了導(dǎo)通電阻。 實(shí)施例二 下面以P溝道、溝槽型匿0S管為例，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。 如圖4所示，本實(shí)施例P溝道、溝槽型匿0S管包括背面金屬層401、襯底層402、
第一外延層431、第二外延層432、以及常規(guī)溝槽型匿OS管的其它結(jié)構(gòu)。 具體地，在背面金屬層401上具有襯底層402，襯底層402由重?fù)诫s硼的硅層形成，
通常稱為P+層。 在襯底層402上有第一外延層431，由輕摻雜硼的硅層形成，通常稱為P-層，在第 一外延層431上還有第二外延層432，也是由輕摻雜硼的硅層形成，與常規(guī)溝槽型匿OS管的 外延層的摻雜濃度相同，但比第一外延層的雜質(zhì)摻雜濃度更低。 將外延層設(shè)置為兩層的目的是為了使第二外延層432仍然能夠滿足匿OS管耐高 壓的要求，同時(shí)還使得在同樣的匿OS器件厚度的前提下，還能夠降低匿OS管的導(dǎo)通電阻。
在外延層432上設(shè)置了常規(guī)溝槽型匿OS管的其它結(jié)構(gòu)。即如圖4所示的設(shè)置于 第二外延層432上的本體區(qū)404，為由摻雜了磷的硅形成，本體區(qū)404上有光刻形成的溝槽， 溝槽內(nèi)生長(zhǎng)了二氧化硅407 二氧化硅407上有由多晶硅405形成的柵區(qū)，在溝槽兩側(cè)還形 成了源區(qū)406，在溝槽的上方及兩側(cè)有介質(zhì)層407'，整個(gè)管子的上方有濺射形成的金屬鋁 408。 以上所述為P溝道、溝槽型匿OS管結(jié)構(gòu)，本發(fā)明還適用于N溝道、溝槽型匿OS管。 本發(fā)明另一實(shí)施例N溝道、溝槽型匿OS管，以N+層作為襯底層，摻雜濃度較低的N-層作為 第一外延層，比第一外延層的摻雜濃度更低的N-層作為第二外延層。 本發(fā)明提供的溝槽型匿OS管，在襯底上有與所述襯底的導(dǎo)電類型相同的第一外 延層，并在所述第一外延層上還有與所述襯底的導(dǎo)電類型相同的第二外延層，且所述第二 外延層的雜質(zhì)離子濃度小于所述第一外延層，，由于第一外延層的雜質(zhì)離子濃度高于外延 層的正常雜質(zhì)離子濃度，因而能夠降低導(dǎo)通電阻，第二外延層的雜質(zhì)離子濃度比第一外延 層的雜質(zhì)離子濃度低，電阻率較高，在相同的電壓下結(jié)面處形成的電場(chǎng)較小，從而能夠承受 更高的電壓，通過(guò)第一外延層和第二外延層的適當(dāng)配合實(shí)現(xiàn)了匿OS管在耐高壓的前提下 還降低了導(dǎo)通電阻，從而能夠更好地實(shí)現(xiàn)匿OS管的開(kāi)關(guān)性能。由于匿OS管的導(dǎo)通電阻變 小，即可實(shí)現(xiàn)器件面積的減小。 以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何 熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng) 涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)所述以權(quán)利要求的保護(hù)范圍為 準(zhǔn)。
權(quán)利要求
一種溝槽型DMOS管的制備方法，其特征在于，包括在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層；在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層；所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。
2. 根據(jù)權(quán)利要求1所述的溝槽型匿0S管，其特征在于，所述在襯底上沉積一層與所述 襯底的導(dǎo)電類型相同的第一外延層具體為通過(guò)低壓化學(xué)氣相沉積法在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層。
3. 根據(jù)權(quán)利要求1所述的溝槽型匿0S管，其特征在于，在所述第一外延層上沉積一層 與所述襯底的導(dǎo)電類型相同的第二外延層具體為通過(guò)低壓化學(xué)氣相沉積法在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同 的第二外延層。
4. 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的溝槽型匿0S管，其特征在于，所述襯底為摻雜了 砷的硅層。
5. 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的溝槽型匿0S管，其特征在于，所述襯底為摻雜了 硼的硅層。
6. —種溝槽型匿0S管，其特征在于，包括 在襯底上有與所述襯底的導(dǎo)電類型相同的第一外延層； 在所述第一外延層上有與所述襯底的導(dǎo)電類型相同的第二外延層； 所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。
7. 根據(jù)權(quán)利要求6所述的溝槽型匿0S管，其特征在于，所述襯底為摻雜了砷的硅層。
8. 根據(jù)權(quán)利要求6或7所述的溝槽型匿0S管，其特征在于，所述第一外延層和第二外 延層為摻雜了磷的硅層。
9. 根據(jù)權(quán)利要求6所述的溝槽型匿0S管，其特征在于，所述襯底為摻雜了硼的硅層。
10. 根據(jù)權(quán)利要求6或9所述的溝槽型匿0S管，其特征在于，所述第一外延層和第二外 延層為摻雜了硼的硅層。
全文摘要
本發(fā)明公開(kāi)了一種溝槽型DMOS管及其制備方法，涉及集成電路制備，尤其涉及溝槽型DMOS管及其制備方法，為了解決現(xiàn)有技術(shù)無(wú)法同時(shí)實(shí)現(xiàn)DMOS管耐高壓和低導(dǎo)通電阻的問(wèn)題。溝槽型DMOS管的制備方法包括在襯底上沉積一層與所述襯底的導(dǎo)電類型相同的第一外延層；在所述第一外延層上沉積一層與所述襯底的導(dǎo)電類型相同的第二外延層；所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。溝槽型DMOS管包括在襯底上有與所述襯底的導(dǎo)電類型相同的第一外延層；在所述第一外延層上有與所述襯底的導(dǎo)電類型相同的第二外延層；所述第二外延層的雜質(zhì)離子濃度小于所述第一外延層。本發(fā)明適用于集成電路工藝中的DMOS管的制備。
文檔編號(hào)H01L29/02GK101728270SQ200810224888
公開(kāi)日2010年6月9日 申請(qǐng)日期2008年10月24日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者劉鵬飛, 張立榮, 方紹明, 王新強(qiáng), 趙亞民, 陳勇, 陳洪寧 申請(qǐng)人:北大方正集團(tuán)有限公司;深圳方正微電子有限公司