專利名稱：制造記憶體的方法、記憶裝置及操作存取記憶裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體的結(jié)構(gòu)與其制造方法和操作方法，特別是涉及 一種制造記憶體的方法、記憶裝置及操作存取記憶裝置的方法。
背景技術(shù)：
動(dòng)'態(tài)F逸才幾存耳又i己'l'乙體(dynamic random access memory, DRAM， ？卩動(dòng)'態(tài) 隨機(jī)存取內(nèi)存)是一主要半導(dǎo)體產(chǎn)品，其是應(yīng)用在電腦核心記憶體與許多其 他電子消費(fèi)裝置中。動(dòng)態(tài)隨機(jī)存取記憶體記憶單元中兩種常使用的布局設(shè) 計(jì)是平面記憶單元與堆疊記憶單元。在一平面記憶單元(本文中的單元，即 為胞，即記憶體的每一個(gè)儲(chǔ)存單元稱做記憶元或記憶胞(Cell ),胞即為單 元，以下均稱為單元)結(jié)構(gòu)中，該記憶單元是由該基板開始建構(gòu)。該記憶單 元的電容是由位在該多晶硅記憶單元板與該基板之間的一介電二氧化硅層 所形成。在一堆疊記憶細(xì)單元結(jié)構(gòu)中，該記憶單元如同該平面記憶單元是 由該基板開始建構(gòu)。而該介電層是部分夾于兩層多晶硅之間，以產(chǎn)生一大 面積的電容表面。
請(qǐng)參閱圖1所示，是一現(xiàn)有傳統(tǒng)的平面電容動(dòng)態(tài)隨機(jī)存取記憶體的結(jié) 構(gòu)示意圖，是繪示現(xiàn)有習(xí)知技術(shù)的具有1位元記憶單元的一平面電容動(dòng)態(tài) 隨機(jī)存取記憶體100的示意圖。該記憶體結(jié)構(gòu)100,包含一金氧半(MOS)電 晶體101與一電容103。該記憶體結(jié)構(gòu)100包含具有n+雜質(zhì)擴(kuò)散區(qū)域105 的一 p-型基板102。 一通道氧化物層104是形成在p-型基板102作為MOS 電晶體101的一源極105a與一漏極105b的n+雜質(zhì)區(qū)域105之上。 一多晶 硅層106是形成在該通道氧化物層104之上。該多晶硅層的一第一部位106a 作為MOS電晶體101的一控制柵極(柵極即為閘極，本文均稱為柵極)之 用。而該多晶硅層的一第二部位106b形成該儲(chǔ)存電容103的部分。該記憶 結(jié)構(gòu)可被配置在一個(gè)或多個(gè)陣列中。在此等配置中，每一電容103功能為 可4渚存一記憶位元的一記憶元件。每一 MOS電晶體101通過字元線、位元 線及感測(cè)放大器(未示)來控制該記憶儲(chǔ)存元件的寫入、抹除及讀取，就如 同本領(lǐng)域技術(shù)人員所熟知。因?yàn)橄M(fèi)性電子產(chǎn)品密度增加的需求，記憶裝 置有必要在記憶晶片中占更少的空間。然而，為了維持資料偵測(cè)和保留，在 該儲(chǔ)存電容的大小上能有較少的著墨點(diǎn)，使得采用傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取記 憶體要增加密度是非常的困難。
請(qǐng)參閱圖2所示，是繪示一現(xiàn)有傳統(tǒng)的絕緣層上覆硅(SOI)捕捉動(dòng)態(tài)隨
機(jī)存取記憶體的結(jié)構(gòu)示意圖，是繪示現(xiàn)有習(xí)知技術(shù)的具有1位元記憶單元的
一無電容絕緣層上覆硅(SOI)捕捉動(dòng)態(tài)隨機(jī)存取記憶體200的示意圖。該記 憶結(jié)構(gòu)200，包含一 p-型基板202。 一氧化物層204 (例如二氧化硅)形成 于該p-型基板202之上，以及一硅層206形成于該氧化物層204之上，已完 成該絕緣層上覆硅(SOI)(硅-絕緣-硅)多層結(jié)構(gòu)。該硅層包含n+雜質(zhì)擴(kuò)散區(qū) 域205,而做為一源極205a與一漏極(本文中的漏極，即為汲極，以下均稱 為漏極)205b之用。 一氧化物層208形成于該硅層206之上，以及一柵極氧 化物層210形成于該氧化物層208之上。而該柵極氧化物層210做為一控 制柵極之用。在操作上，施加控制電壓于該控制柵極、源極和漏極，而從該 硅層206注射或移除電荷載子。該電荷是被"捕捉"在該硅層206，而不是 被儲(chǔ)存在一儲(chǔ)存電容。該硅層206 (或稱浮動(dòng)體)做為一電荷儲(chǔ)存層之用。舉 例來說，記憶裝置200的該絕緣層上覆硅多層結(jié)構(gòu)可以使用一氧氣離子束 布植制程來形成一埋入的二氧化硅層。替代的方式，可以使用晶圓接合制 程或其他在現(xiàn)有習(xí)知技術(shù)中所熟知的方法之一來達(dá)成。該無電容絕緣層上 覆硅結(jié)構(gòu)200比起圖1所示的平面電容動(dòng)態(tài)隨機(jī)存取記憶體100需要更少 的空間，但仍是需要一種更簡單的記憶結(jié)構(gòu)制程。此外也因?yàn)橄M(fèi)性電子 產(chǎn)品密度增加的需求，需要對(duì)每一記憶單元可儲(chǔ)存超過1位元資料的記憶 裝置。
請(qǐng)參閱圖3所示，是繪示一快閃記憶裝置的結(jié)構(gòu)示意圖，是繪示現(xiàn)有 習(xí)知技術(shù)的具有1位元記憶單元浮動(dòng)?xùn)艠O電性可抹除程式化只讀記憶體 (EEPROM)快閃記憶體的一金屬-氧化物-氮化物-氮化物-硅(MO麗S)記憶結(jié) 構(gòu)300的示意圖。該記憶結(jié)構(gòu)300，包含具有n+雜質(zhì)擴(kuò)散區(qū)域303的一 p-型基板302,而該n+雜質(zhì)擴(kuò)散區(qū)域303做為一源極303a與一漏極303b之 用。 一第一氮化物層304 (例如氮化硅)形成在該p-型基板302之上。 一第 二氮化物層306 (例如氮化硅)形成在該第一氮化物層304之上。 一氧化物 層308形成在該第二氮化物層306之上。 一金屬層310形成在該氧化物層 308之上。在操作上，該第二氮化物層306做為電荷捕捉及儲(chǔ)存層之用，而該 第一氮化物層304僅做為一低阻障高度介電層之用。比起圖2所示的無電 容絕緣層上覆硅(SOI)捕捉動(dòng)態(tài)隨機(jī)存取記憶體200,該MONNS快閃記憶體結(jié) 構(gòu)300具有一更簡單的制程。然而，卻不適用于高速記憶體應(yīng)用，例如動(dòng)態(tài) 隨機(jī)存取記憶體。此外，也因?yàn)橄M(fèi)性電子產(chǎn)品密度增加的需求，需要對(duì) 每一記憶單元可儲(chǔ)存超過1位元資料的記憶裝置。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新的制造記憶體的方法，所要解決的技術(shù) 問題是使其尤其應(yīng)用于揮發(fā)性記憶體，例如是動(dòng)態(tài)隨機(jī)記憶體，非常適于實(shí)用。
本發(fā)明的另 一 目的在于提供一種新型結(jié)構(gòu)的記憶裝置，所要解決的技 術(shù)問題是使其尤其可以利用于揮發(fā)性記憶體，非常適于實(shí)用。
本發(fā)明的還一目的在于，提供一種新的操作存取記憶裝置的方法，所要 解決的技術(shù)問題是使其可以用來操作上述的新的記憶體，能夠達(dá)成在記憶 單元中儲(chǔ)存多位元的方法，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)
本發(fā)明提出的一種制造記憶體的方法，其包括以下步驟 一基板； 一電荷儲(chǔ)
存層，形成于該基板之上與該基板直接接觸； 一絕緣層，形成于該電荷儲(chǔ)
存層之上；以及一多晶硅層，形成于該絕緣層之上。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的制造記憶體的方法，其中所述的形成該電荷儲(chǔ)存層包含由硅豐
氮化物、氮化硅、氮氧化硅、氧化硅、二氧化硅、氮化鍺、氧化鍺及氮氧
化鍺之一所形成。
前述的制造記憶體的方法，其中所述的電荷儲(chǔ)存層儲(chǔ)存n個(gè)位元，而n 是一整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定或重置該記憶單元的臨界 電壓Vt至2"階層之一，來捕捉注射出的電荷載子。
前述的制造記憶體的方法，其中所述多晶硅層是做為一控制柵極之用。
前述的制造記憶體的方法，其中所述的絕緣層是做為防止電荷由該電 荷儲(chǔ)存層流失之用。
前述的制造記憶體的方法，其中所述的形成該絕緣層是包含由二氧化 硅、氮化硅、氧化鋁及氧化鉿之一層所形成。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù) 本發(fā)明提出的一種記憶裝置，其包含 一電荷儲(chǔ)存層，形成于一導(dǎo)電性材料 的基板之上，并與導(dǎo)電性材料直接接觸； 一絕緣層，形成于該電荷儲(chǔ)存層之 上；以及一多晶硅層，形成于該絕緣層之上。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的記憶裝置，其中所述的電荷儲(chǔ)存層包含硅豐氮化物、氮化硅、氮 氧化硅、氧化硅、二氧化硅、氮化鍺、氧化鍺及氮氧化鍺之一。
前述的記憶裝置，其中所述的電荷儲(chǔ)存層儲(chǔ)存n個(gè)位元，而n是一個(gè) 整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定或重置該記憶單元的臨界電壓 Vt至27介層之一，來捕捉注射出的電荷載子。
前述的記憶裝置，其中所述的多晶硅層是做為一控制柵極之用。
前述的記憶裝置，其中所述的絕緣層是做為防止電荷由該電荷儲(chǔ)存層 流失之用。
前述的記憶裝置，其中所述的絕緣層包含二氧化硅、氮化硅、氧化鋁及氧化鉿之一。
本發(fā)明的目的及解決其技術(shù)問題另外還采用以下技術(shù)方案來實(shí)現(xiàn)。依 據(jù)本發(fā)明提出的一種操作存取記憶裝置的方法，該記憶裝置被組設(shè)于一電
荷儲(chǔ)存層中儲(chǔ)存n個(gè)位元，而n是一整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓來 設(shè)定或重置該記憶單元的臨界電壓Vt至2"階層之一，來捕捉注射出的電荷 載子，而該記憶單元被一多晶硅控制柵極所控制，其中，該操作存取記憶 裝置的方法包括以下步驟藉由施加一第一電壓至該控制柵極，來程式化該 記憶單元至代表復(fù)數(shù)位元之一的第一 2"復(fù)數(shù)階層；以及經(jīng)過一段時(shí)間后更 新該記憶單元，來重新程式化該記憶單元至該第一 2"復(fù)數(shù)階層。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的操作存取記憶裝置的方法，其更包含藉由施加一第二電壓至 該控制柵極，來抹除該記憶單元至代表該記憶單元的一抹除狀態(tài)的一第二 2n復(fù)數(shù)階層。
前述的操作存取記憶裝置的方法，其中所述的抹除該記憶單元發(fā)生于 重新程式化該記憶單元之前。
前述的操作存取記憶裝置的方法，其中所述的抹除該記憶單元發(fā)生于 重新程式化該記憶單元之后以儲(chǔ)存新的n個(gè)位元。
前述的4喿作存取記憶裝置的方法，其更包含藉由施加一第三電壓至該 控制柵極，來程式化該記憶單元至代表n個(gè)位元的一第三2n復(fù)數(shù)階層。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案 可知，本發(fā)明的主要技術(shù)內(nèi)容如下
本發(fā)明提供了 一種包含至少一多階記憶單元的一捕捉動(dòng)態(tài)存取記憶裝 置。每一多階記憶單元被組態(tài)來儲(chǔ)存n個(gè)位元(而n是一整數(shù))，其中該復(fù)
數(shù)位元是藉由在一電荷儲(chǔ)存層捕捉電荷載子被儲(chǔ)存，而該電荷載子是藉由 施加一電壓來設(shè)定或重置該記憶單元的臨界電壓Vt至2"階層之一。
本發(fā)明另揭露了 一種包含復(fù)數(shù)個(gè)多階記憶單元的一捕捉動(dòng)態(tài)存取記憶 裝置。每一多階記憶單元具有一控制柵極及一電荷儲(chǔ)存層還儲(chǔ)存n個(gè)位元 (而n是一整數(shù))，而該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定或重置該記憶單 元的臨界電壓Vt至2"階層之一，來捕捉注射出的電荷載子。該記憶裝置更 包含復(fù)數(shù)個(gè)耦合于該記憶單元的該控制柵極和該電荷儲(chǔ)存層的字元線及位 元線。
本發(fā)明再提供了 一種制造一多階記憶單元捕捉動(dòng)態(tài)存取記憶裝置。其 在一基板上形成源極與漏極區(qū)域。 一電荷儲(chǔ)存層形成于該基板之上。 一絕 緣層形成于該電荷儲(chǔ)存層之上。 一多晶硅層形成于該絕緣層之上。
本發(fā)明還提供了一種程式化、抹除、及重新程式化一捕捉動(dòng)態(tài)隨機(jī)儲(chǔ) 存記憶裝置，而其具有一多階記憶單元被組態(tài)來儲(chǔ)存n個(gè)位元(而n是一整
數(shù))，而該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定或重置該記憶單元的臨界電壓 Vt至2"階層之一，來捕捉注射出的電荷載子，而該記憶單元被一多晶硅控制 柵極所控制。藉由施加一第一電壓至該控制柵極，來程式化該記憶單元至代
表n個(gè)位元的一第一 2"復(fù)數(shù)階層。經(jīng)過一段時(shí)間后更新該記憶單元，來重新 程式化該記憶單元至該第一 2"復(fù)數(shù)階層。藉由施加一第二電壓至該控制柵 極，來^^未除該程式化的記憶單元至代表該記憶單元的一"t未除狀態(tài)的一第二 2'1 復(fù)數(shù)階層。而為了儲(chǔ)存n個(gè)位元，抹除該記憶單元可發(fā)生在重新程式化該 記憶單元之前，或可發(fā)生在重新程式化該記憶單元之后。
借由上述技術(shù)方案，本發(fā)明制造記憶體的方法、記憶裝置及操作存取 記憶裝置的方法至少具有下列優(yōu)點(diǎn)及有益效果
1、 本發(fā)明的新的制造記憶體的方法，尤其可以用來制造揮發(fā)性記憶體。
2、 本發(fā)明的一種新的記憶裝置，尤其可以利用于揮發(fā)性記憶體。
3、 本發(fā)明的操作存取記憶裝置的方法，可以用來操作以上所述的新的 記憶裝置，能夠達(dá)成在記憶單元中儲(chǔ)存多位元的方法。
綜上所述，本發(fā)明是有關(guān)于一種制造記憶體的方法、記憶裝置及操作 存取記憶裝置的方法，是揭露一種具有至少一多階記憶單元的記憶裝置，以 及每一多階記憶單元被組態(tài)來儲(chǔ)存n個(gè)位元(而n是一整數(shù))，其中該復(fù)數(shù) 位元是儲(chǔ)存至一電荷儲(chǔ)存層，而藉由施加一電壓來設(shè)定或重置該記憶單元 的臨界電壓Vt至2"階層之一，來捕捉注射出的電荷載子。每一記憶單元可 以程式化至一復(fù)數(shù)個(gè)2"階層之一，其中每一階層代表n個(gè)位元。本發(fā)明具 有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在方法、產(chǎn)品結(jié)構(gòu)或功能上皆有較大改 進(jìn),在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，從而更加適于實(shí) 用，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
前述的發(fā)明內(nèi)容與接下來的具體實(shí)施方式
，應(yīng)當(dāng)參照附加的相關(guān)例示 性圖式時(shí)會(huì)有更佳的理解。然而，可以理解的是，本發(fā)明并不局限于圖式中 所呈現(xiàn)的布置排列與構(gòu)造。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)說明如下。


圖1是繪示一現(xiàn)有傳統(tǒng)的平面電容動(dòng)態(tài)隨機(jī)存取記憶體的結(jié)構(gòu)示意圖。 圖2是繪示一現(xiàn)有傳統(tǒng)的絕緣層上覆硅(SOI)捕捉動(dòng)態(tài)隨機(jī)存取記憶體 的結(jié)構(gòu)示意圖。
圖3是繪示一快閃記憶裝置的結(jié)構(gòu)示意圖。
圖4是繪示一多階記憶單元(MLC)捕捉動(dòng)態(tài)隨機(jī)存取記憶體(TDRAM)的
一實(shí)施例的示意圖。
圖5A至圖5B是繪示程式化與抹除一單階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取
記憶體的記憶裝置實(shí)施例的示意圖。
圖6A至圖6D是繪示程式化與抹除一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取
記憶體的記憶裝置實(shí)施例的示意圖。
圖7是繪示在一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體中，程式化、更
新與抹除資料的方法的一流程圖。
圖8是繪示在一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體中，程式化、更
新與抹除資料的方法的一流程圖。
100:電容動(dòng)態(tài)隨機(jī)存取記憶體 101: M0S電晶體
103:電容 104:通道氧化物層
105、 205: n+雜質(zhì)擴(kuò)散區(qū)域 105a、 205a、 303a:源極
105b、 205b、 303b:漏極 106:多晶硅層
106a:多晶硅層的第一部位 106b:多晶硅層的第二部位
200:無電容絕緣層上覆硅捕捉動(dòng)態(tài)隨機(jī)存取記憶體
202、 302、 402: p-型基板 204、 208、 406:氧化物層
206:石圭層 210: 4冊(cè)4及氧化物層
300:金屬-氧化物-氮化物-氮化物-硅記憶結(jié)構(gòu)
303、 403: n+雜質(zhì)擴(kuò)散區(qū)域 304:第一氮化物層
306:第二氮化物層 308:金屬層
400:多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體
403a、 503a、 603a:源才及 403b、 503b、 603b:漏才及
404、 504、 604:氮化物層 408:多晶柵極層
502、 602:基板
具體實(shí)施例方式
為了更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及其 功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的制造記憶體的方 法、記憶裝置及操作存取記憶裝置的方法其具體實(shí)施方式
、方法步驟、結(jié) 構(gòu)、特征及其功效，詳細(xì)說明如后。
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖 式的較佳實(shí)施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實(shí)施方式
的說明，當(dāng)
;了解，'然而所附圖式僅是提供參考與說明之用，并非用來對(duì)本發(fā)明力:以 限制。
本發(fā)明的例示性實(shí)施例可參照所揭露實(shí)施例的相關(guān)圖式做為參考。若 可能，各圖式間若為相同元件則使用相同的元件標(biāo)號(hào)。以下實(shí)施例是藉由 使用一多階記憶單元結(jié)構(gòu)、 一簡單的制程、以及在程式化與抹除操作上更 快的反應(yīng)時(shí)間，而提供一可儲(chǔ)存高密度位元的更密集記憶單元結(jié)構(gòu)，來克 服在先前現(xiàn)有技術(shù)中記憶裝置的缺點(diǎn)。
請(qǐng)參閱圖4所示，是繪示一多階記憶單元(MLC)捕捉動(dòng)態(tài)隨機(jī)存取記憶 體(TDRAM)的一實(shí)施例的示意圖。該記憶結(jié)構(gòu)400,包含具有n+雜質(zhì)擴(kuò)散區(qū) 域403的一 p-型基板402,而該n+雜質(zhì)擴(kuò)散區(qū)域403是做為一源極403a與 一漏極403b之用。 一電荷儲(chǔ)存層，在此所示是為氮化物層404 (例如氮化 硅)形成在該p-型基板402之上。舉例來說，該電荷儲(chǔ)存層可以包含硅豐氮 化物、硅豐氮化硅、硅豐氮氧化硅、硅豐氧化硅、鍺豐氮化鍺、鍺豐氧化 鍺、及鍺豐氮氧化鍺的一層。 一絕緣層，在此所示為氧化物層406,形成在該 氮化物層404之上。該氧化物層406可包含例如二氧化硅、氮化硅、氧 化鋁、氧化鉿或其他高介電是數(shù)的阻障材料。 一多晶柵極層408形成在該 氧化物層406之上，其是做為一控制柵極之用。在操作上，該氮化物層404 做為電荷捕捉和儲(chǔ)存層之用。
接下來，將描述具有一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體的記憶 裝置的各種操作。請(qǐng)參閱圖5A至圖5B所示，是繪示程式化及抹除一單階 記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體的記憶裝置實(shí)施例的示意圖。在此等實(shí) 施例中， 一記憶裝置中每一記憶單元儲(chǔ)存1位元，而對(duì)應(yīng)至兩種不同的狀 態(tài)0和1。在圖5A中，藉由施加一控制柵極電壓(Vg^8V)配合著一源極503a 電壓(Vs=OV)、 一漏極503b電壓(Vd=OV)和一基板502電壓(Vsub=OV),來進(jìn) 行程式化將一資料位元儲(chǔ)存在該記憶單元中(例如，將該記憶單元程式化至 O狀態(tài))。如此，電子將由該漏極503b區(qū)域被注射至該電荷儲(chǔ)存層(在此所 示為氮化物層504)以及被捕捉。該氧化物層506做為一絕緣層之用。電子 注射至該氮化物層504提高該記憶單元的臨界電壓Vt并程式化該記憶單 元。
在圖5B中，藉由施加一控制柵極電壓(Vg二 - 18V)配合著一源極503a 電壓(Vs-OV)、 一漏極503b電壓(Vd-OV)和一基板502電壓(Vsub=OV),而抹 除該資料位元(例如，將該記憶單元抹除至1狀態(tài))。如此，空穴(本文中的空 穴，即為電洞，以下均稱為空穴)將由該漏極503b區(qū)域被注射至該氮化物層 504 (例如移除電子)。如此降低該記憶單元的臨界電壓并抹除該記憶單元。
請(qǐng)參閱圖6A至圖6D所示，是繪示程式化及抹除一多階記憶單元捕捉 動(dòng)態(tài)隨機(jī)存取記憶體的記憶裝置實(shí)施例的示意圖。在此等實(shí)施例中， 一記憶 裝置中每一記憶單元儲(chǔ)存2位元，而對(duì)應(yīng)至四種不同狀態(tài)QO、 01、 10和 11。在圖6A中，藉由施加一控制柵極電壓(Vg=20V)配合著一源極603a電壓
(Vs=0V)、 一漏極603b電壓(Vd=0V)和一基板602電壓(Vsub=0V),來程式化 該記憶單元至該00狀態(tài)。如此，電子將由該漏極603b區(qū)域被注射至該電荷 儲(chǔ)存層(在此所示為氮化物層604)以及被捕捉。該氧化物層606做為一絕緣 物之用。電子注射至該氮化物層604提高該記憶單元的臨界電壓Vt至一第 一階層Vtl，并程式化該記憶單元至該QQ狀態(tài)。
在圖6B中，藉由施加一控制柵極電壓(Vg^8V)配合著一源極603a電 壓(Vs=0V)、 一漏極603b電壓(Vd=0V)和一基板602電壓(Vsub=0V),來程式 化該記憶單元至該01狀態(tài)。如此，電子將由該漏才及603b區(qū)域^t注射至該 氮化物層604以及被捕捉。該氧化物層606做為一絕緣層之用。電子注射 至該氮化物層604提高該記憶單元的臨界電壓Vt至一第二階層VU (較低于 Vtl)，并程式化該記憶單元至該01狀態(tài)。
在圖6C中，藉由施加一控制柵極電壓(Vg-16V)配合著一源極603a電 壓(Vs=0V)、 一漏才及603b電壓(Vd=0V)和一基板602電壓(Vsub=0V)，來程式 化該記憶單元至該10狀態(tài)。如此，電子將由該漏極603b區(qū)域一皮注射至該 氮化物層604以及被捕捉。該氧化物層606做為一絕緣層之用。電子注射 至該氮化物層604提高該記憶單元的臨界電壓Vt至一第三階層Vt3 (較低于 Vtl與Vt2)，并程式化該記憶單元至該10狀態(tài)。
在圖6D中，藉由施加一控制柵極電壓(Vg二 - 18V)配合著一源極603a 電壓(Vs=0V)、 一漏極603b電壓(Vd=0V)和一基板602電壓(Vsub=0V)，來抹 除該記憶單元至該11狀態(tài)。如此，空穴將由該漏才及603b區(qū)域;陂注射至該 氮化物層604 (例如移除電子)?？昭ㄗ⑸渲猎摰飳?04降低該記憶單 元的臨界電壓Vt至一第四階層Vt4(較低于Vtl、 Vt2與Vt3),并抹除該記 憶單元至該11狀態(tài)。
對(duì)于上述的圖5A至圖5B以及圖6A至圖6D的實(shí)施例，在程式化、抹 除、讀取操作過程中， 一動(dòng)態(tài)隨機(jī)存取記憶體可包含數(shù)以百萬甚至是數(shù)十 億的記憶單元被安置于陣列及巨集方塊中，并搭配著字元線來存取記憶單 元之列，以及位元線來存取該電荷儲(chǔ)存層和控制柵極。此外，其他電路及邏 輯(圖中未示)包含感測(cè)放大器可被運(yùn)用在上述記憶結(jié)構(gòu)中，來執(zhí)行此等操 作。同樣地，相同的記憶結(jié)構(gòu)也可以用在一非揮發(fā)靜態(tài)隨機(jī)存取記憶裝置 (SRAM)。
請(qǐng)參閱圖7所示，是繪示對(duì)于一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶體 程式化、更新、及"^未除資料的一方法實(shí)施例的流程圖。該方法700由一程 式化起始(步驟702)。程式化該記憶單元至GQ、 Q1及1Q階層，如圖6A至 圖6C所示(步驟704)。當(dāng)所有記憶單元被程式化后，則完成程式化(步驟 706)。執(zhí)行一確認(rèn)步驟來決定是否新資料被輸入(步驟708)。若是，抹除該 記憶單元至該11階層，如圖6D所示(步驟709)，以及該方法回復(fù)到步驟702。若否，則經(jīng)過一段時(shí)間后，有一電荷流失(步驟710)。然后，此等記憶單 元必須重新程式化至OQ、 Q1及1Q階層(步驟712)。然后該方法進(jìn)行到步驟 709并等待新資料。
請(qǐng)參閱圖8所示，是繪示對(duì)于一多階記憶單元捕捉動(dòng)態(tài)隨機(jī)存取記憶 體程式化、更新、及抹除資料的另一方法實(shí)施例的流程圖。該方法800由 一程式化起始(步驟802)。程式化該記憶單元至QQ、 01及1Q階層，如圖6A 至圖6C所示(步驟804)。當(dāng)所有記憶單元被程式化后，則完成程式化(步驟 806)。執(zhí)行一確認(rèn)步驟來決定是否新資料被輸入(步驟808)。若是，抹除該 記憶單元至該11階層，如圖6D所示(步驟809),以及該方法回復(fù)到步驟 802。若否，則經(jīng)過一段時(shí)間后，有一電荷流失(步驟810)。抹除該記憶單 元至11階層(步驟811)。然后，此等記憶單元必須重新程式化至QQ、 01及 10階層(步驟812)。然后該方法進(jìn)行到步驟8Q9并等待新資料。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種制造記憶體的方法，其特征在于其包括以下步驟一基板；一電荷儲(chǔ)存層，形成于該基板之上與該基板直接接觸；一絕緣層，形成于該電荷儲(chǔ)存層之上；以及一多晶硅層，形成于該絕緣層之上。
2、 根據(jù)權(quán)利要求1所述的制造記憶體的方法，其特征在于其中所述 的形成該電荷儲(chǔ)存層包含由硅豐氮化物、氮化硅、氮氧化硅、氧化硅、二 氧化硅、氮化鍺、氧化鍺及氮氧化鍺之一所形成。
3、 根據(jù)權(quán)利要求1所述的制造記憶體的方法，其特征在于其中所述的 電荷儲(chǔ)存層儲(chǔ)存n個(gè)位元，而n是一整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓 來設(shè)定或重置該記憶單元的臨界電壓Vt至2"階層之一，來捕捉注射出的電 荷載子。
4、 根據(jù)權(quán)利要求1所述的制造記憶體的方法，其特征在于其中所述的 多晶硅層是做為一控制柵極之用。
5、 根據(jù)權(quán)利要求1所述的制造記憶體的方法，其特征在于其中所述的 絕緣層是做為防止電荷由該電荷儲(chǔ)存層流失之用。
6、 根據(jù)權(quán)利要求1所述的制造記憶體的方法，其特征在于其中所述的 形成該絕緣層包含由二氧化硅、氮化硅、氧化鋁及氧化鉿之一層所形成。
7、 一種記憶裝置，其特征在于其包含一電荷儲(chǔ)存層，形成于一導(dǎo)電性材料的基板之上，并與導(dǎo)電性材料直接 接觸；一絕緣層，形成于該電荷儲(chǔ)存層之上；以及 一多晶硅層，形成于該絕緣層之上。
8、 根據(jù)權(quán)利要求7所述的記憶裝置，其特征在于其中所述的電荷儲(chǔ)存 層包含硅豐氮化物、氮化硅、氮氧化硅、氧化硅、二氧化硅、氮化鍺、氧 化鍺及氮氧化鍺之一。
9、 根據(jù)權(quán)利要求7所述的記憶裝置，其特征在于其中所述的電荷儲(chǔ)存 層儲(chǔ)存n個(gè)位元，而n是一整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定或 重置該記憶單元的臨界電壓Vt至2"階層之一，來捕捉注射出的電荷載子。
10、 根據(jù)權(quán)利要求7所述的記憶裝置，其特征在于其中所述的多晶硅層 是做為一控制柵極之用。
11、 根據(jù)權(quán)利要求7所述的記憶裝置，其特征在于其中所述的絕緣層是 做為防止電荷由該電荷儲(chǔ)存層流失之用。
12、 根據(jù)權(quán)利要求7所述的記憶裝置，其特征在于其中所述的絕緣層包 含二氧化硅、氮化硅、氧化鋁及氧化鉿之一。
13、 一種操作存取記憶裝置的方法，該記憶裝置被組設(shè)于一電荷儲(chǔ)存層中儲(chǔ)存n個(gè)位元，而n是一整數(shù)，該電荷儲(chǔ)存層藉由施加一電壓來設(shè)定 或重置該記憶單元的臨界電壓Vt至2。階層之一，來捕捉注射出的電荷載子， 而該記憶單元被一多晶硅控制柵極所控制，其特征在于該操作存取記憶裝 置的方法包括以下步驟藉由施加一第一電壓至該控制柵極，來程式化該記憶單元至代表復(fù)數(shù) 位元之一的第一 2"復(fù)數(shù)階層；以及經(jīng)過一段時(shí)間后更新該記憶單元，來重新程式化該記憶單元至該第一 2n 復(fù)數(shù)階層。
14、 根據(jù)權(quán)利要求13所述的操作存取記憶裝置的方法，其特征在于其 更包含藉由施加一第二電壓至該控制柵極，來抹除該記憶單元至代表該記 憶單元的一抹除狀態(tài)的一第二 2。復(fù)數(shù)階層。
15、 根據(jù)權(quán)利要求14所述的操作存取記憶裝置的方法，其特征在于其 中所述的抹除該記憶單元發(fā)生于重新程式化該記憶單元之前。
16、 根據(jù)權(quán)利要求14所述的操作存取記憶裝置的方法，其特征在于其 中所述的抹除該記憶單元發(fā)生于重新程式化該記憶單元之后以儲(chǔ)存新的n 個(gè)位元。
17、 根據(jù)權(quán)利要求16所述的操作存取記憶裝置的方法，其特征在于其 更包含藉由施加一第三電壓至該控制柵極，來程式化該記憶單元至代表n 個(gè)位元的一第三2"復(fù)數(shù)階層。
全文摘要
本發(fā)明是有關(guān)于一種制造記憶體的方法、記憶裝置及操作存取記憶裝置的方法，是揭露一種具有至少一多階記憶單元的記憶裝置，以及每一多階記憶單元被組設(shè)來儲(chǔ)存n個(gè)位元(而n是一整數(shù))，其中該復(fù)數(shù)位元是儲(chǔ)存至一電荷儲(chǔ)存層，而藉由施加一電壓來設(shè)定或重置該記憶單元的臨界電壓Vt至2ⁿ階層之一，來捕捉注射出的電荷載子。每一記憶單元可以程式化至一復(fù)數(shù)個(gè)2ⁿ階層之一，其中每一階層代表n個(gè)位元。本發(fā)明的制造記憶體的方法，尤其可以用來制造揮發(fā)性記憶體。本發(fā)明的新的記憶裝置，尤其可以利用于揮發(fā)性記憶體。本發(fā)明的操作存取記憶裝置的方法，可以用來操作上述的記憶裝置，能夠達(dá)成在記憶單元中儲(chǔ)存多位元的方法。
文檔編號(hào)H01L29/78GK101355030SQ20081010043
公開日2009年1月28日 申請(qǐng)日期2008年6月11日 優(yōu)先權(quán)日2007年6月11日
發(fā)明者吳昭誼 申請(qǐng)人:旺宏電子股份有限公司