專利名稱：接點結(jié)構(gòu)以及接合結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接點結(jié)構(gòu)以及接合結(jié)構(gòu)，且特別涉及一種降低應力集中 的接點結(jié)構(gòu)以及使用此接點結(jié)構(gòu)的接合結(jié)構(gòu)。
背景技術(shù)：
隨著科技進步，各種電子裝置朝向小型化及多功能化的方向發(fā)展。因此 為了使電子裝置中的芯片能傳輸或接收更多的信號，電性連接于芯片與線路 板之間的接點也朝向高密度化的方向發(fā)展。
在已知技術(shù)中，電性連接芯片與玻璃基板的方法多為先在芯片的接點與
玻璃基板的導電結(jié)構(gòu)之間配置各向異性導電膜(Anisotropic Conductive Film, ACF)，且芯片的接點與玻璃基板的導電結(jié)構(gòu)皆面向各向異性導電膜。然后， 壓合芯片的接點、各向異性導電膜與玻璃基板的導電結(jié)構(gòu)，以通過各向異性 導電膜中的導電顆粒電性連接芯片的每一接點與玻璃基板上與前述接點對 應的導電結(jié)構(gòu)。
然而，當芯片的接點密度以及玻璃基板的導電結(jié)構(gòu)的密度增加時，芯片 的接點之間的間距以及玻璃基板的導電結(jié)構(gòu)之間的間距皆縮小。因此，芯片 的接點通過各向異性導電膜中的導電顆粒將有可能會與鄰近的接點或?qū)щ?結(jié)構(gòu)電性連接，進而造成短路或漏電。
因此，已有人提出一種表面覆蓋有金屬層的柱狀高分子凸塊以做為芯片 的接點結(jié)構(gòu)。而使芯片的接點與玻璃基板的導電結(jié)構(gòu)電性連接的方法是先在 芯片與玻璃基板的導電結(jié)構(gòu)之間配置非導電膠層。然后，將芯片壓合于玻璃 基板上，以使柱狀高分子凸塊貫穿非導電膠而與玻璃基板的導電結(jié)構(gòu)接觸并 電性連接。然而，柱狀高分子凸塊于壓合時易有應力集中的問題，因此易導 致金屬層破裂而影響其電性可靠度。
為了解決上述問題，US 7,170,187所提出的方法是在高分子凸塊內(nèi)加入 金屬粒子，并且在高分子凸塊的表面或是內(nèi)部加上金屬結(jié)構(gòu)，以使凸塊本身 具有導電以及彈性性質(zhì)。但是此種方法所使用的金屬粒子需另外開發(fā)，且在
4高分子凸塊的表面或內(nèi)部加上金屬結(jié)構(gòu)會使得工藝更為繁瑣且復雜。
另外，US 7,246,432所提出的方法是使用特殊的高分子材料作為凸塊材 料。當對高分子凸塊進行烘烤時會使其收縮而形成圓弧形結(jié)構(gòu)，之后依序于 圓形結(jié)構(gòu)的凸塊上覆蓋另 一層高分子材料層以及一層金屬層。而此種方法所 存在的缺點是在利用烘烤程序使高分子凸塊收縮而形成圓弧形結(jié)構(gòu)的時候， 其工藝控制的難度相當高。如此，將使得整個凸塊的制造程序難度高且較為 復雜。

發(fā)明內(nèi)容
本發(fā)明提供一種接點結(jié)構(gòu)，其可以解決傳統(tǒng)高分子凸塊接合程序中所產(chǎn) 生的應力集中而易導致金屬層破裂的問題。
本發(fā)明提供一種接合結(jié)構(gòu)，其使用特殊的接點結(jié)構(gòu)設(shè)計，因而可以減少 接合程序中易導致金屬層破裂的問題。
本發(fā)明提出一種接點結(jié)構(gòu)，其包括接墊、高分子凸塊以及圖案化導電層。 上述接墊是位于基板上。上述高分子凸塊是位于基板上。上述圖案化導電層 是位于高分子凸塊上且與接墊電性連接，其中圖案化導電層覆蓋高分子凸塊 的 一部分且暴露出高分子凸塊的另 一部分。
在本發(fā)明的一實施例中，上述高分子凸塊具有一上表面以及多個側(cè)表 面，且兩個相鄰的側(cè)表面之間具有一轉(zhuǎn)角邊，其中導電層至少暴露出轉(zhuǎn)角邊。
在本發(fā)明的一實施例中，上述圖案化導電層包括至少一條狀圖案，其由 高分子凸塊的其中一側(cè)表面經(jīng)上表面而延伸至另一側(cè)表面。
在本發(fā)明的一實施例中，上述圖案化導電層包括至少一第一條狀圖案與 至少一第二條狀圖案，第一與第二條狀圖案分別由高分子凸塊的其中兩個側(cè) 表面經(jīng)上表面而延伸至另一側(cè)表面，且第一與第二條狀圖案在上表面處相 交。
在本發(fā)明的一實施例中，上述圖案化導電層包括多個塊狀圖案，每一塊 狀圖案覆蓋其中 一側(cè)表面并延伸至上表面，且暴露出轉(zhuǎn)角邊。
在本發(fā)明的一實施例中，上述高分子凸塊位于接墊上，或是位于基板上 且未覆蓋接墊。
在本發(fā)明的一實施例中，上述接點結(jié)構(gòu)還包括一保護層，位于基板上且 暴露出接墊。
5在本發(fā)明的一實施例中，上述高分子凸塊為多邊形柱狀結(jié)構(gòu)或是多邊形 錐狀結(jié)構(gòu)。
在本發(fā)明的 一 實施例中，上述高分子凸塊的材料包括一種或多種高分子 材料。
在本發(fā)明的一實施例中，上述高分子凸塊為單層結(jié)構(gòu)或是多層結(jié)構(gòu)。 在本發(fā)明的 一 實施例中，上述導電層的材料包括一種或多種導電材料。 在本發(fā)明的一實施例中，上述導電層為單層結(jié)構(gòu)或是多層結(jié)構(gòu)。 本發(fā)明另提出一種接合結(jié)構(gòu)，包括第一基板、第二基板以及接合層。第 一基板上包括設(shè)置有至少一接點結(jié)構(gòu)，其中所述接點結(jié)構(gòu)包括接墊、高分子 凸塊以及圖案化導電層，其中圖案化導電層位于高分子凸塊上且與接墊電性 連接，且圖案化導電層覆蓋高分子凸塊的 一部分且暴露出高分子凸塊的另一 部分。另外，第二基板上包括設(shè)置有至少一導電結(jié)構(gòu)。而接合層是位于第一 基板與第二基板之間，其中第 一基板上的高分子凸塊與圖案化導電層貫穿接 合層而與第二基板上的導電結(jié)構(gòu)電性連接。
在本發(fā)明的 一 實施例中，上述接點結(jié)構(gòu)的高分子凸塊具有一上表面以及 多個側(cè)表面，且兩個相鄰的側(cè)表面之間具有轉(zhuǎn)角邊，其中導電層至少暴露出 轉(zhuǎn)角邊。
在本發(fā)明的 一 實施例中，上述接點結(jié)構(gòu)的圖案化導電層包括至少 一條狀 圖案，其由高分子凸塊的其中 一側(cè)表面經(jīng)上表面而延伸至另 一側(cè)表面。
在本發(fā)明的 一 實施例中，上述接點結(jié)構(gòu)的圖案化導電層包括至少 一第一 條狀圖案與至少一第二條狀圖案，第一與第二條狀圖案分別由高分子凸塊的 其中兩個側(cè)表面經(jīng)上表面而延伸至另 一側(cè)表面，且第 一與第二條狀圖案在上 表面處相交。
在本發(fā)明的 一實施例中，上述接點結(jié)構(gòu)的圖案化導電層包括多個塊狀圖 案，每一塊狀圖案覆蓋其中一側(cè)表面并延伸至上表面，且暴露出轉(zhuǎn)角邊。
在本發(fā)明的 一 實施例中，上述接合層包括非導電粘著膏或非導電粘著膜。
在本發(fā)明的一實施例中，上述接合層中還包括散布有填充顆粒。 在本發(fā)明的一實施例中，上述填充顆粒為絕緣性或?qū)щ娦浴?本發(fā)明在高分子凸塊上覆蓋圖案化導電層，由于導電層并非全面覆蓋高 分子凸塊，因而可以降低接合程序中應力集中的問題，進而降低高分子凸塊上的導電層在接合時產(chǎn)生破裂。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并 配合附圖，作詳細i兌明如下。


圖1A是依照本發(fā)明實施例的 一種接點結(jié)構(gòu)剖面圖。
圖1B是圖1A所示的高分子凸塊以及圖案化導電層的立體示意圖。
圖2依照本發(fā)明另一實施例的高分子凸塊以及圖案化導電層的立體示意圖。
圖3依照本發(fā)明另一實施例的高分子凸塊以及圖案化導電層的立體示意圖。
圖4是依照本發(fā)明另 一 實施例的 一種接點結(jié)構(gòu)剖面圖。 圖5是依照本發(fā)明實施例的一種接合結(jié)構(gòu)剖面圖。 附圖標記說明
100:基板102:接墊
104:保護層106:高分子凸塊
107:轉(zhuǎn)角邊108:圖案化導電層
108a、108b:條狀圖案108c:塊狀圖案
109:上表面110:側(cè)表面
200:基板202:導電結(jié)構(gòu)
300:接合層
具體實施例方式
圖1A為根據(jù)本發(fā)明的實施例的接點結(jié)構(gòu)的剖面示意提，圖1B為圖1A 所示的接點結(jié)構(gòu)的高分子凸塊以及圖案化導電層的立體示意圖，其中圖1A 是對應圖1B的A-A，的剖面處。請同時參照圖1A以及圖1B,本實施例的接 點結(jié)構(gòu)包括接墊102、高分子凸塊106以及圖案化導電層108。
接墊102是設(shè)置在基板100上。在一優(yōu)選實施例中，在基板100上還包 括覆蓋有保護層104，其暴露出接墊102?；?00例如是玻璃基板、硅基 板、塑膠基板或是金屬基板等等。接墊102例如是金屬接墊，其與形成在基 板100上的元件(未繪示)電性連接。形成接墊102的方法例如是先進行沉積程序以在基板IOO上沉積一層金屬層，之后再利用光刻以及蝕刻程序，來圖 案化上述金屬層而形成接墊102。保護層104的材料例如是氮化硅，且形成 保護層104的方法例如是先以沉積程序形成一層保護材料，之后再利用光刻 以及蝕刻程序圖案化保護材料，以使接墊102暴露出。
高分子凸塊106是位于基板IOO上。在此實施例中，高分子凸塊106是 形成在接墊102上。另外，高分子凸塊106可以為多邊形柱狀結(jié)構(gòu)或是多邊 形錐狀結(jié)構(gòu)。若高分子凸塊106為多邊形柱狀結(jié)構(gòu)，其頂部以及底部面積相 當。若高分子凸塊106為多邊形錐狀結(jié)構(gòu)，其頂部面積小于底部面積。在本 實施例的圖式中，高分子凸塊106是以四邊形錐狀結(jié)構(gòu)為例來說明，但本發(fā) 明不限于此，其亦可以是五邊形、六邊形或其他多邊形的柱狀或錐狀結(jié)構(gòu)。 此外，高分子凸塊106的材料可以是單一種高分子材料或多種高分子材料混 合而成。另外，高分子凸塊106可是單層結(jié)構(gòu)或是多層結(jié)構(gòu)。本實施例的圖 式是以單層結(jié)構(gòu)為例來說明，但本發(fā)明不^于此，其亦可以是兩層、三層或 是以上的多層結(jié)構(gòu)。而形成高分子凸塊106的方法例如是先以涂布程序涂布 一層高分子材料層，之后利用光刻程序或光刻及蝕刻程序圖案化高分子材料 層即可形成。
圖案化導電層108是位于高分子凸塊106上且與接墊電性連接102。特 別是，圖案化導電層108覆蓋高分子凸塊102的 一部分且暴露出高分子凸塊 106的另一部分。也就是說，導電層108不會全面覆蓋高分子凸塊106，而 是會暴露出高分子凸塊106的某些區(qū)域。圖案化導電層108的材料例如是金 屬，且其可以是單一種導電或金屬材料構(gòu)成或多種導電或金屬材料混合而 成。另外，圖案化導電層108可以是單層結(jié)構(gòu)或是多層結(jié)構(gòu)。本實施例是以 單層結(jié)構(gòu)為例來說明，但本發(fā)明不限于此，其也可以是兩層、三層或是更多 層的結(jié)構(gòu)。此外，形成圖案化導電層108的方法例如是先釆用沉積程序形成 一層或多層導電材料，之后再利用光刻以及蝕刻程序來圖案化導電材料，而 形成具有特定圖案的導電層108。
在一實施例中，請參照圖1B,高分子凸塊106具有上表面109以及多 個側(cè)表面110，且兩個相鄰的側(cè)表面110之間具有轉(zhuǎn)角邊107，而所述導電 層108至少暴露出兩個相鄰的側(cè)表面IIO之間轉(zhuǎn)角邊107。在圖1B的實施 例中，圖案化導電層108包括至少一條狀圖案108a，其由高分子凸塊106 的其中一側(cè)表面IIO經(jīng)上表面109而延伸至對向的側(cè)表面110。在此實施例
8中，是以兩條狀圖案108a平行設(shè)置為例來說明，但本發(fā)明不限制條狀圖案 的數(shù)目以及是由哪一個側(cè)表面延伸至對向的側(cè)表面。只要是條狀圖案有暴露 出高分子凸塊106，且特別是暴露出高分子凸塊106的轉(zhuǎn)角邊107，皆可以 達到本發(fā)明的目的。
圖案化導電層108的形式除了圖IB所繪示的樣式之外，還可以是其他 種設(shè)計。請參考圖2，圖案化導電層108包括至少一第一條狀圖案108a與至 少一第二條狀圖案108b,第一與第二條狀圖案108a， 108b分別由高分子凸塊 106的其中兩個側(cè)表面110經(jīng)上表面109而延伸至對向的側(cè)表面110，且第 一與第二條狀圖案108a， 108b在上表面處109相交。在圖2的實施例中，第 一條狀圖案108a以及第二條狀圖案108b分別是以兩條狀圖案平行設(shè)置為 例來說明，但本發(fā)明不限制條狀圖案的數(shù)目，只要是條狀圖案有暴露出高分 子凸塊106，且特別是暴露出高分子凸塊106的轉(zhuǎn)角邊107，皆可以達到本 發(fā)明的目的。
圖案化導電層108的形式還可以是如圖3所示的設(shè)計。請參照圖3,圖 案化導電層108包括多個塊狀圖案108c,每一塊狀圖案108c覆蓋其中一側(cè) 表面IIO并延伸至上表面109，且暴露出轉(zhuǎn)角邊107。在圖3的實施例中， 塊狀圖案108c覆蓋了大部分的側(cè)表面110，而暴露出高分子凸塊106的轉(zhuǎn)角 邊107附近的區(qū)域，而且這些塊狀圖案108c延伸至上表面109且于上表面 109構(gòu)成十字形溝槽圖案。
另外，在上述圖1A所述的實施例中，高分子凸塊106是位于接墊102 上，但本發(fā)明不限于此。事實上，在本發(fā)明中，高分子凸塊亦可以在基板上 而不覆蓋接墊。如圖4所示，高分子凸塊106是位于基板100或保護層104 上且未覆蓋接墊102，而圖案化導電層108則覆蓋部分的高分子凸塊106且 與接墊102電性連接。特別是，圖案化導電層108的樣式可以是如圖1B、 2、 3所示的圖案設(shè)計。
由于本發(fā)明將覆蓋于高分子凸塊上的導電層圖案化，以使得導電層非全 面覆蓋高分子凸塊，特別是，暴露出高分子凸塊的轉(zhuǎn)角邊處。上述設(shè)計可以 降低接點結(jié)構(gòu)在接合時會有應力集中的情形，因而可以降低高分子凸塊上的 導電層在接合時產(chǎn)生破裂。有關(guān)前述接點結(jié)構(gòu)的接合程序及接合結(jié)構(gòu)如下所 述。
請參考圖5，首先提供第一基板100,其中第一基板100上包括設(shè)置有
9至少一接點結(jié)構(gòu)，其中所述接點結(jié)構(gòu)包括接墊102、高分子凸塊106以及圖 案化導電層108，且圖案化導電層108位于高分子凸塊106上且與接墊102 電性連接，特別是圖案化導電層108覆蓋高分子凸塊106的一部分且暴露出 高分子凸塊106的另一部分。上述第一基板100上的接點結(jié)構(gòu)可以是先前所 述圖1A-1B、 2、 3、 4所述的任一接點結(jié)構(gòu)。
另外，提供第二基板200，其中第二基板200上包括設(shè)置有至少一導電 結(jié)構(gòu)202。然后于第一與第二基板100、 200之間放置接合層300。接合層例 如是非導電粘著膏或非導電粘著膜。在一實施例中，接合層300中還包括散 布有填充顆粒，其例如是絕緣顆粒或是導電顆粒。
接著，進行一接合步驟，也就是將第一基板IOO、接合層300以及第二 基板200進行壓合，以使第一基板IOO上的高分子凸塊106與圖案化導電層 108貫穿接合層300而與第二基板200上的導電結(jié)構(gòu)202電性連接。
值得一提的是，第一基板IOO上的接點結(jié)構(gòu)的導電層108并未全面覆蓋 高分子凸塊106,特別是導電層108會暴露出高分子凸塊106的轉(zhuǎn)角邊。由 于傳統(tǒng)接合結(jié)構(gòu)中最容易在高分子凸塊的轉(zhuǎn)角邊產(chǎn)生應力集中而導致該處
性連接，將會造成接合結(jié)構(gòu)無法有正常的電性導通。因此，本發(fā)明將導電層 圖案化，可使其在接合的過程中降低應力集中的情形，進而減少導電層破裂 的情形。
另夕卜，本發(fā)明是采用一般的光刻以及蝕刻程序，就可以將導電層圖案化。 實際上，只需更改圖案化導電層的掩才莫設(shè)計即可，而無須另外增加制造步驟 或材料。因此本發(fā)明的方法不會增加制造程序的復雜度。
雖然本發(fā)明已以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，任何 所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的 更動與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求所界定的為準。
10
權(quán)利要求
1.一種接點結(jié)構(gòu)，包括接墊，位于一基板上；高分子凸塊，位于該基板上；以及圖案化導電層，位于該高分子凸塊上且與該接墊電性連接，其中該圖案化導電層覆蓋該高分子凸塊的一部分且暴露出該高分子凸塊的另一部分。
2. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該高分子凸塊具有一上表面以及 多個側(cè)表面，且兩個相鄰的側(cè)表面之間具有一轉(zhuǎn)角邊，其中該導電層至少暴 露出該轉(zhuǎn)角邊。
3. 如權(quán)利要求2所述的接點結(jié)構(gòu)，其中該圖案化導電層包括至少一條狀 圖案，其由該高分子凸塊的其中一側(cè)表面經(jīng)該上表面而延伸至另一側(cè)表面。
4. 如權(quán)利要求2所述的接點結(jié)構(gòu)，其中該圖案化導電層包括至少一第一 條狀圖案與至少一第二條狀圖案，該第一與第二條狀圖案分別由該高分子凸 塊的其中兩個側(cè)表面經(jīng)該上表面而延伸至另 一側(cè)表面，且該第 一與第二條狀 圖案在該上表面處相交。
5. 如權(quán)利要求2所述的接點結(jié)構(gòu)，其中該圖案化導電層包括多個塊狀圖 案，每一塊狀圖案覆蓋其中一側(cè)表面并延伸至該上表面，且暴露出該轉(zhuǎn)角邊。
6. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該高分子凸塊位于該接墊上，或 是位于該基板上且未覆蓋該接墊。
7. 如權(quán)利要求1所述的接點結(jié)構(gòu)，還包括保護層，位于該基板上且暴露 出該4妄墊。
8. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該高分子凸塊為多邊形柱狀結(jié)構(gòu) 或是多邊形錐狀結(jié)構(gòu)。
9. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該高分子凸塊的材料包括一種或 多種高分子材料。
10. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該高分子凸塊為單層結(jié)構(gòu)或是多 層結(jié)構(gòu)。
11. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該導電層的材料包括一種或多種 導電材料。
12. 如權(quán)利要求1所述的接點結(jié)構(gòu)，其中該導電層為單層結(jié)構(gòu)或是多層結(jié)構(gòu)。
13.—種接合結(jié)構(gòu)，包括第一基板，該第一基板上包括設(shè)置有至少一接點結(jié)構(gòu)，其中該接點結(jié)構(gòu)包括接墊；高分子凸塊；以及圖案化導電層，位于該高分子凸塊上且與該接墊電性連接，其中該圖案 化導電層覆蓋該高分子凸塊的 一部分且暴露出該高分子凸塊的另 一部分； 第二基板，該第二基板上包括設(shè)置有至少一導電結(jié)構(gòu)；以及 接合層，位于該第一基板與該第二基板之間，其中該第一基板上的該高 分子凸塊與該圖案化導電層貫穿該接合層而與該第二基板上的該導電結(jié)構(gòu) 電性連接。
14.如權(quán)利要求13所述的接合結(jié)構(gòu)，其中該接點結(jié)構(gòu)的高分子凸塊具有 一上表面以及多個側(cè)表面，且兩個相鄰的側(cè)表面之間具有一轉(zhuǎn)角邊，其中該 導電層至少暴露出該轉(zhuǎn)角邊。
15. 如權(quán)利要求14所述的接合結(jié)構(gòu)，其中該接點結(jié)構(gòu)的圖案化導電層包 括至少一條狀圖案，其由該高分子凸塊的其中一側(cè)表面經(jīng)該上表面而延伸至 另 一側(cè)表面。
16. 如權(quán)利要求14所述的接合結(jié)構(gòu)，其中該接點結(jié)構(gòu)的圖案化導電層包 括至少一第一條狀圖案與至少一第二條狀圖案，該第一與第二條狀圖案分別一與第二條狀圖案在該上表面處相交。
17. 如權(quán)利要求14所述的接合結(jié)構(gòu)，其中該接點結(jié)構(gòu)的圖案化導電層包 括多個塊狀圖案，每一塊狀圖案覆蓋其中一側(cè)表面并延伸至該上表面，且暴 露出該轉(zhuǎn)角邊。
18. 如權(quán)利要求13所述的接合結(jié)構(gòu)，其中該接合層包括非導電粘著膏或 非導電粘著膜。
19. 如權(quán)利要求13所述的接合結(jié)構(gòu)，其中該接合層中還包括散布有填充 顆粒。
20. 如權(quán)利要求19所述的接合結(jié)構(gòu)，其中該填充顆粒為絕緣性或?qū)щ娦浴?br> 全文摘要
本發(fā)明公開了一種接點結(jié)構(gòu)以及接合結(jié)構(gòu)。該接點結(jié)構(gòu)包括接墊、高分子凸塊以及圖案化導電層。上述接墊以及高分子凸塊是位于基板上。上述圖案化導電層是位于高分子凸塊上且與接墊電性連接，其中圖案化導電層覆蓋高分子凸塊的一部分且暴露出高分子凸塊的另一部分。
文檔編號H01L23/488GK101527288SQ200810083249
公開日2009年9月9日 申請日期2008年3月4日 優(yōu)先權(quán)日2008年3月4日
發(fā)明者毅 曾, 高國書 申請人:臺灣薄膜電晶體液晶顯示器產(chǎn)業(yè)協(xié)會;中華映管股份有限公司;友達光電股份有限公司;瀚宇彩晶股份有限公司;奇美電子股份有限公司;財團法人工業(yè)技術(shù)研究院;統(tǒng)寶光電股份有限公司