專利名稱：半導(dǎo)體封裝裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝裝置，特別涉及一種具有重布線層的半導(dǎo)體 封裝裝置。
背景技術(shù)：
隨著電子產(chǎn)品以小型化及高效率為導(dǎo)向，在半導(dǎo)體的技術(shù)發(fā)展中，通過 提高半導(dǎo)體封裝裝置的容量及性能，以符合使用者的需求。因此，多芯片模塊化(multichip module)成為近年來研究焦點(diǎn)之一，其將兩個(gè)或多個(gè)芯片以堆 疊方式形成一半導(dǎo)體封裝裝置。由此，將具有不同功能的芯片整合至半導(dǎo)體 封裝裝置。此外，多芯片模塊化可以減少芯片間連接電路的長度，而降低信 號(hào)延遲時(shí)間及存取時(shí)間。請(qǐng)參照?qǐng)D1所示，已知的半導(dǎo)體封裝裝置1包含一封裝體11、 一封裝體 12、多個(gè)導(dǎo)電元件13及多個(gè)接合墊14。其中，封裝體11通過這些導(dǎo)電元件 13及這些接合墊14電性連接至封裝體12。封裝體11包括一電路板111、 一芯片112及一絕緣層113。芯片112的 一表面設(shè)置多個(gè)接合墊115,并通過多條金屬導(dǎo)線114將多個(gè)接合墊115電 性連接至電路板lll,以使封裝體11與封裝體12之間電性連通。此外，絕 緣層113用以包覆芯片112及部分的電路板111。封裝體12包括一電路板121、 一芯片122及一絕緣層123。芯片122的 一表面設(shè)置多個(gè)接合墊125，并通過多條金屬導(dǎo)線124將多個(gè)接合墊125電 性連接至電路板121。此外，絕緣層123用以包覆芯片122及部分的電路板 121。然而，由于電子產(chǎn)品的功能不斷地增加，使得芯片112及芯片122的計(jì) 算量急遽增加，而芯片112及芯片122內(nèi)部電路亦日趨復(fù)雜。此即意味著芯 片的輸入/輸出埠(I/Oport)將需要更多，勢(shì)必也將會(huì)增加芯片112及芯片122 或封裝體11及封裝體12的尺寸。因此，如何在不增加甚至可縮小尺寸之前 提下，能夠使半導(dǎo)體封裝裝置具有更強(qiáng)大的功能，以提升半導(dǎo)體封裝裝置的效率，實(shí)屬當(dāng)前重要課題之一。發(fā)明內(nèi)容有鑒于上述課題，本發(fā)明的目的為提供一種能夠不增加尺寸即能夠增加 輸入/輸出埠的數(shù)量，以提高效率的半導(dǎo)體封裝裝置。緣是，為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體封裝裝置包含第一封裝體、 第一重布線層及第二重布線層。第一封裝體具有第一基板及第一電子元件， 且第一電子元件設(shè)置于第一基板的第一容置空間中。第一重布線層設(shè)置于第 一基板及第一電子元件的一表面，而第二重布線層設(shè)置于第一基板及第一電 子元件的另一表面。承上所述，因依據(jù)本發(fā)明的半導(dǎo)體封裝裝置通過配置于基板及封裝體表 面的重布線層，使得本發(fā)明不僅可以在基板及電子元件的一表面處設(shè)置接合墊，以增加輸入/輸出埠的數(shù)量；也可以在基板及電子元件的另一表面處設(shè)置 接合墊，以供堆疊其他封裝體于其上。由此，可增加半導(dǎo)體封裝裝置上下表輸出埠的問題。


圖1為顯示已知半導(dǎo)體封裝裝置的一示意圖；圖2為顯示依據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體封裝裝置的一示意圖；圖3為顯示依據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體封裝裝置的一示意圖；圖4為顯示依據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體封裝裝置的一示意圖；以及圖5為顯示依據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體封裝裝置的一示意圖。附圖標(biāo)記"i兌明1:半導(dǎo)體封裝裝置11、12、 21、24、111、121:電路板112、122:芯片113、123:絕緣層114、124:導(dǎo)線115、 125:接合墊13、 22、 25:導(dǎo)電元件14、 23、 26:接合墊2、 3、 4、 5:半導(dǎo)體封裝裝置211、 241:基板212、 242、 312、 411:電子元件213、 243:容置空間 214:導(dǎo)電貫孔Ll、 L2、 L3、 L4:重布線層S21、S23:內(nèi)壁S22、S24:側(cè)表面311:載板313:封膠412:絕緣膠413、L5:散熱層具體實(shí)施方式
以下將參照相關(guān)圖示，說明依據(jù)本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體封裝裝置。請(qǐng)參照?qǐng)D2所示，本發(fā)明第一實(shí)施例的一半導(dǎo)體封裝裝置2包含第一重 布線層L1、第二重布線層L2及第一封裝體21。第一封裝體21具有第一基板211及第一電子元件212。第一基板211 具有至少第一容置空間213,且第一容置空間213的一側(cè)邊具有第一內(nèi)壁 S21。第一電子元件212設(shè)置于第一容置空間213中，且第一電子元件212 具有與第一內(nèi)壁S21對(duì)應(yīng)的第一側(cè)表面S22。其中，第一基板211為一電路 板，其例如是一多層電路板。第一重布線層L1設(shè)置于第一基板211及第一 電子元件212的一表面，而第二重布線層L2設(shè)置于第一基板211及第一電 子元件212的另一表面。在本實(shí)施例中，半導(dǎo)體封裝裝置2還包含多個(gè)第一 導(dǎo)電元件22及多個(gè)第一接合墊23。其中，這些第一導(dǎo)電元件22與第一重布 線層L1電性連接，而第二重布線路層L2包含這些第一接合墊23。在本實(shí)施例中，第一重布線層L1、第一基板211、第一電子元件212及 第二重布線層L2可整合為一超薄基板，而第一容置空間213即為一貫穿孔(through hole)。以下，將說明以第一封裝體21為基礎(chǔ)，堆疊與第一封裝體21具有相同 結(jié)構(gòu)或是不同結(jié)構(gòu)的封裝體。請(qǐng)繼續(xù)參照?qǐng)D2所示，本實(shí)施例的半導(dǎo)體封裝 裝置2還包含第二封裝體24、第三重布線層L3、第四重布線層L4、多個(gè)第 二導(dǎo)電元件25及多個(gè)第二接合墊26。其中，這些第二導(dǎo)電元件25分別設(shè)置 于相對(duì)應(yīng)的這些第一接合墊23及第二封裝體24之間。請(qǐng)繼續(xù)參照?qǐng)D2所示，第二封裝體24具有第二基板241及第二電子元 件242。第二基板241具有第二容置空間243,且第二容置空間243的一側(cè) 邊具有第二內(nèi)壁S23。其中，第二基板241為一電路板，其例如是一多層電 路板。第二電子元件242設(shè)置于第二容置空間243中，且第二電子元件242 具有與該第二內(nèi)壁S23對(duì)應(yīng)的第二側(cè)表面S24。此外，為了使第一電子元件212及第二電子元件242能更準(zhǔn)確且快速地 分別嵌合至第一容置空間213中及第二容置空間243中，因此，第一內(nèi)壁 S21、第一側(cè)表面S22、第二內(nèi)壁S23及第二側(cè)表面S24可為一斜面。在本實(shí)施例中，第一電子元件212及第二電子元件242可分別為一有源 芯片或一整合型無源元件(Integrated Passive Device, IPD)。請(qǐng)繼續(xù)參照?qǐng)D2所示，第三重布線層L3設(shè)置于第二基板241及第二電 子元件242的一表面，且第三重布線層L3與多個(gè)第二導(dǎo)電元件25電性連接。 此外，上述的各第一導(dǎo)電元件22及各第二導(dǎo)電元件25分別為一導(dǎo)電錫球。第四重布線層L4設(shè)置于第二基板241及第二電子元件242的另一表面， 且第四重布線層L4還包含這些第二接合墊26。由此，本發(fā)明的半導(dǎo)體封裝 裝置2可以依據(jù)使用者的需求，繼續(xù)堆疊相同結(jié)構(gòu)或不相同結(jié)構(gòu)的封裝體。在本實(shí)施例中，第三重布線層L3、第二基板241、第二電子元件242及 第四重布線層L4可整合為一超薄基板，而第二容置空間243即為一貫穿孔 (through hole)。此外，在本實(shí)施例中，第一重布線層Ll與第二重布線層L2之間，以及 第三重布線層L3與第四重布線層L4之間設(shè)置有多個(gè)導(dǎo)電貫孔(via)214,使 得上述的重布線層可以相互傳遞資訊。請(qǐng)參照?qǐng)D3所示，本發(fā)明第二實(shí)施例的一半導(dǎo)體封裝裝置3包含第一封 裝體21、第二封裝體24、第一重布線層L1、第二重布線層L2、第三重布線 層L3、 一散熱層L5、多個(gè)第一導(dǎo)電元件22、多個(gè)第二導(dǎo)電元件25及多個(gè)第一接合墊23。請(qǐng)同時(shí)參照?qǐng)D2所示，在圖2及圖3中，元件具有相同編號(hào)者，具有相 同的耦接關(guān)系與功能，在此不再贅述。在本實(shí)施例中，散熱層L5提供半導(dǎo) 體封裝裝置2的一散熱路徑。此外，在本實(shí)施例中，散熱層L5及上述實(shí)施 例中的第四重布線層L4亦可分別形成在第二封裝體24的同一表面的不同 區(qū)域。請(qǐng)參照?qǐng)D4所示，本發(fā)明的第三實(shí)施例的一半導(dǎo)體封裝裝置4包含第一 封裝體21、第一重布線層L1、第二重布線層L2及第二封裝體31。請(qǐng)同時(shí)參照?qǐng)D2所示，在圖2及圖4中，元件具有相同編號(hào)者，具有相 同的耦接關(guān)系與功能，在此不再贅述。請(qǐng)繼續(xù)參照?qǐng)D4所示，第二封裝體31包含一載板3U、第二電子元件 312及一封膠313。載板311的一表面與這些第二導(dǎo)電元件25電性連接，而載板311的另 一表面設(shè)置第二電子元件312。其中，第二電子元件312可以倒裝片接合、打線接合或表面安裝于載板 31。封膠313設(shè)置于載板311上，并包覆第二電子元件312。其中，第二電 子元件312可為 一有源芯片或一整合型無源元件。請(qǐng)參照?qǐng)D5所示，本發(fā)明的第四實(shí)施例的一半導(dǎo)體封裝裝置5包含第一 封裝體21、第一重布線層L1、第二一重布線層L2及第二封裝體41。請(qǐng)同時(shí)參照?qǐng)D2所示，在圖2及圖5中，元件具有相同編號(hào)者，具有相 同的耦接關(guān)系與功能，在此不再贅述。請(qǐng)繼續(xù)參照?qǐng)D5所示，第二封裝體41倒裝片接合于第一封裝體21,第 二封裝體41優(yōu)選選自晶片級(jí)芯片尺寸封裝體(Wafer-Level Chip Scale Package, WLCSP),且第二封裝體41包含一絕緣膠412及第二電子元件411。第二電 子元件411通過這些第二導(dǎo)電元件25電性連接至第一封裝體21。另外，絕 緣膠412設(shè)置于第二電子元件411、重布線層L2及這些第二導(dǎo)電元件25之 間，以加強(qiáng)其結(jié)合強(qiáng)度，并可保護(hù)這些第二導(dǎo)電元件25。在本實(shí)施例中，這些第二導(dǎo)電元件25為焊錫凸塊，而第二電子元件411 可為一有源芯片或一整合型無源元件。此外，為了提高半導(dǎo)體封裝裝置5的 散熱效率，本實(shí)施例的半導(dǎo)體封裝裝置5還包含一散熱層413，其設(shè)置于第 二電子元件411的一表面。另夕卜，散熱層413亦可以散熱鰭片(heatsink)或其他已知的散熱元件來替代。綜上所述，因依據(jù)本發(fā)明的半導(dǎo)體封裝裝置通過配置于基板及封裝體表 面的重布線層，使得本發(fā)明不僅可以在基板及電子元件的一表面處設(shè)置接合墊，以增加輸入/輸出埠的數(shù)量；也可以在基板及電子元件的另一表面處設(shè)置 接合墊，以供堆疊其他封裝體于其上。由此，可增加半導(dǎo)體封裝裝置上下表輸出埠的問題。以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范 疇，而對(duì)其進(jìn)行的等效修改或變更，均應(yīng)包含于所附的權(quán)利要求中。
權(quán)利要求
1、一種半導(dǎo)體封裝裝置，包含第一封裝體，具有第一基板，具有第一容置空間；第一電子元件，設(shè)置于該第一容置空間中；第一重布線層，設(shè)置于該第一基板及該第一電子元件的一表面；以及第二重布線層，設(shè)置于該第一基板及該第一電子元件的另一表面。
2、 如權(quán)利要求1所述的半導(dǎo)體封裝裝置，還包含多個(gè)第一導(dǎo)電元件， 其與該第一重布線層電性連接。
3、 如權(quán)利要求1所述的半導(dǎo)體封裝裝置，其中該第一容置空間的一側(cè) 邊具有第一內(nèi)壁，該電子元件具有與該第一內(nèi)壁對(duì)應(yīng)的第一側(cè)表面，該第一 內(nèi)壁及該第 一側(cè)表面分別為 一斜面。
4、 如權(quán)利要求1所述的半導(dǎo)體封裝裝置，還包含第二封裝體，與該第 二重布線層電性連接。
5、 如權(quán)利要求4所述的半導(dǎo)體封裝裝置，其中該第二重布線路層包含 多個(gè)第一接合墊，該第二封裝體設(shè)置于這些第一接合墊上。
6、 如權(quán)利要求5所述的半導(dǎo)體封裝裝置，還包含多個(gè)第二導(dǎo)電元件， 其分別設(shè)置于該第二封裝體及這些第 一接合墊之間。
7、 如權(quán)利要求6所述的半導(dǎo)體封裝裝置，其中該第二封裝體具有第二 基板及第二電子元件，該第二電子元件設(shè)置于該第二基板的第二容置空間 中。
8、 如權(quán)利要求7所述的半導(dǎo)體封裝裝置，還包含第三重布線層，設(shè)置 于該第二基板及該第二電子元件的一表面，其中這些第二導(dǎo)電元件與該第三 重布線層電性連接。
9、 如權(quán)利要求8所述的半導(dǎo)體封裝裝置，還包含第四重布線層，設(shè)置 于該第二基板及該第二電子元件的另一表面。
10、 如權(quán)利要求9所述的半導(dǎo)體封裝裝置，其中該第四重布線層還包含 多個(gè)第二接合墊。
11、 如權(quán)利要求8所述的半導(dǎo)體封裝裝置，還包含一散熱層，設(shè)置于該第二基板及該第二電子元件的另一表面。
12、 如權(quán)利要求11所述的半導(dǎo)體封裝裝置，其中該第二容置空間的一 側(cè)邊具有第二內(nèi)壁，該第二電子元件的一側(cè)邊具有與該第二內(nèi)壁對(duì)應(yīng)的一第 二側(cè)表面，該第二內(nèi)壁及該第二側(cè)表面分別為一斜面。
13、 如權(quán)利要求6所述的半導(dǎo)體封裝裝置，其中該第二封裝體具有一載 板，其一表面與這些第二導(dǎo)電元件電性連接。
14、 如權(quán)利要求13所述的半導(dǎo)體封裝裝置，其中該第二封裝體還包含 第二電子元件，設(shè)置于該載板的該表面；以及一封膠，設(shè)置于該載板上，并包覆該第二電子元件。
15、 如權(quán)利要求6所述的半導(dǎo)體封裝裝置，其中該第二封裝體包含第 二電子元件，與這些第二導(dǎo)電元件電性連接。
16、 如權(quán)利要求15所述的半導(dǎo)體封裝裝置，還包含一絕緣膠，設(shè)置于 該第二電子元件、該第二重布線層及這些第二導(dǎo)電元件之間。
17、 如權(quán)利要求15所述的半導(dǎo)體封裝裝置，還包含一散熱層，其設(shè)置 于該第二電子元件的一表面。
全文摘要
本發(fā)明公開了一種半導(dǎo)體封裝裝置，其包含第一封裝體、第一重布線層及第二重布線層。第一封裝體具有第一基板及第一電子元件。第一電子元件設(shè)置于第一基板的第一容置空間中。第一重布線層設(shè)置于第一基板及第一電子元件的一表面，而第二重布線層設(shè)置于第一基板及第一電子元件的另一表面。本發(fā)明能夠不增加尺寸即能夠增加輸入/輸出埠的數(shù)量，以提高半導(dǎo)體封裝裝置的效率。
文檔編號(hào)H01L23/48GK101236939SQ200810081290
公開日2008年8月6日 申請(qǐng)日期2008年2月26日 優(yōu)先權(quán)日2008年2月26日
發(fā)明者吳家福, 李政穎 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司