專利名稱：硅化的非易失存儲器及其制造方法
硅化的非易失存儲器及其制造方法技術(shù)領(lǐng)域本公開一般涉及一種存儲器器件，并且尤其是涉及一種硅化器件 的選擇和控制柵極的非易失存儲器器件及方法。
背景技術(shù)：
已經(jīng)顯示具有電介質(zhì)的非易失存儲器單晶體管存儲單元能采用熱載流子注入(HCI注入)，具有反向阱/源偏壓的HCI注入， Fowler-Nordheim (FN)遂穿，或源側(cè)注入(SSI)來以電子充電，所述 電介質(zhì)具有用為不連續(xù)電荷存儲元件的嵌入式納米團(tuán)。HCI和SSI設(shè)計(jì) 導(dǎo)致有效率的存儲單元和快速地設(shè)計(jì)，但是SSI設(shè)計(jì)的設(shè)計(jì)電流比HCI 設(shè)計(jì)的小10-100倍。當(dāng)HCI設(shè)計(jì)能被在1-晶體管存儲單元中實(shí)現(xiàn)時， SSI設(shè)計(jì)需要具有緊密地接近的兩個柵極的存儲單元，所述存儲單元具 有一個控制柵極和一個選擇柵極。這種存儲單元被公知為分離柵存儲 單元(split gate device)。存儲單元設(shè)計(jì)時間是l-10/xsec，但是用于嵌 入在微控制器中的非易失存儲器的讀訪問時間更快，為10-20nsec。由 于非?？斓淖x訪問時間，在控制和選擇柵極上的RC延遲的控制變得更 重要。這對于可能沒有以長距離連接到金屬線路的柵極尤其真實(shí)。減 小這種RC延遲的一個方式是通過不但硅化存儲器器件的選擇柵極部 分并且也通過規(guī)劃存儲器器件的控制柵極部分。因而，需要由此硅化控制柵極和選擇柵極的存儲器器件的形成方 法。此外，需要用于將控制柵極硅化物從選擇柵極硅化物分隔的方法。


本發(fā)明通過實(shí)例的方式說明并且不被附圖所限定，其中相同的標(biāo) 記表示相似的元件，以及其中
圖1是根據(jù)本公開的一個實(shí)施例的顯示被用于包括淺溝槽隔離的 存儲器的部分的非易失存儲器器件的截面圖；圖2是根據(jù)本公開的實(shí)施例的具有選擇柵氧化物的非易失存儲器器件的截面圖，所述選擇柵氧化物具有第一多晶硅層和設(shè)置于其上的氮化物層；圖3是根據(jù)本公開的實(shí)施例的在第一多晶硅層已經(jīng)被圖案化和蝕 刻后的非易失存儲器器件的截面圖；圖4是在本公開的實(shí)施例中用于電荷存儲的納米團(tuán)和用于控制柵 極的形成的第二多晶硅層形成之后的非易失存儲器器件的截面圖；圖5是在本公開的實(shí)施例中控制柵極已經(jīng)被圖案化和蝕刻之后的 非易失存儲器器件的截面圖；圖6是在本公開的實(shí)施例中選擇柵極已經(jīng)被圖案化和蝕刻之后的 非易失存儲器器件的截面圖；圖7是根據(jù)本公開的實(shí)施例的在氮化物間隔已經(jīng)形成之后的非易 失存儲器器件的截面圖；圖8是根據(jù)本公開的實(shí)施例的在控制柵極和選擇柵極已經(jīng)被硅化 之后的非易失存儲器器件的截面圖；圖9是在圖5中的結(jié)構(gòu)己經(jīng)經(jīng)歷了一個存儲單元控制柵極的圖案 化和蝕刻之后的根據(jù)本公開的另一個實(shí)施例的非易失存儲器器件的截 面圖；圖10是在圖9的工藝之后，和在器件己經(jīng)具有氮化物側(cè)壁間隔和 氮化物間隔形成之后的非易失存儲器器件的截面圖；圖11是在圖10的工藝之后，和在控制柵極和選擇柵極已經(jīng)被硅 化之后的非易失存儲器器件的截面圖；圖12是在圖4的工藝之后的根據(jù)本公開的另一個實(shí)施例的非易失 存儲器器件的截面圖，圖4顯示了用于2位存儲單元的硅化控制和選擇柵極；圖13是在圖4的工藝之后以及在多晶硅已被打磨以形成控制柵極 之后的根據(jù)本公開的另一個實(shí)施例的非易失存儲器器件的截面圖；圖14是在選擇柵極的形成和控制柵極和選擇柵極都硅化之后的
圖13的非易失存儲器器件的截面圖；圖15是通過事先淀積納米團(tuán)以形成第一多晶硅層的根據(jù)本公開 的另一個實(shí)施例的非易失存儲器器件的截面圖；圖16是來自圖15的在層已經(jīng)被圖案化和蝕刻之后的非易失存儲 器器件的截面圖；圖17是來自圖16的在氧化物側(cè)壁間隔形成和第二多晶硅層的淀 積之后的非易失存儲器器件的截面圖；圖18是來自圖17的在控制柵極和選擇柵極已經(jīng)被圖案化和蝕刻 之后的非易失存儲器器件的截面圖；圖19是來自圖18的在氮化物側(cè)壁間隔和用于選擇柵極和控制柵 極的氮化物間隔形成之后的非易失存儲器器件的截面圖；圖20是來自圖19的在選擇柵極和控制柵極的硅化之后的非易失 存儲器器件的截面圖；以及圖21是顯示到多個硅化控制柵極的接觸的根據(jù)本發(fā)明的另一個 實(shí)施例的非易失存儲器器件的截面圖；普通技術(shù)人員意識到為了簡單和清楚在圖中闡明元件并且沒有必 要按比例繪制。例如在圖中的一些元件的尺寸相對其它元件可以擴(kuò)大 以幫助改善對本公開的實(shí)施例的理解。
具體實(shí)施方式
附圖1-8示出了根據(jù)本發(fā)明的第一個實(shí)施例的在包括納米團(tuán)和硅 化選擇柵極和控制柵極的存儲器器件的制造的不同階段期間的半導(dǎo)體 器件的截面圖。附圖1是根據(jù)本公開的一個實(shí)施例的非易失存儲器(NVM)器件 IO的截面圖。存儲器器件IO包括襯底12，襯底12包括在與第一導(dǎo)電 型相反的第二導(dǎo)電型的深阱之上的第一導(dǎo)電型的存儲單元阱。在一個 實(shí)施例中，第一導(dǎo)電型包括p-型并且第二導(dǎo)電型包括n-型摻雜劑。這 些沒有清楚的示出但是對本領(lǐng)域的技術(shù)人員是公知的。存儲器器件也 包括諸如淺溝槽隔離的隔離結(jié)構(gòu)13。還考慮了諸如LOCOS的其它隔
離結(jié)構(gòu)。圖2示出了在柵氧化物層17已經(jīng)形成之后的存儲器器件10。典 型地這種氧化物大約為20-50A并且已經(jīng)被熱生長。層17也能通過其 它方法包括化學(xué)氣相淀積來形成并且也能由諸如氮氧化硅，氧化鉿， 氧化鋁等的另一種電介質(zhì)形成。然后多晶硅19的第一層形成在氧化物 層17上。多晶硅層19將用作用于NVM器件的選擇柵極部分的導(dǎo)電層。 在一個實(shí)施例中，多晶硅層19大約1000 A厚并且包括n-型摻雜劑。 氮化物層21淀積在多晶硅層19上。氮化物層21可以對于在下面描述 的后續(xù)處理步驟用為蝕刻停止層。在其他實(shí)施例中，層21可以包括氮 化硅，氮氧化硅，富硅氮氧化物(silicon rich oxynitride)等。氮化物層 21大約700-1000 A或更厚并且通過包括化學(xué)氣相淀積(CVD)的傳統(tǒng) 的工藝形成。附圖3是在己經(jīng)采用傳統(tǒng)的光刻和蝕刻方法圖案化和蝕刻多晶硅 層19之后的NVM器件的截面圖。此時，在將變成控制柵極的區(qū)域下 的阱的摻雜可以不同于在具有阱注入層23的選擇柵極下的阱的摻雜。 根據(jù)控制和選擇柵極閾值電壓的相對值，這種傳統(tǒng)的阱注入可以是n-型或p-型。附圖4是在形成氧化物層25之后的存儲器器件的截面圖。氧化物 層25形成為大約50-70A的厚度并且是被熱生長的。氧化物層25也可 以是諸如氧氮化硅或高介電常數(shù)(高k)的另一種電介質(zhì)材料并且可以 通過包括CVD，原子層淀積(ALD)等的其它方法形成。納米團(tuán)29 可以通過CVD，通過氣溶膠淀積技術(shù)，通過旋轉(zhuǎn)涂層技術(shù)，通過自組 裝技術(shù)形成，例如舉例來說退火薄膜以形成納米團(tuán)等。典型的納米團(tuán) 包括Si， SiGe， Al， Au，硅和鍺合金，或其它型的導(dǎo)電材料或摻雜或 不摻雜半導(dǎo)體材料。納米團(tuán)優(yōu)選地以5xl0Hcn^至1.0xl(^cmJ范圍 內(nèi)的密度和50-150A或更大的直徑以及具有大約25。/。的覆蓋度來形成。 然后可以淀積電介質(zhì)27的層以用為分開先前淀積的納米團(tuán)29和控制柵極的電介質(zhì)。電介質(zhì)層27典型地為Si02并且可以淀積為80-120A的 厚度。電介質(zhì)層27也可以是諸如氧化鋁的較高介電系數(shù)的層。多晶硅 31的第二層形成在電介質(zhì)27上方。多晶硅31將作為用于NVM裝置 的控制柵極部分的導(dǎo)電層。在一個實(shí)施例中，多晶硅層31大約是1500A 厚并且可以包括P-型摻雜劑。多晶硅層31的厚度將依賴于控制柵極的 需要的長度，因而可以小于或大于1500A厚?，F(xiàn)在參考圖5，示出了已經(jīng)執(zhí)行蝕刻工藝以在側(cè)壁間隔結(jié)構(gòu)中形 成控制柵極33之后的存儲器件的截面圖。在一個實(shí)施例中，采用各向 異性干蝕刻法。當(dāng)保持將器件的控制柵極部分從器件的選擇柵極部分 分隔的納米團(tuán)和氧化物的同時，然后可以采用進(jìn)一步的工藝以從氮化 物層21的上表面移除納米團(tuán)和氧化物。這可以通過干蝕刻或干和濕蝕 刻工藝的組合來進(jìn)行并且還能移除氮化物層21。然后使用光刻和蝕刻工藝以形成在附圖6中的顯示的選擇柵極 37。選擇柵極37包括多晶硅層19和氧化物層17?，F(xiàn)在的氮化物層21 是在分開的選擇柵極區(qū)域37上方的氮化物層39。在優(yōu)選實(shí)施例中，氮 化物層39然后被移除。這可以優(yōu)選在沒有采用掩膜的熱磷酸中采用各 向同性濕蝕刻法來執(zhí)行。此時源和漏擴(kuò)展區(qū)可以通過公知的注入技術(shù) 形成。擴(kuò)展區(qū)可以被n-型摻雜。氮化物或相似的材料的層然后形成在整個結(jié)構(gòu)上。氮化物可以通 過CVD或相似的工藝形成并且，根據(jù)一個實(shí)施例，大約是700A厚。 然后可以使用傳統(tǒng)的各向異性氮化物蝕刻工藝以形成鄰近控制柵極33 的側(cè)壁間隔41，分隔選擇柵極37的側(cè)壁間隔42，以及將進(jìn)一步用來 將氧化物層25從形成在選擇柵極37上面的任何更多的材料分隔的側(cè) 壁間隔43。側(cè)壁間隔41、 42和43在圖7中示出。圖8是在根據(jù)本發(fā)明的第一個實(shí)施例的最終結(jié)構(gòu)的截面圖。圖7 的結(jié)構(gòu)已經(jīng)被處理以形成選擇柵極硅化物47，控制柵極硅化物45，和
硅化源和漏區(qū)域24。在優(yōu)選實(shí)施例中，諸如鈦，鎢，鈷，鎳，合金等材料的金屬的層被覆蓋沉積(blanket deposited)。退火使金屬與任何 暴漏的硅反應(yīng)以形成硅化物。然后任何沒有反應(yīng)的金屬被移除。然后 可以執(zhí)行最后的退火。結(jié)果是具有硅化控制柵極和選擇柵極的存儲器 件，由此硅化區(qū)域通過電介質(zhì)材料彼此電隔離。側(cè)壁間隔41、 42和43 是硅化物電阻區(qū)域并且將因而本質(zhì)上保持未改變?？梢宰⒁馄胀夹g(shù)人員將發(fā)現(xiàn)通過選擇柵極區(qū)域的仔細(xì)的圖案 化，以不需要額外的用于控制柵極的掩膜步驟來限定控制柵極接觸區(qū) 域的方式接觸控制柵極區(qū)域?qū)⑹强赡艿?。用于限定選擇柵極37的掩膜 層被成形使得后續(xù)的側(cè)壁間隔控制柵極33是鄰近的并且提供足夠的區(qū) 域以允許光刻限定的接觸被圖案化。通過發(fā)現(xiàn)單接觸100與在前述的 實(shí)施例的側(cè)壁間隔方法中制備的控制柵極33接觸，這一點(diǎn)在圖21中 更容易被發(fā)現(xiàn)。圖9-11示出了根據(jù)本發(fā)明的第二個實(shí)施例的在存儲器器件的制造 的不同階段期間的半導(dǎo)體器件的截面圖，所述存儲器器件包括納米團(tuán) 以及硅化選擇柵極和控制柵極。現(xiàn)在參照圖9，顯示了根據(jù)產(chǎn)生具有控制柵極33的單存儲器件的 優(yōu)選實(shí)施例的在圖5的結(jié)構(gòu)已經(jīng)被圖案化和蝕刻之后的結(jié)構(gòu)。在間隔 控制柵極的形成之后，采用傳統(tǒng)的掩膜技術(shù)以形成單存儲單元?？梢?使用傳統(tǒng)的干蝕刻工藝，濕蝕刻或兩者的組合以獲得在圖9顯示的結(jié) 構(gòu)。然后可以采用在熱磷酸中的掩膜的或非掩膜的各向同性濕蝕刻， 或以傳統(tǒng)掩膜技術(shù)的各向異性干蝕刻來移除氮化物層21。然后形成氮化物或相似的材料的層在整個結(jié)構(gòu)上。氮化物層可以 通過CVD或相似的工藝形成，并且根據(jù)一個實(shí)施例，可以是大約700A 厚。然后如在圖IO中的橫截面中顯示的可以使用傳統(tǒng)的各向異性氮化 物蝕刻工藝以形成側(cè)壁間隔42和側(cè)壁間隔43，側(cè)壁間隔42和側(cè)壁間
隔43將進(jìn)一步用為將氧化物層25從任何形成在選擇柵極37上面的更 多的材料分隔開。附圖11是根據(jù)本發(fā)明的第二實(shí)施例的最終結(jié)構(gòu)的截面圖。圖10 的結(jié)構(gòu)被進(jìn)一步處理以形成選擇柵極硅化物47，控制柵極硅化物45， 和硅化的源極和漏極區(qū)域24。圖12是示出2位存儲器單元的本發(fā)明的第三實(shí)施例的截面圖。已 經(jīng)以類似于用于圖5所描述的方式蝕刻圖4的結(jié)構(gòu)。然而，在本實(shí)施 例中，以將控制柵極33凹進(jìn)在選擇柵極37之下的方式執(zhí)行移除納米 團(tuán)29，氧化物25以及控制柵極33的處理步驟。在優(yōu)選實(shí)施例中，選 擇柵極37已經(jīng)被掩膜化以允許控制柵極33和納米團(tuán)29以及氧化物25 的各向異性蝕刻。也可以執(zhí)行各向異性蝕刻和各向同性蝕刻的組合。 其后通過各向異性蝕刻接著形成覆蓋氮化物層。這產(chǎn)生了側(cè)壁間隔44 和41。在這個實(shí)施例中，當(dāng)側(cè)壁間隔41處于控制柵極33上面的同時， 側(cè)壁間隔44處于納米團(tuán)29和氧化物層25上面。在優(yōu)選實(shí)施例中，間 隔壁41僅僅處于控制柵極33的一小部分上面。通過覆蓋淀積諸如鈦， 鎢，鈷，鎳，合金等材料的金屬層執(zhí)行進(jìn)一步的工藝。退火使金屬與 暴露的硅反應(yīng)以形成硅化物。任何未反應(yīng)的金屬隨后被移除。然后可 以執(zhí)行最后的退火。結(jié)果產(chǎn)生具有相對硅化選擇柵極被凹進(jìn)的硅化控 制柵極的存儲器器件。本領(lǐng)域的技術(shù)人員將了解單位存儲單元也能夠以用于2位存儲單 元的在圖12中描述的方式形成。對于單位存儲單元，處理的結(jié)果將是 在選擇柵極的一側(cè)上有與圖12中顯示的雙間隔壁不同的單間隔壁。圖13和14是根據(jù)本發(fā)明的第四實(shí)施例的存儲器器件的截面圖。 以圖4的結(jié)構(gòu)開始，采用諸如化學(xué)機(jī)械打磨(CMP)的打磨工藝來平 坦化多晶硅31的第二層以及移除處于氮化物21上面的納米團(tuán)29和氧 化物27?？梢允褂枚嘀貪{(multiple slurries)來獲得結(jié)構(gòu)的最佳的平坦
化。當(dāng)?shù)飳?1沒有晶硅層31時停止打磨。為了多晶硅31的第二層的平坦化也嘗試覆蓋回蝕工藝。圖14顯示了根據(jù)本發(fā)明的第四實(shí)施例的存儲器器件的截面圖。光 刻和蝕刻工藝限定控制柵極33和選擇柵極37。優(yōu)選各向異性多晶硅蝕 刻。在這點(diǎn)上，可以執(zhí)行圖6-8中顯示和對于第一實(shí)施例所描述的工藝。 最終結(jié)構(gòu)是具有被凹進(jìn)和硅化的選擇柵極37的基本上平坦的硅化控制 柵極33。圖15-20是根據(jù)本發(fā)明的第五實(shí)施例的存儲器器件的截面圖。首 先參照圖15，在襯底12上面形成柵極氧化物層17。典型地氧化物層 17大約50-70A并且已經(jīng)被熱生長。層17也可以通過包括化學(xué)氣相淀 積的其它方法形成并且也可以由諸如氧氮化硅，氧化鉿，氧化鋁等的 另一種電介質(zhì)形成。納米團(tuán)29然后通過CVD期間的島狀生長，通過 氣溶膠淀積技術(shù)，通過旋轉(zhuǎn)涂層技術(shù)，通過自組裝技術(shù)形成，例如舉 例來說退火薄膜以形成納米團(tuán)等。典型的納米團(tuán)包括Si， SiGe， Al， Au，硅和鍺合金，或其它類的導(dǎo)電材料或者摻雜或不摻雜半導(dǎo)體材料。 納米團(tuán)優(yōu)選地以5xl0"cm-2至1.1乂1012(^—2范圍內(nèi)的密度和50-150A 或更大的不慘雜直徑以及具有大約25%或更小的覆蓋度來形成。然后 淀積將用為分隔隨后被淀積的納米團(tuán)29和控制柵極的氧化物的電介質(zhì) 的層27。電介質(zhì)層27典型地是Si02并且被淀積成80-120A厚。多晶 硅19的第一層形成在納米團(tuán)29上方。多晶硅19將作為用于NVM器 件的控制柵極部分的導(dǎo)電層。在一個實(shí)施例中，多晶硅層19大約是 1500A厚。氧化物層形成在多晶硅層19上面。氧化物層49可以通過 CVD淀積或可以是熱生長的。優(yōu)選的厚度大約是700-1000A。氮化物 層21形成在氧化物層49上面。氮化物層21對于下面討論的后續(xù)工藝 步驟可以用為蝕刻停止層。在其他實(shí)施例中，層21可以包括氮化硅， 氧氮化硅，富硅氧氮化物等。氮化物層21大約700-1000A或更厚并且 通過包括CVD的傳統(tǒng)工藝形成。 現(xiàn)在參考圖16，已經(jīng)執(zhí)行的光刻和蝕刻工藝產(chǎn)生一個被圖案化的 第一柵極結(jié)構(gòu)。這種結(jié)構(gòu)可以繼續(xù)形成用于存儲器器件的控制柵極。圖17是對來自圖16的結(jié)構(gòu)進(jìn)一步處理后的截面圖。氧化物層51 采用CVD或類似的技術(shù)來淀積。采用隨后的各向異性蝕刻來在控制柵 極多晶硅結(jié)構(gòu)19上形成氧化物側(cè)壁間隔。氧化物層53通過通過CVD 的熱生長，或其他類似方式形成。優(yōu)選厚度是20-50A。層53也可以通 過其它的用于氧化物層53的形成的本領(lǐng)域公知的方法形成并且也可以 用諸如氧氮化硅，氧化鉿，氧化鋁等的另一種電介質(zhì)形成。然后形成 多晶硅55的第二層。多晶硅55將作為用于NVM器件的選擇柵極部分 的導(dǎo)電層。在一個實(shí)施例中，多晶硅層55大約1500A厚并且可以包括 P-型摻雜劑。然后使用諸如CMP的打磨工藝來平坦化結(jié)構(gòu)。然后圖案化并蝕刻多晶硅層55以形成選擇柵極55。此時抗反射 涂層(ARC)可以形成在整個結(jié)構(gòu)上方以利于優(yōu)良的掩膜圖案。在優(yōu) 選的實(shí)施例中氮化物層49，氧化物層21，多晶硅層19，納米團(tuán)29，以及氧化物層n被同時圖案化和蝕刻以限定將變成存儲器器件的控制柵極的部分。也可以考慮在選擇柵極的限定后發(fā)生的用于存儲器器件 的控制柵極部分的圖案化和蝕刻工藝。最終截面圖在圖18中顯示。圖19是在已經(jīng)發(fā)生進(jìn)一步的處理后的存儲器器件的截面圖。氮化 物層21己經(jīng)被移除，優(yōu)選通過采用各向異性干蝕刻或在熱磷酸中的各 向同性濕蝕刻。氧化物層49也被移除并且可以以如氮化物層21的類 似方式移除。最終結(jié)構(gòu)中存儲器器件的控制柵極部分相對存儲器器件 的選擇柵極部分被凹進(jìn)。然后形成覆蓋氮化物層，覆蓋氮化物層然后 被各向異性地蝕刻以形成用于控制柵極的側(cè)壁59和61，以及用于選擇 柵極的側(cè)壁57。此時，源和漏區(qū)域23可以通過離子注入或其它技術(shù)形 成。圖20示出了已經(jīng)進(jìn)行處理以形成硅化選擇柵極47，硅化控制柵 極45，和硅化源和漏區(qū)域24之后的存儲器器件的截面圖?？梢赃M(jìn)行如 上描述的處理以完成硅化。在圖21中的截面中顯示了接觸插頭形成之后的存儲器器件。截面 圖基于來自圖8的提供以形成硅化側(cè)壁間隔控制柵極33和凹進(jìn)硅化選 擇柵極37的方法。在優(yōu)選實(shí)施例中，電介質(zhì)層首先形成在圖20中顯 示的結(jié)構(gòu)的上面。電介質(zhì)可以是Si02， BPSG， PSG，旋涂式電介質(zhì)等。 電介質(zhì)的平坦化可以先于光刻和蝕刻工藝執(zhí)行。傳統(tǒng)的工藝用來限定 在將接觸控制柵極的下面硅化物的電介質(zhì)中的接觸孔。然后進(jìn)行接觸 的金屬化。這可以包括障礙物淀積和CVD鎢填充，其后進(jìn)行CMP工 藝用來移除過多的鎢。如本領(lǐng)域公知的其它金屬化技術(shù)也可以考慮選 擇性鴇工藝(selective tungsten process)。如上所述，控制柵極33的 圖案的仔細(xì)的選擇將能夠?qū)崿F(xiàn)到所示的控制柵極33的接觸。在一個實(shí)施例中，2位存儲器器件包括使用用于電荷存儲的納米 團(tuán)的分離柵極器件，在其中選擇柵極和控制柵極都已經(jīng)被硅化并且由 此選擇柵極相對控制柵極被凹迸。用于控制柵極和選擇柵極的硅化物 通過至少一個間隔材料彼此隔離，間隔材料位于選擇柵極的導(dǎo)電部分 的上面。納米團(tuán)在存儲器器件的控制柵極部分的下面。在另一個實(shí)施例中，示出了使用用于電荷存儲的納米團(tuán)的單存儲 單元存儲器器件，在其中選擇柵極和控制柵極都已經(jīng)被硅化并且由此選擇柵極相對控制柵極被凹進(jìn)。用于控制柵極和選擇柵極的硅化物通 過至少一個間隔材料彼此隔離，間隔材料位于選擇柵極的導(dǎo)電部分的上面。納米團(tuán)在存儲器器件的控制柵極部分的下面。在另一個實(shí)施例中，示出了使用用于電荷存儲的納米團(tuán)的2位存 儲單元，其中選擇柵極和控制柵極都已經(jīng)被硅化?？刂茤艠O相對選擇 柵極被凹進(jìn)。用于控制柵極和選擇柵極的硅化物通過至少一個間隔材 料彼此隔離，間隔材料位于納米團(tuán)的上面。納米團(tuán)在存儲器器件的控
制柵極部分的下面。在另一個實(shí)施例中，采用打磨工藝來平坦化用于控制柵極和選擇 柵極的導(dǎo)電層。進(jìn)一步的處理將選擇柵極相對控制柵極凹進(jìn)。選擇柵 極和控制柵極都被硅化。至少一個間隔材料分隔選擇柵極的硅化物和 用于控制柵極的硅化物。納米團(tuán)在存儲器器件的控制柵極部分的下面。仍在另一個實(shí)施例中，采用打磨工藝來平坦化用于存儲器器件的 選擇柵極部分的導(dǎo)電層。納米團(tuán)形成在存儲器器件的控制柵極部分的 下面。再次，選擇柵極和控制柵極都被硅化并且通過至少一個間隔材 料彼此被分隔。在本實(shí)施例中，控制柵極相對選擇柵極被凹進(jìn)。雖然已經(jīng)關(guān)于特定的導(dǎo)電型或電壓的極性描述了本發(fā)明，但是普 通技術(shù)人員將意識到導(dǎo)電型和電壓極性是可以被顛倒的。在前述說明書中，已經(jīng)關(guān)于特定地實(shí)施例描述了本發(fā)明。然而， 本領(lǐng)域的普通技術(shù)人員可以意識到在不脫離在下面的權(quán)利要求中闡明 的本發(fā)明的范圍的情況下可以作各種的修改和改變。因而，說明書和 附圖將認(rèn)為是說明性的而非限制性的意義，并且所有的這種修改被認(rèn) 為是包括在本發(fā)明的范圍內(nèi)。以上已經(jīng)關(guān)于特定實(shí)施例描述了利益，其它優(yōu)點(diǎn)，和問題的解決 方案。然而，利益，優(yōu)點(diǎn)，和問題的解決方案，以及可以導(dǎo)致任何利 益，優(yōu)點(diǎn)，或解決方案產(chǎn)生或變得更顯著的元件不能解釋為任何或所 有的權(quán)利要求的關(guān)鍵的，需要的，或基本的特征或元件。如在此使用 的，術(shù)語"包括"或它的任何其它的變化解釋為覆蓋不排他的包含，以便 包含元件列表的工藝，方法，部件，或器件不僅僅包含這些元件但是 也可以包括其它的沒有被明確列出的或固有的該工藝，方法，部件， 或器件元件。
權(quán)利要求
1. 一種形成半導(dǎo)體器件的方法，所述方法包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上方形成第一柵電極，其中所述第一柵電極包含硅；在所述半導(dǎo)體襯底上方并且鄰近所述第一柵電極形成第二柵電極，其中所述第二柵電極包含硅；使所述第一柵電極相對所述第二柵電極凹進(jìn)；在所述第一柵電極的第一部分上方形成硅化物電阻特性；在所述第一柵電極的第二部分上方形成第一硅化物；以及在所述第二柵電極上方形成第二硅化物。
2.如權(quán)利要求l所述的方法，其中形成所述第一硅化物和形成所 述第二硅化物同時進(jìn)行。
3. 如權(quán)利要求2所述的方法，進(jìn)一步包括 在所述半導(dǎo)體襯底內(nèi)形成源區(qū)域； 在所述半導(dǎo)體襯底內(nèi)形成漏區(qū)域；在所述源區(qū)上方形成第三硅化物，其中當(dāng)形成所述第一硅化物時 形成所述第三硅化物；以及在所述漏區(qū)上方形成第四硅化物，其中當(dāng)形成所述第一硅化物時 形成所述第四硅化物。
4. 如權(quán)利要求l所述的方法，其中形成第一柵電極進(jìn)一步包括形 成選擇柵電極；以及其中形成所述第二柵電極進(jìn)一步包括形成控制柵 電極。
5. 如權(quán)利要求l所述的方法，其中形成第一柵電極進(jìn)一步包括形 成控制柵電極；以及其中形成所述第二柵電極進(jìn)一步包括形成選擇柵電極。
6. 如權(quán)利要求l所述的方法，其中使所述第一柵電極凹進(jìn)進(jìn)一步包括-在所述第一柵電極上形成電介質(zhì)層；以及 移除在所述第一柵電極上的所述電介質(zhì)層。
7. 如權(quán)利要求l所述的方法，其中形成所述第二柵電極進(jìn)一步包括在所述第一柵電極上形成柵電極材料，其中所述柵電極材料包括 硅；以及移除所述柵電極材料的至少一部分以形成所述第二柵電極。
8. 如權(quán)利要求7所述的方法，其中移除所述柵電極材料的至少一 部分以形成所述第二柵電極包括蝕刻所述柵電極材料。
9. 如權(quán)利要求7所述的方法，其中移除所述柵電極材料的至少一 部分以形成所述第二柵電極包括打磨所述柵電極材料。
10. 如權(quán)利要求l所述的方法，進(jìn)一步包括在所述半導(dǎo)體襯底上方并且鄰近所述第二柵電極形成第三柵電 極，其中所述第三柵電極包含硅；在所述第三柵電極上方形成第五硅化物，其中所述第五硅化物鄰近所述第二硅化物；以及在所述第二硅化物和第五硅化物上方形成接觸。
11. 如權(quán)利要求l所述的方法，其中形成硅化物電阻特性包括 在所述半導(dǎo)體襯底上方形成電介質(zhì)層；以及蝕刻所述電介質(zhì)層。權(quán)利要求書第3/5頁
12. 如權(quán)利要求1所述的方法，其中形成所述第一硅化物進(jìn)一步包括形成鄰近所述硅化物電阻特性的所述第一硅化物。
13. —種形成半導(dǎo)體器件的方法，所述方法包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上方形成第一柵電極，其中所述第一柵電極包含硅；在所述半導(dǎo)體襯底上方形成第二柵電極，其中所述第一柵電極和 第二柵電極是分離柵電極的部分；使所述第一柵電極相對所述第二柵電極凹進(jìn)； 在所述第一柵電極上方形成電介質(zhì)間隔； 在所述第一柵電極上方形成第一硅化物；以及 當(dāng)形成所述第一硅化物時在所述第二柵電極上方形成第二硅化物。
14. 如權(quán)利要求13所述的方法，進(jìn)一步包括 在所述半導(dǎo)體襯底內(nèi)形成源區(qū)； 在所述半導(dǎo)體襯底內(nèi)形成漏區(qū)；在所述源區(qū)上方形成第三硅化物，其中形成所述第三硅化物是當(dāng) 形成所述第一硅化物時形成；以及在所述漏區(qū)上方形成第四硅化物，其中形成所述第四硅化物是在 形成所述第一硅化物時形成。
15. 如權(quán)利要求13所述的方法，其中形成所述第二柵電極進(jìn)一步包括在所述第一柵電極上方形成柵電極材料，其中所述柵電極材料包 括硅；以及通過選自以下的方法中的一個來移除所述柵電極材料的至少一部分打磨所述柵電極材料。
16.如權(quán)利要求13所述的方法，進(jìn)一步包括在所述半導(dǎo)體襯底上方并且鄰近所述第二柵電極形成第三柵電 極，其中所述第三柵電極包含硅；在所述第三柵電極上方形成第五硅化物，其中所述第五硅化物鄰 近所述第二硅化物；以及在所述第二硅化物和第五硅化物上方形成接觸，其中所述接觸與 所述第二硅化物鄰近。
17.如權(quán)利要求13所述的方法，其中在所述第一柵電極上方形成所述電介質(zhì)間隔包括在所述半導(dǎo)體襯底上形成電介質(zhì)層；以及各向異性地蝕刻所述電介質(zhì)層。
18. —種形成半導(dǎo)體器件的方法，所述方法包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上方形成第一絕緣層；在所述第一絕緣層上方形成第一柵電極；在所述第一柵電極上方形成氮化物；在所述半導(dǎo)體襯底上方形成第二絕緣層；在所述第二絕緣層上方形成第二柵電極；鄰近所述第二柵電極形成第一側(cè)壁間隔；鄰近所述第一柵電極形成第二側(cè)壁間隔；移除在所述第一柵電極上方的氮化物；在移除所述氮化物之后在所述第一柵電極的第一部分上方形成間隔；在所述第一柵電極的第二部分上方并且鄰近所述間隔形成第一硅 化物；以及在所述第二柵電極上方形成第二硅化物，其中當(dāng)形成所述第一硅化物時形成所述第二硅化物。
19. 如權(quán)利要求18所述的方法，其中形成所述第一側(cè)壁間隔，形 成所述第二側(cè)壁間隔，以及形成間隔是同時形成的。
20. 如權(quán)利要求12所述的方法，其中形成所述第二絕緣層包括形 成所述第二絕緣層，其中所述第二絕緣層包括不連續(xù)的存儲元件。
全文摘要
一種形成在半導(dǎo)體襯底(12)上的存儲器器件(10)。選擇柵極(37)和控制柵極(33)彼此相鄰地形成。選擇柵極(37)或控制柵極(33)中的一個相對另一個被凹進(jìn)。凹進(jìn)允許可制造的工藝來在選擇柵極和控制柵極上都形成硅化的表面。
文檔編號H01L21/762GK101401200SQ200780008885
公開日2009年4月1日 申請日期2007年2月22日 優(yōu)先權(quán)日2006年3月15日
發(fā)明者埃爾溫·J·普林茨, 庫-米恩·昌, 羅伯特·F·施泰梅爾 申請人:飛思卡爾半導(dǎo)體公司