專利名稱：半導體封裝結構的制作方法
技術領域：
本發(fā)明涉及一種半導體的封裝結構，尤其是涉及一種充分利用空間的高密度半導體封裝 結構。
背景技術：
隨著科學技術的發(fā)展，電子產品的多功能、高密度及成本控制的需求日益增長。目前多 晶片模塊封裝結構應用廣泛，用于將不同功能的晶片，例如微處理器(Microprocessors) 、內存(Memory)、邏輯元件(Logic)、光學集成電路(Optic ICs)及電容器( Capacitors)等集成到同一模塊內，以取代單晶片封裝技術?，F有的多晶片模組封裝結構主 要采取疊晶封裝的方法，即將多塊晶片依次堆疊在基板上以充分利用三維空間減少封裝結構 所占面積較大的問題。
請參閱圖l，其為現有的疊晶封裝結構，其包括一第一基板2、 一第一晶片4、復數個第 一導線6、次封裝結構8、復數個第三導線IO、 一第一封膠12及復數個焊球14。
所述第一基板2具有一上表面16及一下表面18。所述第一晶片4附著于所述第一基板2的 上表面16且利用所述第一導線6與第一基板2電性連接。所述次封裝結構8包括一第二基板20 、 一第二晶片22、復數個第二導線24及一第二封膠26。所述次封裝結構8具有一頂面28及一 底面30，該次封裝結構8的底面30以一膠粘劑粘附于所述第一晶片4上。
在上述疊晶封裝結構中，各個晶片之間通過膠材粘合，因不同晶片的物理特性不同，當 外界環(huán)境變化時膠材內部會因為不同晶片的尺寸變化不同而產生的應力影響到疊晶封裝結構 的強度。此外，在疊晶的封裝過程中，位于上層的晶片要等待下層晶片封裝完成后才能進行 封裝，因此需要較長的制程時間。再之，疊晶封裝必須在全部晶片都封裝好后才能進行品質 測試，而疊晶封裝中任何一個不合格的子晶片都會導致整個疊晶封裝結構成為次品，因此， 良品率除了受到制程因素的影響外還會受到每個晶片質量的限制。
綜上所述，疊晶封裝結構存在著整體強度低、制程時間長和良品率低等問題。

發(fā)明內容
有鑒于此，有必要提供一種縱向堆疊的半導體封裝結構，以解決上述疊晶封裝結構所存 在的問題。
一種半導體封裝結構，包括一基板模塊和電連接在所述基板模塊上的多個半導體元件。所述基板模塊包括一承載面板和至少一個外接面板，所述承載面板與所述外接面板相互垂直 連接為一整體。所述外接面板用于實現基板模塊與外界裝置的電性連接，所述承載面板用于 承載電連接在基板模塊上的所述半導體元件。
與現有的疊晶封裝結構相對比，首先，在本發(fā)明提供的半導體封裝結構的制作過程中， 每個半導體元件連接至承載面板之前可進行先行測試，從而確保了最后半導體封裝結構的良 品率。其次，本發(fā)明提供的半導體封裝結構避免了半導體元件之間的直接膠合，解決了因膠
體內應力所導致封裝結構強度低的問題。再次，在本發(fā)明提供的半導體封裝結構的制作過程 中，將半導體元件連接至承載面板內的動作可同時進行，縮短了制程時間。


圖l為現有疊晶封裝結構示意圖。
圖2為本發(fā)明第一實施方式提供的半導體封裝結構示意圖。
圖3為本發(fā)明第二實施方式提供的半導體封裝結構示意圖。
圖4A為本發(fā)明第一實施方式提供的半導體封裝結構的基板模塊切割示意圖。
圖4B為本發(fā)明第二實施方式提供的半導體封裝結構的基板模塊切割示意圖。
具體實施例方式
如圖2所示，其為本發(fā)明第一實施方式提供的半導體封裝結構示意圖。從圖中可知，半 導體封裝結構包括一基板模塊32和電連接于所述基板模塊32上的多個半導體元件34。所述基 板模塊32包括一外接面板36和一承載面板38，所述承載面板38和所述外接面板36均為一矩形 ，所述承載面板38與所述外接面板36于所述外接面板36的中軸線處相互垂直連接。因此，整 個基板模塊30的橫截面為一倒置的"T "形。
所述基板模塊32的外接面板36具有一上表面40及一下表面42，在所述外接面板36的下表 面42有一電連接片35，所述基板模塊32通過所述電連接片35與外界裝置實現電性連接。所述 承載面板38具有二個側面44，在所述二個側面44上分別有電連接片45和電連接片47，所述半 導體元件34可通過所述電連接片45和電連接片47與基板模塊32建立電性連接。
在所述基板模塊32內有一電連接片49將位于承載面板38側面44上的電連接片45和電連接 片47相連。在所述基板模塊32內還有一電連接片51與所述電連接片49垂直相交并與所述位于 外接面板36上的電連接片35相連，該電連接片49用于將連接在承載面板38上半導體元件34的 信號導出。
如圖3所示，其為本發(fā)明第二實施方式提供的半導體封裝結構示意圖。從圖中可知，半 導體封裝結構包括一基板模塊46和電連接于所述基板模塊46上的多個半導體元件48。所述基
5板模塊46包括一承載面板50、上外接面板52和下外接面板54，所述承載面板50、所述上外接面板52和下外接面板54均為一矩形，所述承載面板50垂直連接于所述上外接面板52和下外接面板54之間，在本實施方式中，所述承載面板50于所述上外接面板52和下外接面板54的中軸線處相連接。因此，所述基板模塊46的橫截面為一 "工"形。
所述上外接面板52分別具有一上表面56及一下表面58，所述下外接面板54分別具有一頂面60及一底面62。所述上外接面板52的上表面56和所述下外接面板54的底面62上分別有一電連接片57、 59，基板模塊46通過所述電連接片57、 59與外界裝置實現電性連接。所述承載面板50具有二個側面64，在所述二個側面64上分別有一電連接片61、 63，半導體元件48通過所述電連接片61 、 63與基板模塊46之間建立電性連接。
在所述基板模塊46內有一電連接片65將位于承載面板50側面64上的電連接片61和電連接片63相連。在所述基板模塊46內還有一電連接片67與所述電連接片65垂直相交并分別與位于上外接面板52上的電連接片57和下外接面板54上的電連接片59相連，所述電連接片67用于將連接在承載面板50上半導體元件48的信號導出。
所述基板模塊32 (46)的材料可為玻璃纖維，如環(huán)氧樹脂(Epoxy，俗稱FR4)、聚酰亞胺(Polyimide，俗稱FR5)、碳氫樹脂(Teflon);強化塑膠，如杜勞特鉻合金鋼(Duruid)或陶瓷。
所述與基板模塊32 (46)電連接的半導體元件34 (64)為已封裝完成的晶片模塊，其可為現有的半導體晶片模塊，例如薄四方扁平封裝模組(Thin Quad Flat Package, TQFP)、薄型小尺寸封裝(Thin Small Outline Package, TSOP)、小型方塊平面封裝模組(QuadFlat Package, QFP)、球柵陣列封裝模組(Ball Grid Array Package, BGA)、微型球柵陣列封裝模組(Micro Ball Grid Array Package, MBGA)、倒裝芯片模組(Flip chip)或芯片級封裝模組(Chip Scale Package, CSP)等。
所述基板模塊32 (64)與外界裝置的電連接可通過表面組裝技術(Surface MountedTechnology, SMT)、異方向性導電膠(Anisotropic Conductive Adhesives, ACA)或異方向性導電膜(Anisotropic Conductive Film, ACF)等方法來實現。
上述本發(fā)明第一實施方式和第二實施方式所提供之半導體封裝結構可通過在內部已布線的整體基板上刻槽、封裝元件后再切割的方法而制得。
如圖4A和圖4B所示，其分別為本發(fā)明第一實施方式和第二實施方式所提供的半導體封裝結構的基板模塊32 (64)的切割示意圖。所述整體基板68a (68b)具有一上表面72a (72b)和一下表面74a (74b)，其內部埋設有電連接片鏈條76a (76b)。分別在所述上表面72a (72b)和下表面74a (74b)的相應位置開設凹槽78a (78b)，凹槽78a (78b)位置根據所要切割成的基板模塊32(64)的形狀不同而不同。所述凹槽78a(78b)具有一底面80a (80b)和兩個側面82a (82b)，在所述凹槽底面80a (80b)的電連接片76a (76b)上封裝半導體元件84，對封裝好的整體基板68a (68b)進行測試以確保每個凹槽78a (78b)內的半導體元件84與整體基板68a (68b)正常連接，最后將測試合格的整體基板68a (68b)切割成獨立的基板模塊32 (64)。橫截面為倒置"T "形的基板模塊32為沿著所述凹槽78a邊緣所在的平面AA'切割而成，橫截面為"工"形的基板模塊64為沿著所述凹槽78b之間的連接部的中軸面BB、切割而成。
上述縱向堆疊的半導體封裝結構利用所述基板模塊上的承載面板將原來半導體晶片的水平層疊封裝轉變?yōu)樵谒龀休d面板側面上的縱向堆疊封裝。相比于現有技術，本發(fā)明提供的半導體封裝結構可令每個半導體元件的封裝過程同時進行，有效地縮短了制程時間，其次縱向堆疊封裝避免了各個半導體元件之間膠體的內應力而導致的半導體封裝結構強度低的問題，同時也避免了因一個半導體元件損壞而使得整個封裝結構報廢的問題。
本技術領域的普通技術人員應當認識到，以上的實施方式僅是用來說明本發(fā)明，而并非用作為對本發(fā)明的限定，只要在本發(fā)明的實質精神范圍之內，對以上實施方式所作的適當改變和變化都落在本發(fā)明要求保護的范圍之內。
權利要求
權利要求1一種半導體封裝結構，其包括一基板模塊和電連接在所述基板模塊上的多個半導體元件，其特征在于所述基板模塊包括一承載面板和至少一個外接面板，所述承載面板與所述外接面板相互垂直連接為一整體，所述外接面板用于實現基板模塊與外界裝置的電性連接，所述承載面板用于承載電連接在基板模塊上的所述半導體元件。
2.如權利要求l所述的半導體封裝結構，其特征在于所述承載面板 和所述外接面板均為一矩形，所述承載面板于所述外接面板的中軸線處與所述外接面板相互 垂直連接成一基板模塊，所述基板模塊的橫截面為一倒置的"T "形。
3.如權利要求l所述的半導體封裝結構，其特征在于所述承載面板 和所述外接面板均為一矩形，所述承載面板垂直連接于二個所述外接面板之間構成一基板模 塊。
4.如權利要求l所述的半導體封裝結構，其特征在于所述承載面板 的二個側面上分別有一電連接片用于與半導體元件實現電連接。
5.如權利要求4所述的半導體封裝結構，其特征在于所述外接面板 的端面上有一電連接片用于與外界裝置實現電連接。
6.如權利要求5所述的半導體封裝結構，其特征在于所述基板模塊 內有二個相交的電連接片將所述承載面板上的電連接片與所述外接面板上的電連接片相互導 通。
7.如權利要求l所述的半導體封裝結構，其特征在于所述半導體元 件與所述承載面板之間通過表面封裝技術、異方向性導電膜、異方向性導電膠或固晶打線的 方式連接。
8.如權利要求l所述的半導體封裝結構，其特征在于所述半導體元 件可為薄四方扁平封裝模組、小型方塊平面封裝模組、微型球柵陣列封裝模組、倒裝芯片模 組或芯片級封裝模組。
9.如權利要求l所述的半導體封裝結構，其特征在于所述基板模塊的材料可為玻璃纖維、強化塑膠或陶瓷。
全文摘要
一種半導體封裝結構，其包括一基板模塊和電連接在所述基板模塊上的多個半導體元件。所述基板模塊由一具有頂面和底面的整體基板切割而成。所述基板模塊包括一外接面板和一承載面板，所述承載面板于所述外接面板的中軸線處與所述外接面板相互連接。所述外接面板為一矩形平板，其用于實現基板模塊與外界裝置的電性連接。所述承載面板為一矩形平板，其用于承載電連接在基板模塊上的所述半導體元件。
文檔編號H01L25/00GK101471330SQ200710203519
公開日2009年7月1日 申請日期2007年12月28日 優(yōu)先權日2007年12月28日
發(fā)明者余孟龍, 吳英政, 羅世閔, 魏史文 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司