專利名稱：非易失存儲器結(jié)構(gòu)及其陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失存儲器技術(shù)領(lǐng)域，尤其涉及一種非易失存儲器結(jié)構(gòu) 及其陣列。
背景技術(shù)：
非揮發(fā)性存儲器中的電可擦寫可編程只讀存儲器(electrically erasable programmable read only memory, EEPROM)具有可進行多次數(shù)據(jù)的存入、 讀取、擦寫等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成 為個人計算機和電子設(shè)備所廣泛采用的一種存儲器元件。
典型的電可擦寫可編程只讀存儲器是以摻雜的多晶硅制作浮置柵極 (floating gate,亦稱為浮柵)與控制柵極(control gate)。當存儲器進行程 序化(progmm)時，注入浮置柵極的電子會均勻分布于整個多晶硅浮置柵極 層之中。
此外，目前通常使用的還有一種電可擦寫可編程只讀存儲器，是采用 電荷陷入層取代多晶硅浮置柵極，此電荷陷入層的材質(zhì)例如是氮化硅。這 種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成一種包含氧化硅/ 氮化硅/氧化硅(ONO)復合介電層在內(nèi)的堆棧式(stacked)柵極結(jié)構(gòu)。
在上述通常使用的存儲器的信道區(qū)四周的襯底上，具有用以隔離摻雜 區(qū)或相鄰兩條字線的氧化硅隔離圖案，其位于摻雜區(qū)上方或相鄰兩條字線 之間的襯底上。然而，上述通常使用的存儲器在電性的表現(xiàn)上具有讀取電 流低、互導(transconductance, GM)較差、程序化速度慢及數(shù)據(jù)保存時間短 等缺點。
此外，位于摻雜區(qū)上方的氧化硅隔離圖案在制造上需要使用剝離法 (lift-off method)等復雜的制造方法，因此會降低產(chǎn)品的生產(chǎn)效率及產(chǎn)品的 成品率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一個目的在于提供一種非易失存儲器結(jié)構(gòu)，可有 效地降低制作工藝的復雜度。
本發(fā)明的另一目的在于提供一種非易失存儲器陣列，具有較佳的電性 表現(xiàn)。
本發(fā)明提出一種非易失存儲器結(jié)構(gòu)，包括襯底、多個堆棧圖案及多個 應力圖案。堆棧圖案配置于襯底上，各個堆棧圖案由下而上包括電荷儲存 結(jié)構(gòu)與柵極，其中電荷儲存結(jié)構(gòu)至少包括電荷儲存層。應力圖案分別配置 于相鄰兩個堆棧圖案之間的襯底上。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器結(jié)構(gòu)中，進一 步包括多個摻雜區(qū)，其分別配置于各個堆桟圖案兩側(cè)的襯底中。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器結(jié)構(gòu)中，當摻
雜區(qū)為N型摻雜時，應力圖案的材料包括拉伸應力(tensilestress)材料；當 摻雜區(qū)為P型摻雜時，應力圖案的材料包括壓縮應力(compressive stress) 材料。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器結(jié)構(gòu)中，電荷 儲存層的材料包括慘雜多晶硅或氮化硅。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器結(jié)構(gòu)中，應力 圖案的材料包括氮化硅。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器結(jié)構(gòu)中，應力 圖案的寬度等于相鄰兩個堆棧圖案之間的距離。
本發(fā)明提出一種非易失存儲器陣列，包括襯底、多個隔離圖案、多個 摻雜區(qū)、多條字線以及多個堆棧圖案。隔離圖案彼此平行配置于襯底上且 沿著第一方向延伸，且隔離圖案的材料為一應力材料。摻雜區(qū)分別配置于 隔離圖案下方的襯底中。字線彼此平行配置于隔離圖案上且沿著第二方向 延伸，而第一方向與第二方向相交。堆棧圖案分別配置字線下方的相鄰兩 個隔離圖案之間的襯底上，且在第一方向上的相鄰兩個堆棧圖案之間具有 開口。各個堆棧圖案由下而上包括電荷儲存結(jié)構(gòu)與柵極，其中電荷儲存結(jié) 構(gòu)至少包括一電荷儲存層。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，電荷儲存層的材料包括摻雜多晶硅或氮化硅。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，應力 材料包括氮化硅。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，當摻
雜區(qū)為N型摻雜時，應力材料包括拉伸應力材料；當摻雜區(qū)為P型摻雜時， 應力材料包括壓縮應力材料。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，進一 步包括介電層，其配置于襯底上并填滿開口。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，介電 層的材料包括應力材料。
依照本發(fā)明的一個實施例所述，在上述的非易失存儲器陣列中，隔離 圖案的寬度等于在第二方向上的相鄰兩個堆棧圖案之間的距離。
本發(fā)明提出另一種非易失存儲器陣列，包括襯底、多個隔離圖案、多 個摻雜區(qū)、多條字線、多個堆棧圖案以及介電層。隔離圖案彼此平行配置 于襯底上且沿著第一方向延伸。摻雜區(qū)分別配置于隔離圖案下方的襯底 中。字線彼此平行配置于隔離圖案上且沿著第二方向延伸，而第一方向與 第二方向相交。堆棧圖案分別配置字線下方的相鄰兩個隔離圖案之間的襯 底上，且在第一方向上的相鄰兩個堆棧圖案之間具有開口。各個堆棧圖案 由下而上包括電荷儲存結(jié)構(gòu)與柵極，其中電荷儲存結(jié)構(gòu)至少包括一電荷儲 存層。介電層配置于襯底上并填滿開口，且介電層的材料為應力材料。
依照本發(fā)明的另一個實施例所述，在上述的非易失存儲器陣列中，電 荷儲存層的材料包括摻雜多晶硅或氮化硅。
依照本發(fā)明的另一個實施例所述，在上述的非易失存儲器陣列中，應 力材料包括氮化硅。
依照本發(fā)明的另一個實施例所述，在上述的非易失存儲器陣列中，當 摻雜區(qū)為N型摻雜時，應力材料包括拉伸應力材料；當摻雜區(qū)為P型摻雜 時，應力材料包括壓縮應力材料。
基于上述，在本發(fā)明所提出的非易失存儲器及其陣列中，由于在相鄰 兩今堆棧圖案之間的襯底上配置有應力圖案，而此應力圖案會施加應力于 襯底上，會使得非揮發(fā)性存儲器及其陣列在電性的表現(xiàn)上具有讀取電流高、互導較佳、程序化速度快及數(shù)據(jù)保存時間長等優(yōu)點。
此外，通過采用本發(fā)明所提出的非易失存儲器及其陣列，可有效地降
低制作工藝的復雜度，進而提升產(chǎn)品的生產(chǎn)效率。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉
較佳實施例，并配合所附圖式，作詳細說明如下。


圖1所繪示為本發(fā)明第一實施例到第三實施例的非易失存儲器陣列的
圖2所繪示為本發(fā)明第一實施例及第二實施例沿圖1中A-A'剖面線的 非易失存儲器結(jié)構(gòu)的剖面圖。
圖3所繪示為本發(fā)明第一實施例及第三實施例沿圖1中B-B，剖面線的 非易失存儲器結(jié)構(gòu)的剖面圖。
主要元件符號說明100:襯底
102:隔離圖案
104:摻雜區(qū)
106:字線
跳堆棧結(jié)構(gòu)
110:介電層
112:開口
114:電荷儲存結(jié)構(gòu)
116:柵極
118:底介電層
120:電荷儲存層
122:頂介電層
Dl、D2:距離
Wl、W2:寬度
具體實施例方式
圖1所繪示為本發(fā)明第一實施例到第三實施例的非易失存儲器陣列的
俯視圖。圖2所繪示為本發(fā)明第一實施例及第二實施例沿圖1中A-A'剖面 線的非易失存儲器結(jié)構(gòu)的剖面圖。圖3所繪示為本發(fā)明第一實施例及第三 實施例沿圖1中B-B'剖面線的非易失存儲器結(jié)構(gòu)的剖面圖。圖1中的非易 失存儲器陣列包括襯底100、隔離圖案102、摻雜區(qū)104、字線106、堆棧 圖案108以及介電層110。圖2中的非易失存儲器結(jié)構(gòu)包括襯底100、隔 離圖案102、摻雜區(qū)104、字線106、堆棧圖案108以及介電層110。圖3 中的非易失存儲器結(jié)構(gòu)包括襯底100、字線106、堆棧圖案108以及介電 層110。
請同時參照圖1至圖3，在第一實施例中，隔離圖案102彼此平行配 置于襯底100上且沿著第一方向延伸，第一方向例如是X-Y坐標平面上的 Y方向。隔離圖案102的材料為應力材料，如具有應力的氮化硅材料，而 使得隔離圖案102成為具有應力的應力圖案。另外，當摻雜區(qū)104為N型 摻雜時，應力材料例如是具有拉申應力的拉伸應力材料；當摻雜區(qū)104為 P型摻雜時，應力材料例如是具有壓縮應力的壓縮應力材料。
此外，隔離圖案102的寬度Wl等于在第二方向上的相鄰兩個堆棧圖 案108之間的距離Dl，其中第二方向例如是X-Y坐標平面上的X方向。 除此之外，關(guān)于隔離圖案102的高度，在此技術(shù)領(lǐng)域具有通常知識的技術(shù) 人員可依照制作工藝條件及需求進行調(diào)整。
摻雜區(qū)104分別配置于隔離圖案102下方的襯底100中。摻雜區(qū)104 依照存儲器類型的不同需求可為N型摻雜或是P型摻雜。
字線106彼此平行配置于隔離圖案102上且沿著第二方向延伸，而第 一方向與第二方向相交。字線106的材料例如是摻雜多晶硅。
堆棧圖案108分別配置字線106下方的相鄰兩個隔離圖案102之間的 襯底100上，且在第一方向上的相鄰兩個堆棧圖案108之間具有開口 112。 堆桟圖案108由下而上包括電荷儲存結(jié)構(gòu)114與柵極116。柵極116在第 二方向上通過字線106互相電性連接，柵極116的材料例如是摻雜多晶硅。
電荷儲存結(jié)構(gòu)114由下而上包括底介電層118、電荷儲存層120及頂 介電層122。電荷儲存層120可用以儲存電荷，其材料可以是摻雜多晶硅等導體材料或是氮化硅等電荷陷入材料。底介電層118與頂介電層122可 用以阻擋電荷從電荷儲存層120中流失，其材料例如是氧化硅。
介電層110配置于襯底100上并填滿開口 112，且介電層110的材料 為應力材料，如具有應力的氮化硅材料，而使得介電層110成為具有應力 的應力圖案。另外，當摻雜區(qū)104為N型摻雜時，應力材料例如是具有拉 申應力的拉伸應力材料；當摻雜區(qū)104為P型摻雜時，應力材料例如是具 有壓縮應力的壓縮應力材料。此外，位于開口 112中的介電層110位于第 一方向上的相鄰兩個堆棧圖案108之間的襯底100上，且位于開口 112中 的介電層110的寬度W2等于在第一方向上的相鄰兩個堆棧圖案108之間 的距離D2。
在上述第一實施例中，在相鄰兩個堆棧圖案108之間的襯底100上配 置有應力圖案(隔離圖案102及位于開口 112中的介電層110)，由于應力圖 案可對襯底IOO施加應力，會使得非揮發(fā)性存儲器及其陣列在電性的表現(xiàn) 上具有讀取電流高、互導較佳、程序化速度快及數(shù)據(jù)保存時間長等優(yōu)點。
此外，第一實施例中以位于摻雜區(qū)104上的隔離圖案102取代現(xiàn)有技 術(shù)中位于摻雜區(qū)上的氧化硅隔離圖案，可以有效地簡化制作工藝，進而提 升產(chǎn)品的生產(chǎn)效率。
雖然在第一實施例中是以隔離圖案102與介電層110的材料均為應力 材料為例進行說明，然而只要隔離圖案102與介電層IIO兩者的其中之一 的材料為應力材料，在電性的表現(xiàn)即可獲得明顯地改善。以下，以第二實 施例及第三實施例繼續(xù)進行說明。
請同時參照圖1及圖2,在第二實施例中，隔離圖案102的材料為應 力材料，使得隔離圖案102成為具有應力的應力圖案，而介電層110的材 料為氧化硅等一般介電材料。另外，第二實施例的非揮發(fā)性存儲器結(jié)構(gòu)中 的其它構(gòu)件的材料、配置方式及功效與第一實施例中所揭露的內(nèi)容大致相 同，故于此不再贅述。
由于隔離圖案102分別配置于第二方向上的相鄰兩個堆棧圖案108之 間的襯底100上，因此隔離圖案102可對襯底100施加應力，進而提升非 揮發(fā)性存儲器的雖性效能。
此外，第二實施例中以位于摻雜區(qū)104上的隔離圖案102取代現(xiàn)有技術(shù)中位于摻雜區(qū)上的氧化硅隔離圖案，可以有效地降低制作工藝復雜度， 進而提升產(chǎn)品的生產(chǎn)效率。
請同時參照圖1及圖3，在第三實施例中，介電層110的材料為應力 材料，使得介電層110成為具有應力的應力圖案，而隔離圖案102的材料 為氧化硅等一般介電材料。另外，第三實施例的非揮發(fā)性存儲器結(jié)構(gòu)中的 其它構(gòu)件的材料、配置方式及功效與第一實施例中所公開的內(nèi)容大致相 同，故于此不再贅述。
由于位于開口 112中的介電層110位于第一方向上的相鄰兩個堆棧圖 案108之間的襯底100上，因此位于開口112中的介電層110可對襯底100 施加應力，進而提升非揮發(fā)性存儲器的電性效能。
綜上所述，上述實施例至少具有下列優(yōu)點
1. 本發(fā)明所提出的非易失存儲器結(jié)構(gòu)及其陣列可有效地簡化制作工 藝，進而提升產(chǎn)品的生產(chǎn)效率及產(chǎn)品的成品率。
2. 本發(fā)明所提出的非易失存儲器結(jié)構(gòu)及其陣列具有較佳的電性表現(xiàn)。 雖然本發(fā)明己以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任
何熟習此技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當可作些許的更動與 潤飾，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進 等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種非易失存儲器結(jié)構(gòu)，其特征在于，該非易失存儲器結(jié)構(gòu)包括一襯底；多個堆棧圖案，配置于該襯底上，各該堆棧圖案由下而上包括一電荷儲存結(jié)構(gòu)及一柵極，其中該電荷儲存結(jié)構(gòu)至少包括一電荷儲存層；以及多個應力圖案，分別配置于相鄰兩個堆棧圖案之間的該襯底上。
2、 根據(jù)權(quán)利要求1所述的非易失存儲器結(jié)構(gòu)，其特征在于，該非易 失存儲器結(jié)構(gòu)進一步包括多個摻雜區(qū)，分別配置于各該堆棧圖案兩側(cè)的該 襯底中，當該多個摻雜區(qū)為N型摻雜時，該多個應力圖案的材料包括拉伸應力 材料；當該多個摻雜區(qū)為P型摻雜時，該多個應力圖案的材料包括壓縮應力 材料。
3、 根據(jù)權(quán)利要求1所述的非易失存儲器結(jié)構(gòu)，其特征在于，該多個 應力圖案的材料包括氮化硅。
4、 根據(jù)權(quán)利要求1所述的非易失存儲器結(jié)構(gòu)，其特征在于，該多個 應力圖案的寬度等于相鄰兩個堆棧圖案之間的距離。
5、 一種非易失存儲器陣列，其特征在于，該非易失存儲器陣列包括 一襯底；多個隔離圖案，彼此平行配置于該襯底上且沿著一第一方向延伸，且 該些隔離圖案的材料為一應力材料；多個摻雜區(qū)，分別配置于該些隔離圖案下方的該襯底中；多條字線，彼此平行配置于該些隔離圖案上且沿著一第二方向延伸， 而該第一方向與該第二方向相交；以及多個堆棧圖案，分別配置該些字線下方的相鄰兩個隔離圖案之間的該 襯底上，且在該第一方向上的相鄰兩個堆棧圖案之間具有一開口，各該堆 棧圖案由下而上包括一電荷儲存結(jié)構(gòu)及一柵極，其中該電荷儲存結(jié)構(gòu)至少 包括一電荷儲存層。
6、 根據(jù)權(quán)利要求5所述的非易失存儲器陣列，其特征在于，該應力材料包括氮化硅。
7、 根據(jù)權(quán)利要求5所述的非易失存儲器陣列，其特征在于，當該多個摻雜區(qū)為N型摻雜時，該應力材料包括拉伸應力材料； 當該多個摻雜區(qū)為P型摻雜時，該應力材料包括壓縮應力材料。
8、 根據(jù)權(quán)利要求5所述的非易失存儲器陣列，其特征在于，該非易 失存儲器陣列進一步包括一介電層，配置于該襯底上并填滿該多個開口。
9、 根據(jù)權(quán)利要求8所述的非易失存儲器陣列，其特征在于，該介電 層的材料包括應力材料。
10、 根據(jù)權(quán)利要求5所述的非易失存儲器陣列，其特征在于，該些多 個隔離圖案的寬度等于在該第二方向上的相鄰兩個堆桟圖案之間的距離。
全文摘要
本發(fā)明涉及非易失存儲器技術(shù)領(lǐng)域，公開了一種非易失存儲器結(jié)構(gòu)，包括襯底、多個堆棧圖案及多個應力圖案。堆棧圖案配置于襯底上，各個堆棧圖案由下而上包括電荷儲存結(jié)構(gòu)與柵極，其中電荷儲存結(jié)構(gòu)至少包括電荷儲存層。應力圖案分別配置于相鄰兩個堆棧圖案之間的襯底上。本發(fā)明同時公開了一種非易失存儲器陣列。利用本發(fā)明，有效地簡化了制作工藝，提升了產(chǎn)品的生產(chǎn)效率。另外，本發(fā)明提供的非易失存儲器結(jié)構(gòu)及其陣列具有較佳的電性表現(xiàn)。
文檔編號H01L23/528GK101409289SQ200710180910
公開日2009年4月15日 申請日期2007年10月9日 優(yōu)先權(quán)日2007年10月9日
發(fā)明者古紹泓, 呂文彬, 吳家偉, 李士勤, 林上偉, 陳銘祥, 韓宗廷 申請人:旺宏電子股份有限公司