專利名稱：絕緣體上硅fet及其方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例通常涉及晶體管，更具體而言，涉及包括比溝道區(qū)域 淺的源極/漏極區(qū)域的絕緣體上硅(SOI)場效應(yīng)晶體管(FET)。
背景技術(shù)：
常規(guī)的絕緣體上珪(SOI)場效應(yīng)晶體管(FET)使用覆蓋絕緣材料 層例如掩埋氧化物或介質(zhì)層的相對薄的半導(dǎo)電材料層例如硅。相對薄的半 導(dǎo)體層通常是制造有源器件例如FET的區(qū)域。在高性能SOI邏輯器件中， 在SOI襯底的相對薄的硅區(qū)域內(nèi)構(gòu)建邏輯器件例如FET以最小化源極和 漏極電容。完全耗盡SOI FET器件可以表現(xiàn)出大的閾值電壓變化。SOI的厚度以 及作為常規(guī)器件制造技術(shù)的結(jié)果的溝道長度變化影響閾值電壓變化。經(jīng)常將SOI FET區(qū)分為當(dāng)硅膜比最大柵極耗盡區(qū)厚度厚時的部分耗 盡(PD)，和當(dāng)硅膜足夠薄使得在達(dá)到閾值電壓條件之前耗盡整個膜時的 完全耗盡(FD)。由于現(xiàn)有技術(shù)的縮放趨于減薄SOI厚度，部分耗盡SOI 器件正被推向越來越接近完全耗盡的模式。合理設(shè)計的暈圏(halo)注入可以產(chǎn)生器件以便使短溝道器件中的整 個溝道摻雜濃度較高，當(dāng)漏極電壓高時導(dǎo)致更有用的閾值電壓。因此器件 可以操作在更短的溝道長度下。然而由于因?yàn)樵诙虦系篱L度器件中高暈圈 摻雜濃度和摻雜波動效應(yīng)支配著闊值變化，所以結(jié)泄露電流太高緣故，該 方法難于進(jìn)一步擴(kuò)展，例如，改善一個參數(shù)例如閾值電壓(Vt)可以導(dǎo)致各種其它參數(shù)例如 電阻(R,聯(lián))或結(jié)電容(Cj)的退化。很多實(shí)例在其中做出嘗試以最小化
在高速半導(dǎo)體器件的各種參數(shù)之間的折衷。例如，在此引作參考的美國專利申請?zhí)?006/0001095 Al，教導(dǎo)了一種 產(chǎn)生超薄體、完全耗盡的SOIMOSFET的方法，其中SOI厚度隨柵極長 度的變化而改變；從而，最小化典型地由SOI厚度所引起的閾值電壓變化。 該方法使用替代柵極方法，其中在凹入的溝道的形成期間注入氮以選擇性 地推遲氧化作用。在此引作參考的美國專利申請?zhí)?0050110079 Al，也教 導(dǎo)了一種形成雙柵極FET的方法。此外，在此引作參考的美國專利申請?zhí)?005/0189589 Al,教導(dǎo)了一種混和體/SOI FET，其中晶體管被形成在半導(dǎo)體材料層的表面處并包括在半導(dǎo)體材料層的表面上形成的柵極結(jié)構(gòu)和在與該晶體管的柵極結(jié)構(gòu)對準(zhǔn)的半 導(dǎo)體材料層內(nèi)的不連續(xù)的材料的膜。在此引作參考的美國專利5，376，578A，教導(dǎo)了一種形成其中源極、漏 極和隔離區(qū)域均凸起在單晶硅的表面之上的FET的方法，其包括以下步 驟淀積包括柵極氧化物和一組柵極層的均厚柵極疊層，然后在柵極疊層 中使用柵極氧化物作為蝕刻停止層而蝕刻的孔中淀積隔離構(gòu)件。發(fā)明內(nèi)容，考慮以上所述，本發(fā)明的一個實(shí)施例提供了一種具有淺源極和漏極區(qū) 域、深溝道區(qū)域和柵極疊層的FET。所述FET結(jié)構(gòu)還包括延伸通過所述 溝道區(qū)域的整個深度的暈圈或袋(pocket)注入。本發(fā)明的所迷方面是有 利的因?yàn)樗鰷系赖臅瀲挖鍝诫s(welldoping)的一部分比源^l/漏極深 度深，由此獲得更好的閾值電壓和工藝控制。本發(fā)明的另 一實(shí)施例涉及一種半導(dǎo)體器件，其包括柵極疊層和比溝道 區(qū)域淺的源極和漏極區(qū)域，還包括背柵極。本發(fā)明的所述實(shí)施例的所述背 柵極位于居于所述源極和漏極區(qū)域以及溝道區(qū)域之下的介質(zhì)層之下并在第 二介質(zhì)層之上。在所述源極和漏極區(qū)域之下的所述介質(zhì)層實(shí)際上延伸經(jīng)過 所述背柵極層并與所述第二介質(zhì)層接觸。當(dāng)與這里的所述詳細(xì)的說明和附 圖相結(jié)合考慮時，將更好地理解本發(fā)明的這些方面。 在本發(fā)明的另一實(shí)施例中，所述FET結(jié)構(gòu)的所述柵極疊層是自對準(zhǔn)的 以便所述柵極疊層的邊緣與所述溝道區(qū)域的邊緣基本一致。此外，在具有 背柵極的結(jié)構(gòu)中，所述背柵極是自對準(zhǔn)的以便所述背柵極的垂直邊緣，雖 然不是與正柵極和溝道基本上一致的邊緣，但是與所迷正柵極和溝道的垂 直邊緣對準(zhǔn)。本發(fā)明的其它方面涉及一種用于制造具有不同深度的源極和漏極區(qū)域 以及溝道區(qū)域的器件的方法。在用于形成所述柵極疊層的本方法的一個實(shí) 施例中是自對準(zhǔn)的。在用于形成所迷柵極疊層的本方法的另一實(shí)施例中不 是自對準(zhǔn)的。當(dāng)結(jié)合隨后的說明和附圖考慮時，將更好地了解和理解本發(fā)明的實(shí)施 例的這些和其它方面。應(yīng)該理解，隨后的說明，雖然示出了本發(fā)明的優(yōu)選 的實(shí)施例和其大量的具體細(xì)節(jié)，然而，給出該說明是為了示例而不是限制。 在本發(fā)明的實(shí)施例的范圍內(nèi)可以做出很多改變和修改而不背離其精神，因 此本發(fā)明的實(shí)施例包括所有這樣的修改。
通過下列詳細(xì)的說明并參考附圖，將可以更好地理解本發(fā)明的實(shí)施例， 其中附圖為圖1-7示例了形成具有淺源^l/漏極區(qū)域和深溝道區(qū)域的FET的示意圖;圖8-12示例了另一形成具有淺源^L/漏極區(qū)域和深溝道區(qū)域的FET的 方法的示意圖；圖13-17示例了具有淺源極/漏極區(qū)域和深溝道區(qū)域以及背柵極的FET 的示意圖；圖18是示例了一種本發(fā)明的實(shí)施例的方法的流程圖；以及 圖19是示例了一種本發(fā)明的實(shí)施例的方法的流程圖。
具體實(shí)施例方式
參考在附圖中示例并在隨后的說明中詳述的非限制性的實(shí)施例，充分 地解釋了本發(fā)明的實(shí)施例及其各種特征和有利的細(xì)節(jié)。應(yīng)該注意在附圖中示例的特征不必按比例繪制。省略了公知的部件和處理技術(shù)的說明以避免 不必要地模糊本發(fā)明的實(shí)施例。這里所使用的實(shí)例僅僅旨在促進(jìn)實(shí)踐本發(fā) 明的實(shí)施例的方法的理解，以及進(jìn)一步使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā) 明的實(shí)施例。因此，不應(yīng)將實(shí)例解釋為限制本發(fā)明的實(shí)施例的范圍。如所述，需要具有良好閾值電壓控制的低結(jié)電容、高縮放的(highly-scaled) SOI。如上所述，高縮放的SOI通常包括薄、完全耗盡 的SOI半導(dǎo)體器件。小體容積，即薄器件，更易受大的摻雜劑波動的影響， 這影響SOI器件的閾值電壓和電容。本發(fā)明的一個實(shí)施例通過提供具有深溝道區(qū)域和淺深度源極和漏極區(qū) 域的SOI半導(dǎo)體器件滿足該需要。SOI具有比常規(guī)縮放更厚的Si層和厚 的掩埋氧化物層。因?yàn)镾i層比標(biāo)準(zhǔn)的更厚，存在更多可用的摻雜劑容積 (volume)以"i殳定閾值電壓。逆行阱(retrograde well)注入，如果4吏用， 溝道可以耗盡回到摻雜劑峰。這樣，器件可以部分耗盡或準(zhǔn)完全耗盡。這 就解決了所討論的薄Si層器件在達(dá)到閾值電壓之前就完全耗盡的問題。還需要在薄的完全耗盡背選通FET中將背柵極自對準(zhǔn)到源極/漏極擴(kuò) 散區(qū)域以最小化正到背(front to back)柵極錯位，因?yàn)樵撳e位導(dǎo)致差的 靜電溝道控制和額外的寄生電容。正到背柵極錯位是平面背選通FET的最 大的問題之一。本發(fā)明的另 一實(shí)施例通過提供背柵極僅僅存在于頂柵極之下并且通過 介質(zhì)層隔離的完全耗盡平面背選通SOI滿足該需要。本發(fā)明的該方面的背 柵極位于介質(zhì)層之下，該介質(zhì)層位于源極和漏極區(qū)域以及溝道區(qū)域之下并 在第二介質(zhì)層之上。在源極和漏極區(qū)域之下的介質(zhì)層實(shí)際上延伸經(jīng)過背柵極層并與第二介質(zhì)層接觸?，F(xiàn)在參考附圖，更具體而言參考圖1到7，下面詳細(xì)討論的，其中相 似的參考特性表示在圖中各處一致的相應(yīng)特征(例如，SOI晶片的掩埋氧 化物層)，這里示出了本發(fā)明的優(yōu)選的實(shí)施例。
圖7示例了本發(fā)明的第一實(shí)施例，其是具有柵極疊層(100)、源極和 漏極區(qū)域(102)和溝道區(qū)域(104)的SOIFET，其中源極和漏極區(qū)域以 及溝道區(qū)域具有不同的深度。本發(fā)明的該實(shí)施例的SOI FET包括具有頂表 面(130)的襯底。在各圖中通過單元(114) 、 (108)、 (110)和(126) 限定本發(fā)明的襯底。襯底可以包括不同的介質(zhì)材料如絕緣體(例如，氧化 物等)。柵極疊層，換言之，柵極(100)設(shè)置于襯底的頂表面之上。為方 便起見，這里通過各圖中的單元(100 )指代整個柵極疊層，應(yīng)理解這里也 使用術(shù)語柵極代表整個柵極疊層結(jié)構(gòu)。柵極疊層結(jié)構(gòu)包括柵極(100)、柵 極氧化物(132)和間隔物(134)。本領(lǐng)域的技術(shù)人員應(yīng)該理解術(shù)語柵極 (100 )和包括柵極氧化物層、間隔物和柵極的柵極疊層在這里可以互換地 使用。本發(fā)明還包括位于柵極之下襯底中的溝道區(qū)域(104)。本發(fā)明的 FET還包括從襯底的頂表面延伸到襯底中的源極和漏極區(qū)域(102)。當(dāng) 與該源極和漏極區(qū)域相比時，溝道區(qū)域從襯底的頂表面延伸到襯底中更遠(yuǎn) 的距離?？梢愿淖兿鄬τ跍系绤^(qū)域的源極和漏極區(qū)域的深度以修改或最優(yōu)化 FET的參數(shù)。可以使用計算機(jī)輔助設(shè)計技術(shù)(TCAD)的器件模擬軟件進(jìn) 行該結(jié)構(gòu)的最優(yōu)化。對于具體的技術(shù)目標(biāo)，使用TCAD可以估計在例如 Vt、電容、在源極和漏極與溝道之間的橫向耦合、串連電阻等問題之間的 各種折衷。此外，溝道區(qū)域(104)的至少部分是部分耗盡的。溝道區(qū)域的 結(jié)構(gòu)還包括在溝道的對側(cè)上的暈圏注入(106)或袋注入。在源極和漏極區(qū) 域以及溝道的厚度之間的各種比率是可能的。當(dāng)與源極和漏極區(qū)域相比時 注入延伸從襯底的頂表面到襯底中的更遠(yuǎn)的距離。注入也可以從襯底的頂 表面延伸與溝道區(qū)域相同的距離(106)。由于溝道的牽圈和阱摻雜的 一部分比源極和漏極區(qū)域被更深地自表面 定位到村底中，因此可以獲得更好的閾值電壓和工藝控制。此外，F(xiàn)ET的 結(jié)構(gòu)允許改變摻雜，由此，使得器件完全耗盡或部分耗盡。與溝道區(qū)域相 比，源極和漏極區(qū)域之下的更厚的襯底提供了增加的源極和漏極隔離。相 對于溝道區(qū)域，較淺的源極和漏極區(qū)域允許減小的結(jié)電容。此夕卜，因?yàn)镾OI
晶片具有可以用于制造FET的厚的硅層，所以溝道區(qū)域(104)可以比常 規(guī)縮放更厚。常規(guī)縮放SOI技術(shù)，(即，源極、漏極和溝道基本上是相同 的厚度)已考慮將Si溝道下降到IO納米的范圍。圖17示例了下面詳細(xì)討論的本發(fā)明的第二實(shí)施例，包括柵極疊層 (100)、源極和漏極區(qū)域(102)和溝道區(qū)域(104)，其中源極和漏極區(qū) 域以及溝道區(qū)域具有不同的深度，以及被村底(即，除內(nèi)部FET外的所有) 圍繞的背柵極(302)。在各圖中通過單元(114) 、 (108) 、 (110)、 (126)和(300)定義本發(fā)明的襯底。除了上面描述的單元之外，本發(fā)明 的該實(shí)施例還包括背柵極。該結(jié)構(gòu)包括位于溝道區(qū)域(104 )之下并比溝道 區(qū)域(104)位于從頂表面(130 )到襯底中的更遠(yuǎn)的距離的背柵極(302 )。 背柵極的結(jié)構(gòu)是這樣的，背柵極位于襯底中以便襯底完全圍繞所述背柵極。 因此，背柵極,皮襯底完全隔離。除了具有淺源極/漏極區(qū)域和深溝道區(qū)域的 所討論的利益之外，使用介質(zhì)隔離背柵極提供了最小化的背柵極電容。圖18示例了用于平面FET制造的一種自對準(zhǔn)方法的第一實(shí)施例(圖 l-7)的流程圖。在自對準(zhǔn)FET的柵極疊層與溝道區(qū)域的方法中，提供了 具有如上面的規(guī)定所討論的可以比標(biāo)準(zhǔn)縮放更厚的厚硅層(120)和厚掩埋 氧化物層(108)的SOI起始晶片(114)。圖l示出了SOI晶片。通常， SOI中的薄硅層是提供良好的閾值電壓控制的慣例。然而，本方法的源極、 漏極區(qū)域和溝道的不同深度以及本方法的結(jié)構(gòu)提供這樣的控制。圖2，示 例了通過常規(guī)方法形成淺溝槽隔離(STI) (110 )以隔離半導(dǎo)體區(qū)域(120)。 STI包括氮化物帽(116)以保護(hù)隔離區(qū)域不受后續(xù)的蝕刻工藝影響。也可 以可選地進(jìn)行阱電離/注入(I/I)工藝(118)。然后通過常規(guī)方法(400) 形成柵極疊層，該柵極疊層具有柵極介質(zhì)層，例如柵極氧化物(132)、柵 極(100)、間隔物(134)和用于保護(hù)柵極的犧牲介質(zhì)層(例如，氮化物) 保護(hù)帽(118)。圖3示出了柵極疊層的形成。反應(yīng)離子蝕刻(即，各向異 性蝕刻)沿一個方向垂直向下挖柵極疊層的任一側(cè)以在溝道區(qū)域的任一側(cè) 形成腔(122)以形成源極和漏極區(qū)域(402)。圖4中示出了該步驟的圖。如圖5中所示，形成暈圏注入或袋注入(106)。暈圏注入可以與溝道
區(qū)域具有相同的摻雜劑但是具有更高的濃度。使用暈圏以在一定的偏置條件下設(shè)定閾值電壓。如圖5中所示，還可以在暈團(tuán)注入的源極和漏極側(cè)上 沿暈圏注入的垂直軸增加介質(zhì)層(124)(例如，氣化物、氮化物等)。設(shè) 置保護(hù)介質(zhì)層以保護(hù)溝道不受注入工藝的影響。然后本方法需要用介質(zhì)絕 緣體填充源極和漏極區(qū)域的一部分到希望的深度(402)。圖6示出了填充 步驟之后的結(jié)構(gòu)。通過過填充蝕刻步驟形成的源極和漏極區(qū)域的腔(122) 進(jìn)行該步驟，然后在源極和漏極區(qū)域的腔中淀積介質(zhì)絕緣體。在該填充步 驟中使用的介質(zhì)(例如氧化物)可以是與襯底(110)或(108)相同的氧 化物或完全不同的氧化物。平坦化在源極和漏極區(qū)域的腔中的介質(zhì)，然后 回蝕刻(etch back)絕緣體以形成希望的源極和漏極區(qū)域深度；由此導(dǎo)致 比溝道區(qū)域更淺的源極/漏極區(qū)域。填充步驟和回蝕刻步驟以形成用于形成源極和漏極區(qū)域的凹口 (404)。進(jìn) 行在源極和漏極區(qū)域的腔中產(chǎn)生非常均勻的介質(zhì)層的重復(fù)的填充和蝕刻步 驟。首先，使用介質(zhì)例如HDP氧化物(126)過填充源極漏極。然后平坦 化新介質(zhì)層填充以與柵極的頂表面齊平，使用一個或多個填充和蝕刻步驟 (例如，各向異性蝕刻步驟)，將介質(zhì)回蝕刻到源極和漏極區(qū)域的表面。 平坦化之后，蝕刻氧化物的又一部分以形成可以再生長源極和漏極區(qū)域的 比溝道區(qū)域更淺的區(qū)域。去除鄰近源極/漏極區(qū)域的用于暈圈注入的介質(zhì)層(124),然后形成 源極和漏極區(qū)域(102) (406)。源極和漏極區(qū)域形成方法包括橫向外延 再生長，其中硅從小量的暴露的溝道柱生長出。橫向外延再生長允許在p 溝道FET(PFET)中的SiGe生長。用于源極漏極形成的另 一方法是多晶 硅或金屬的淀積。通過包括例如化學(xué)氣相淀積(CVD)、等離子體輔助 CVD、蒸發(fā)或化學(xué)溶液淀積的常規(guī)淀積方法進(jìn)行多晶硅的淀積。在處理的 末尾增加輕摻雜漏極(136)和硅化物層(128)。在圖7中例示了本方法 的FET結(jié)構(gòu)。由于在工藝的一開始增加了柵極疊層，氮化物覆蓋的柵極充 當(dāng)用于源極和漏極區(qū)域的蝕刻的掩模。因此，柵極和正下方的溝道是自對
準(zhǔn)的，以便溝道區(qū)域具有與柵極疊層基本一致的垂直邊緣。在本方法的另一實(shí)施例中，SOI起始晶片(114)包括在深掩埋氧化物 層(108)之上并在背柵極氧化物層(300)之下的背柵極層(302)。起始 晶片具有用于部分耗盡背選通FET的合適的硅厚度。通過晶片接合工藝形 成背柵極。在圖13中描述了起始SOI結(jié)構(gòu)。在該實(shí)施例中，源極和漏極 區(qū)域蝕刻步驟(402)通過背柵極氧化物層(300)并通過背柵極層(302) 向下到深掩埋氧化物層(108)，并停止在深掩埋氧化物層(108)處。如 上所述進(jìn)行介質(zhì)填充步驟(404)和硅填充步驟(406)。因而，在本方法 的該實(shí)施例中，通過介質(zhì)在每一側(cè)隔離背柵極，并且背柵極、溝道和柵極 都是自對準(zhǔn)的，以便背柵極、溝道和柵極的垂直邊緣是基本上一致的邊緣， 并且背柵極的邊緣雖然不是基本上一致的邊緣，但是直接與溝道和柵極排 在一條直線上。因此為了最高的性能利益，需要完全自對準(zhǔn)的制造方法(各 柵極彼此對準(zhǔn)并與源極/漏極摻雜對準(zhǔn))。圖19示例了在圖8-12中示出的用于制造平面FET的非自對準(zhǔn)的方法 的實(shí)施例的流程圖。在用于制造具有淺源極和漏極區(qū)域(102)以及深溝道 區(qū)域(104)的該方法中，晶片具有比標(biāo)準(zhǔn)縮放更厚的厚硅層(120)并具 有厚的掩埋氧化物層(108)。圖1示出了起始SOI結(jié)構(gòu)。通常，SOI中 的薄硅層是提供良好的閾值電壓控制的慣例。然而，本方法的源極/漏極區(qū) 域和溝道的不同深度以及本方法的結(jié)構(gòu)提供這樣的控制。圖8,示例了形 成淺溝槽隔離(STI) (110) 、 (108)以隔離半導(dǎo)體區(qū)域。STI包括氧化 物帽(116)和氮化物帽(200)以保護(hù)隔離區(qū)域不受后續(xù)的蝕刻工藝的影 響。也可以可選地進(jìn)行阱電離/注入(I/I)工藝。進(jìn)行使用選擇性的蝕刻技 術(shù)例如RIE的各向異性蝕刻(500)。向下回刻蝕用于源^L/漏極區(qū)域的腔 到深掩埋氧化物(108)并停止在深掩埋氧化物(108)處。用于溝道區(qū)域 的硅柱可以比這里所描述的其它實(shí)施例更寬以提供在其上構(gòu)建柵極和柵極 疊層的更大的面積。圖10中形成了暈圏注入或袋注入。暈圏注入屏蔽溝道不受漏極擴(kuò)嘲^t 射的電場線的影響。暈圏注入保護(hù)溝道不受來自源極和漏極區(qū)域(102)的
摻雜劑擴(kuò)散。還可以在暈圏注入的源極和漏極側(cè)上沿暈圏注入的垂直軸增加介質(zhì)層(124)(例如，氮化物)。設(shè)置介質(zhì)層以保護(hù)硅不受注入工藝的 影響。然后本方法需要使用介質(zhì)絕緣體填充源極和漏極區(qū)域的一部分到希 望的深度(502)。圖ll示出了填充步驟之后的結(jié)構(gòu)。通過在源極/漏極區(qū) 域阱中淀積介質(zhì)絕緣體，然后回蝕刻絕緣體到比溝道區(qū)域的深度淺的希望 的源極/漏極深度，來執(zhí)行該步驟。先，使用介質(zhì)例如HDP氧化物(126)過填充源極/漏極。然后平坦化新介 質(zhì)層填充以與柵極的頂表面齊平。使用一個或多個填充和蝕刻步驟(例如， 各向異性蝕刻步驟)，將介質(zhì)回蝕刻到源極/漏極區(qū)域的表面。平坦化之后， 蝕刻氧化物的 一部分以形成可以再生長源極/漏極區(qū)域的比溝道區(qū)域更淺 的區(qū)域。去除鄰近溝道的表面的介質(zhì)層(124)，然后通過使用導(dǎo)電材料填充腔 形成源極/漏極區(qū)域(102) (504)。源極和漏極的形成方法包括橫向外延 再生長，其中硅從小量的暴露的溝道柱生長出。橫向外延再生長允許在p 溝道FET (PFET)中的SiGe生長。用于源^L/漏極形成的另一方法是多 晶硅或金屬的淀積。通過包括例如化學(xué)氣相淀積(CVD)、等離子體輔助 CVD、蒸發(fā)或化學(xué)溶液淀積的常規(guī)淀積方法進(jìn)行多晶硅的淀積。然后注意 柵極與源極/漏極區(qū)域之間對準(zhǔn)，通過常規(guī)方法形成柵極疊層(100) ( 506 )。 在處理的末尾增加輕摻雜漏極(136)和硅化物層(128)并進(jìn)行常規(guī)后段 制程(BEOL)處理。在本方法的另一實(shí)施例中，如圖13-17中所示，SOI起始晶片包括在 深掩埋氧化物層(108)之上并在背柵極氧化物層(300)之下的背柵極層 (302)。圖13示出了起始結(jié)構(gòu)。起始晶片具有用于部分耗盡的背選通FET 的合適的硅厚度。通過晶片接合工藝形成背柵極層。圖14示出了在該實(shí)施 例中柵極疊層(100)的形成。如在圖15中所示，源極/漏極的蝕刻步驟(500)
通過背柵極氧化物層并通過背柵極，向下到深掩埋氧化物層并停止在深掩埋氧化物層處。如上所述進(jìn)行介質(zhì)填充步驟和硅填充步驟，圖16和n。
具體實(shí)施例的上述描述將全面地揭示本發(fā)明的總的本質(zhì)，以至于其它 人可以通過應(yīng)用現(xiàn)有知識，輕易地修改具體的實(shí)施例和/或使其適應(yīng)于各種 應(yīng)用而不背離總的構(gòu)思，因此，這樣的適應(yīng)和修改應(yīng)該并旨在被理解為在 公開的實(shí)施例的等價物的意義和范圍內(nèi)。應(yīng)該理解這里采用的措辭和術(shù)語 是為了描述的目的而不是限制。因此，當(dāng)以優(yōu)選的實(shí)施例描述本發(fā)明的實(shí) 施例時，本領(lǐng)域的技術(shù)人員將認(rèn)識到可以使用在所附權(quán)利要求的精神和范圍內(nèi)的修改實(shí)踐本發(fā)明的實(shí)施例。
權(quán)利要求
1.一種絕緣體上硅(SOI)場效應(yīng)晶體管(FET)包括襯底，具有頂表面；柵極，在所述襯底的所述頂表面之上；溝道區(qū)域，在所述柵極之下的所述襯底中；以及源極和漏極區(qū)域，在所述襯底中在所述溝道的對側(cè)上，其中當(dāng)與所述源極和漏極區(qū)域相比時，所述溝道區(qū)域延伸從所述頂表面到所述襯底中的更遠(yuǎn)的距離。
2. 根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述溝道區(qū)域的 一部分是部分耗盡的。
3. 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中所迷溝道區(qū)域是完全耗盡的。
4. 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中所述溝道區(qū)域包括在所述溝道的對側(cè) 上的暈圏注入，并且其中當(dāng)與所述源極和漏極區(qū)域相比時，所述暈圏注入 延伸從所述頂表面到所述襯底中的更遠(yuǎn)的距離。
5. 根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述FET包括位于所述溝道區(qū)域之 下并比所述溝道區(qū)域位于從所述頂表面到所述襯底中的更遠(yuǎn)的距離的背柵 極。
6. 根據(jù)權(quán)利要求5的結(jié)構(gòu)，其中所述背柵極位于所述襯底中以4更所述 襯底在所述背柵極的至少兩側(cè)上圍繞所述背柵極。
7. —種絕緣體上硅(SOI)場效應(yīng)晶體管(FET)包括 襯底，具有頂表面；柵極，在所述襯底的所述頂表面之上； 溝道區(qū)域，在所述柵極之下的所述襯底中； 源極和漏極區(qū)域，在所述襯底中在所述溝道的對側(cè)上，以及 暈圏注入，在所述溝道的對側(cè)上，其中當(dāng)與所述源極和漏極區(qū)域相比時，所述溝道區(qū)域延伸從所述頂表 面到所述襯底中的更遠(yuǎn)的距離，并且其中當(dāng)與所述源極和漏極區(qū)域相比時， 所述暈圏注入延伸從所述頂表面到所述襯底中的更遠(yuǎn)的距離。
8. 根據(jù)權(quán)利要求7的結(jié)構(gòu)，其中所述溝道區(qū)域的一部分是部分耗盡的。
9. 根據(jù)權(quán)利要求7的結(jié)構(gòu)，其中所述溝道區(qū)域是完全耗盡的。
10. 根據(jù)權(quán)利要求7的結(jié)構(gòu)，其中所述FET包括位于所述溝道區(qū)域之 下并比所述溝道區(qū)域位于從所述頂表面到所述襯底中的更遠(yuǎn)距離的背柵 極。
11. 根據(jù)權(quán)利要求10的結(jié)構(gòu)，其中所述背柵極位于所述村底中以便所 述襯底在所述背柵極的至少兩側(cè)上圍繞所述背柵極。
12. —種制造絕緣體上硅(SOI)場效應(yīng)晶體管(FET)的方法，包括 以下步驟提供SOI晶片； 進(jìn)行溝槽隔離以形成阱區(qū)域；襯底的頂表面延伸到所述襯底中的腔；使用所述襯底填充所述腔的一部分；以及 使用導(dǎo)電材料填充所述腔的未填充的部分以產(chǎn)生源極和漏極區(qū)域， 其中當(dāng)與所述源極和漏極區(qū)域相比時，所述溝道區(qū)域延伸從所述頂表面到所述襯底中的更遠(yuǎn)的距離。
13. 根據(jù)權(quán)利要求12的方法，還包括形成在所述溝道的對側(cè)上的暈圏 注入，當(dāng)與所述源極和漏極區(qū)域相比時，所述暈圍注入延伸從所述頂表面 到所述襯底中的更遠(yuǎn)的距離。
14. 根據(jù)權(quán)利要求12的方法，其中所述SOI晶片包括在所述襯底的兩 層之間的背柵極層。
15，根據(jù)權(quán)利要求14的方法，其中所述各向異性蝕刻從所述襯底的所極，并且所述村底在所述背柵極的至少兩側(cè)上圍繞所述背柵極。
16. —種制造絕緣體上硅(SOI)場效應(yīng)晶體管(FET)的自對準(zhǔn)方法 包括在襯底上形成柵極疊層； 進(jìn)行淺溝槽隔離以在所述襯底中形成阱區(qū)域;所述襯底的頂表面延伸到所述襯底中的腔； 填充所述腔的一部分；以及使用導(dǎo)電材料填充所述腔的未填充的部分以產(chǎn)生源極和漏極區(qū)域， 其中當(dāng)與所述源極和漏極區(qū)域相比時，所述溝道區(qū)域延伸從所述頂表 面到所述村底中的更遠(yuǎn)的距離。
17. 根據(jù)權(quán)利要求16的方法，其中所述溝道區(qū)域包括與所述柵極疊層 基本一致的邊緣。
18. 根據(jù)權(quán)利要求16的方法，還包括形成在所述溝道的對側(cè)上的暈圏注入，當(dāng)與所述源極和漏極區(qū)域相比時，所述暈圈注入延伸從所述頂表面 到所述襯底中的更遠(yuǎn)的距離。
19. 根據(jù)權(quán)利要求16的方法，其中所述SOI晶片包括在所述襯底的兩 層之間的背柵極層。
20. 根據(jù)權(quán)利要求19的方法，其中所述各向異性蝕刻從所述襯底的所極，并且所迷襯底在所述背柵極的至少兩側(cè)上圍繞所述背柵極。
全文摘要
一種FET具有淺源極/漏極區(qū)域、深溝道區(qū)域、柵極疊層和被介質(zhì)圍繞的背柵極。所述FET結(jié)構(gòu)還包括延伸通過所述溝道區(qū)域的整個深度的暈圈或袋注入。因?yàn)樗鰷系赖乃鰰炄挖鍝诫s的一部分比所述源極/漏極深度深，因此可以獲得更好的閾值電壓和工藝控制。還提供了一種具有在所述淺源極/漏極之下在所述溝道區(qū)域和所述背柵極之間延伸的所述結(jié)構(gòu)中的第一介質(zhì)層的背選通FET結(jié)構(gòu)。所述第一介質(zhì)層從所述源極/漏極區(qū)域之下在所述背柵極的任一側(cè)上延伸并與第二介質(zhì)層接觸以便介質(zhì)在每一側(cè)約束或隔離所述背柵極。
文檔編號H01L29/78GK101159289SQ20071015442
公開日2008年4月9日 申請日期2007年9月12日 優(yōu)先權(quán)日2006年10月6日
發(fā)明者A·布賴恩特, B·A·安德森, E·J·諾瓦克, R·Q·威廉姆斯 申請人:國際商業(yè)機(jī)器公司