專利名稱：具有連續(xù)接觸蝕刻停止層的金屬氧化物半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及金屬-氧化物-半導(dǎo)體(MOS)元件的結(jié)構(gòu)及制造方法，尤其與 MOS元件的硅化物區(qū)域的形成有關(guān)。
背景技術(shù)：
超大規(guī)模集成電路(VLSI)系統(tǒng)所需的深次微米(deep-submicron)微縮技 術(shù)已主導(dǎo)微電子工業(yè)的設(shè)計(jì)觀。隨著柵極電極長(zhǎng)度的微縮化，源極與漏極接 面亦需隨之縮小，以抑制所謂的短通道效應(yīng)(short channel effect, SCE)。短 信道效應(yīng)會(huì)使縮小化的元件性能劣化。互補(bǔ)式金屬-氧化物-半導(dǎo)體(CMOS) 元件微縮時(shí)所遭遇到的主要問(wèn)題為增加不想要的寄生電容。隨著源極/漏極接 面深度與多晶硅線寬微縮至深次微米的范圍，接觸電阻變得更明顯且必須將 其降低。降低多晶硅柵極及漏極/源極區(qū)域與內(nèi)聯(lián)機(jī)之間的電阻的主要方法為形 成金屬硅化物于漏極/源極區(qū)域與柵極電極的頂部上。于最常用的金屬硅化物 材料中，硅化鎳與硅化鈷通常用于自對(duì)準(zhǔn)硅化物(self-aligned silicide，簡(jiǎn)稱 salicide)加工工藝。于salicide制程中， 一金屬薄層毯覆性地形成于一具有裸 露源極/漏極與門(mén)極區(qū)域的半導(dǎo)體晶片上。接著，將此晶片置于一或多重步驟 的退火加工工藝中，導(dǎo)致金屬薄層選擇性地與源極/漏極與門(mén)極區(qū)域處裸露的 硅發(fā)生反應(yīng)，因而形成金屬硅化物。上述步驟之所以被稱為自對(duì)準(zhǔn)硅化物 (salidde)加工工藝是由于硅化物層僅僅形成于金屬材料與源極/漏極區(qū)域的 硅及多晶硅柵極電極直接接觸的位置。于傳統(tǒng)的硅化物加工工藝中，若柵極電極系由多晶硅構(gòu)成，則硅化物形 成于柵極電極上。各種用戶化設(shè)計(jì)可針對(duì)符合不同需求而實(shí)施。例如，完全 硅化的(flilly silicided，簡(jiǎn)稱FUSI)柵極可形成以消除多晶硅空乏效應(yīng)，其可 能導(dǎo)致多晶硅相對(duì)低的電荷供應(yīng)能力。NMOS元件與PMOS元件亦可具有不 同功函數(shù)的硅化物柵極。上述用戶化設(shè)計(jì)必需將源極/漏極硅化物區(qū)域與柵極
硅化物區(qū)域分別形成。圖1顯示傳統(tǒng)MOS元件制造步驟的剖面示意圖。于形成源極/漏極區(qū)域14與源極/漏極硅化物區(qū)域12之后，接著毯覆性地形成一接觸蝕刻停止層 (CESL)10。為了進(jìn)行多晶硅柵極4的硅化步驟，需實(shí)施一化學(xué)機(jī)械研磨(CPM) 步驟移除多晶硅柵極4的結(jié)構(gòu)，其包括位于多晶硅柵極4上的部分接觸蝕刻 停止層(CESL)IO。接著，以傳統(tǒng)的硅化加工工藝將多晶硅柵極4硅化。圖2系顯示如圖1所示結(jié)構(gòu)的俯視圖。應(yīng)注意的是，由于實(shí)施CMP工 藝的緣故，接觸蝕刻停止層(CESL) IO被分隔成兩部分，其中一部分位于源 極區(qū)域上，另一部分位于漏極區(qū)域上。因此，此結(jié)構(gòu)明顯地降低接觸蝕刻停 止層IO施于完成后MOS元件的信道區(qū)域上的應(yīng)力。進(jìn)一步衍生的問(wèn)題是， 由于多晶硅柵極4上的接觸蝕刻停止層IO已被移除，于后續(xù)的在層間介電 層(inter-layer dielectric)中形成接觸開(kāi)口步驟時(shí)，便無(wú)接觸蝕刻停止層以終止 蝕刻步驟。 一部分的柵極硅化物區(qū)域，甚至多晶硅柵極4本身，可能因此受 到蝕刻步驟的影響，進(jìn)而導(dǎo)致接觸電阻增加。因此，業(yè)界亟需一種新的半導(dǎo)體元件的結(jié)構(gòu)與方法，協(xié)同分別形成的柵 極及源極/漏極硅化物區(qū)域的形成步驟，利用用戶化柵極與源極/漏極硅化物 區(qū)域的優(yōu)點(diǎn)，同時(shí)又能避免公知技術(shù)所造成不良的影響。發(fā)明內(nèi)容有鑒于此，本發(fā)明的一個(gè)目的在于提供一種半導(dǎo)體結(jié)構(gòu)，包括一基板， 一柵極堆棧于該基板上， 一源極/漏極區(qū)域鄰近該柵極堆棧， 一源極/漏極硅 化物區(qū)域于該一源極/漏極區(qū)域上， 一保護(hù)層于該源極/漏極硅化物區(qū)域上， 其中位于該柵極堆棧上的一區(qū)域大致上無(wú)該保護(hù)層，以及一接觸蝕刻停止層 (CESL)于該保護(hù)層上。本發(fā)明之另一目的在于提供一種半導(dǎo)體結(jié)構(gòu)，包括一基板， 一柵極堆棧 于該基板上， 一柵極硅化物區(qū)域于該柵極堆棧的一頂部中， 一源極區(qū)域鄰近 該柵極堆棧， 一源極硅化物區(qū)域于該一源極區(qū)域上， 一漏極區(qū)域鄰近該柵極 堆棧且位于該柵極堆棧的對(duì)側(cè)， 一漏極硅化物區(qū)域于該一漏極區(qū)域上，其中 該源極及該漏極硅化物區(qū)域與該柵極硅化物區(qū)具有基本上不同的厚度或具 有基本上不同的組成， 一保護(hù)層于該源極/漏極硅化物區(qū)域上，其中該保護(hù)層5
包括一源極保護(hù)及一漏極保護(hù)，且該源極保護(hù)及該漏極保護(hù)彼此間不連接， 以及一接觸蝕刻停止層于該保護(hù)層上，且延伸于該柵極硅化物區(qū)域上。本發(fā)明的另一目的在于提供一種半導(dǎo)體結(jié)構(gòu)，包括一基板，一PMOS元件與一NMOS元件。該P(yáng)MOS元件包括一第一柵極堆棧于該基板上， 一第 一柵極硅化物區(qū)域于該第一柵極堆棧的一頂部中，一第一源極/漏極區(qū)域鄰近 該第一柵極堆棧， 一第一源極/漏極硅化物區(qū)域于該第一源極/漏極區(qū)域上， 以及一保護(hù)層于該第一源極/漏極硅化物區(qū)域上，其中位于該第一柵極堆棧上 的一區(qū)域?qū)嵸|(zhì)上無(wú)該保護(hù)層。該NMOS元件包括一第二柵極堆棧于該基板 上， 一第二柵極硅化物區(qū)域于該第二柵極堆棧的一頂部中，其中該第一與該 第二柵極硅化物區(qū)域具實(shí)質(zhì)上不同的組成，一第二源極/漏極區(qū)域鄰近該第二 柵極堆棧，以及一第二源極/漏極硅化物區(qū)域于該第二源極/漏極區(qū)域上，其 中該保護(hù)層于該第二源極/漏極硅化物區(qū)域上，且其中位于該第二柵極堆棧上 的一區(qū)域?qū)嵸|(zhì)上無(wú)該保護(hù)層。以及一接觸蝕刻停止層(CESL)于該保護(hù)層及該 第一與該第二柵極硅化物區(qū)域上。本發(fā)明的又一樣態(tài)在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供一基 板，形成一柵極堆棧于該基板上，形成一源極/漏極區(qū)域鄰近該柵極堆棧，形 成一源極/漏極硅化物區(qū)域于該一源極/漏極區(qū)域上，形成一保護(hù)層于該源極/ 漏極硅化物區(qū)域上，基本上移除位于該柵極堆棧上的該保護(hù)層，以及形成一 接觸蝕刻停止層于該保護(hù)層上。本發(fā)明的又一目的在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供一基 板，形成一柵極堆棧于該基板上，形成一柵極硅化物區(qū)域于該柵極堆棧的一 頂部中，形成一源極區(qū)域鄰近該柵極堆棧， 一源極硅化物區(qū)域于該一源極區(qū) 域上， 一漏極區(qū)域鄰近該柵極堆棧且位于該柵極堆棧的對(duì)側(cè)， 一漏極硅化物 區(qū)域于該一漏極區(qū)域上，其中該源極及該漏極硅化物區(qū)域與該柵極硅化物區(qū) 具有基本上不同的厚度或具有基本上不同的組成，形成一保護(hù)層于該源極/ 漏極硅化物區(qū)域上，形成一可移除層于該保護(hù)層與該柵極堆棧上，將該可移 除層薄化以露出該柵極堆棧上的該保護(hù)層，移除該柵極堆棧上的該保護(hù)層， 將柵極堆棧上的一柵極電極與一金屬反應(yīng)以成為硅化物柵極，移除該可移除 層，以及形成一接觸蝕刻停止層于該保護(hù)層上，且延伸于該柵極硅化物區(qū)域 上。 為使本發(fā)明之上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施 例，并配合附圖，作詳細(xì)說(shuō)明如下-


圖1和圖2分別顯示傳統(tǒng)的MOS元件的制造方法的中間階段的剖面圖 與俯視圖，其中于柵極堆棧上的部分實(shí)施停止層被移除；圖3至圖11顯示本發(fā)明之較佳實(shí)施例的MOS元件的制造方法的中間階 段的剖面示意圖。其中，附圖標(biāo)記說(shuō)明如下圖1和圖22 柵極介電層；4 多晶硅柵極；10 接觸蝕刻停止層；12~源極/漏極硅 化物區(qū)域；14 源極/漏極區(qū)域。 圖3至圖1120 基板；22 淺溝槽絕緣(STI)區(qū)；100 NMOS元件區(qū)；200 PMOS元 件區(qū)；130、 230 柵極介電層；124、 224、 226~源極/漏極區(qū)域；132、 232 柵極電極；134、 234 屏蔽層；128、 228 硅化物區(qū)域；40 保護(hù)層；42 可移 除層；45~虛線；146、 246 柵極硅化物區(qū)域；244 屏蔽層；48、 148、 248 接觸蝕刻停止層；50 層間介電層；154、 254 接觸栓。
具體實(shí)施方式
本發(fā)明實(shí)施例提供一種金屬-氧化物-半導(dǎo)體(MOS)元件及其制造方法。 根據(jù)本發(fā)明之較佳實(shí)施例，上述MOS元件的制造方法的中間階段亦揭示于 附圖中。請(qǐng)參閱圖3，提供一基板20，可由一般的半導(dǎo)體材料或結(jié)構(gòu)形成，例如 硅塊材、絕緣層上有硅(SOI)基板、硅鍺(SiGe)基板、嵌入式硅鍺(eSiGe)基板、 鍺基板及其它半導(dǎo)體基板。淺溝槽絕緣(STI)區(qū)22形成于基板20中，定義出 一 NMOS元件區(qū)100以及一 PMOS元件區(qū)200。于NMOS元件區(qū)100中， 一柵極堆棧包括一柵極介電層130、 一柵極電極132以及一屏蔽層134，形 成于基板20上。于PMOS元件區(qū)200中，一柵極堆棧包括一柵極介電層230、 一柵極電極232以及一屏蔽層234，形成于基板20上。
柵極介電層130與230皆可采用一般常用的介電材料形成，例如氧化物、 高介電常數(shù)(high-k)材料、氮化物、氮氧化物，及上述材料的組合、以及視設(shè) 計(jì)需要而采用適合的材料。根據(jù)本發(fā)明的較佳實(shí)施例，柵極電極132與232 可采以多晶硅層或多晶硅含薄金屬層的形式形成，且多晶硅可分別摻雜n-型及p-型摻雜物?；蛘撸瑬艠O電極132與232可采以金屬材料形成。屏蔽層 134與234較佳者為介電材料氮化硅、氮氧化硅、碳化硅及其它介電材料。源極/漏極區(qū)域124與224分別形成于NMOS元件區(qū)100與PMOS元件 區(qū)200中。于PMOS元件區(qū)200中，另可形成SiGe應(yīng)力子(SiGe stressor), 其可施以一壓應(yīng)力于對(duì)應(yīng)PMOS元件的信道區(qū)。硅化物區(qū)域128形成于源極 /漏極區(qū)域124，以及硅化物區(qū)域228形成于源極/漏極區(qū)域224。于較佳實(shí)施 例中，硅化物區(qū)域128與228包括金屬(例如Ni、 Ni-Yb、 Ni-Pt及其它同性 質(zhì)的金屬材料或合金)與硅或SiGe于低溫下反應(yīng)形成。然而，亦可使用其它 金屬形成硅化物，例如鈷、鉬、鎂、鈀及其它同性質(zhì)的金屬材料或合金。硅 化物區(qū)域128與228可分別形成且分別包括不同材料。請(qǐng)參閱圖4， 一保護(hù)層40毯覆性地覆蓋該元件區(qū)100與200。保護(hù)層40 較佳者為一薄層，使得后續(xù)形成的蝕刻停止層所施于信道區(qū)域的應(yīng)變所造成 的副作用降至最低。于一較佳的實(shí)施例中，保護(hù)層40的厚度較佳為約小于 400埃(A)，更佳者為約小于200埃(A)。保護(hù)層40可包括氧化物、氮化物、 氮氧化物、上述材料的組合，及上述材料的多層結(jié)構(gòu)。圖4還顯示一可移除層42形成于保護(hù)層40上。于本發(fā)明較佳實(shí)施例中， 可移除層42為一光阻層。于其它實(shí)施例中，可移除層42為一旋涂玻璃介質(zhì) (spin-on glass,簡(jiǎn)稱SOG)層。于另一實(shí)施例中，可移除層42包括以化學(xué)氣 相沉積法(CVD)形成的介電材料，例如以電漿輔助化學(xué)氣相沉積法(PECVD)、 選擇區(qū)域化學(xué)氣相沉積法(SACVD)、及其它形式的化學(xué)氣相沉積法形成。較 佳者為，可移除層42與保護(hù)層40具有不同的蝕刻選擇特性。在圖5中，將可移除層42薄化以顯露出保護(hù)層40的頂部區(qū)域?？梢瞥?層42的薄化步驟可通過(guò)化學(xué)機(jī)械研磨法(CMP)或蝕刻法實(shí)現(xiàn)。上述蝕刻法包 括干式蝕刻法與濕式蝕刻法。于蝕刻或CMP步驟完成之后，部分的可移除 層42仍遺留在保護(hù)層40上，以保護(hù)下層的保護(hù)層40。圖6顯示露出的柵極電極132與232。接著，將露出的保護(hù)層40移除，
較佳者為以濕蝕刻或干蝕刻法移除。接著，移除屏蔽層134與234，使下層 的柵極電極132與232露出。在另一實(shí)施例中，于可移除層42的沉積步驟之后，即施以化學(xué)機(jī)械研 磨法(CMP)。該化學(xué)機(jī)械研磨法(CMP)于柵極電極132及/或232的表面露出 后即停止。其結(jié)果為，于所獲得的元件結(jié)構(gòu)中，位于虛線45上且位于柵極 電極132與232側(cè)壁上的間隙壁部分與保護(hù)層40部分被移除。圖7A與圖7B顯示柵極硅化物區(qū)域146與246的形成步驟示意圖，其中 以完全硅化(FUSI)柵極為例說(shuō)明。如同發(fā)明背景所知，為了形成硅化物區(qū)域， 必須形成一金屬層(未示出)于柵極電極132與232上(請(qǐng)參閱圖6)。接著，施 以一退火步驟使金屬層與下層的Si/SiGe層間發(fā)生反應(yīng)。接著，移除未反應(yīng) 的金屬層，移除的方以選用會(huì)侵^;未反應(yīng)金屬層而不會(huì)侵蝕硅化物的化學(xué)藥 劑。于其一實(shí)施例中，相同材質(zhì)的金屬層(未示出)形成于柵極電極132與232 上，結(jié)果圖示于圖7A，其所獲得的硅化物柵極146與246具有相同組成的 硅化物。在另一實(shí)施例中，請(qǐng)參閱圖7B，不同材質(zhì)的金屬層沉積于柵極電 極132與232上，其所獲得的硅化物柵極164與246具有不同的組成。在一 比較實(shí)施例中，屏蔽層244形成以保護(hù)柵極電極132與232之一(例如柵極電 極232)，且僅柵極電極132硅化成硅化物柵極164。接著再將屏蔽層244移 除。相同地，可形成另一屏蔽層(未示出)以保護(hù)柵極硅化物146，且柵極電 極232硅化形成硅化物柵極246。所獲得的結(jié)構(gòu)與圖7A所示的結(jié)構(gòu)相似。 于此實(shí)施例中，硅化物柵極164與246可包括不同的金屬硅化物，較佳為具 有不同功函數(shù)(work fimction)的硅化物柵極。本發(fā)明實(shí)施例特別適用于形成MOS元件，其柵極硅化物區(qū)域與源極/漏 極硅化物區(qū)域具有不同的組成，其中"不同的組成"定義為用以形成源極/漏極 硅化物區(qū)域或柵極硅化物區(qū)域的金屬，彼此之間包括至少一不同的金屬元 素。再者，"不同的組成"亦可表示該柵極硅化物區(qū)域與源極/漏極硅化物區(qū)域 的金屬元素含量的百分比實(shí)質(zhì)上不同，即使上述金屬層中的金屬元素種類實(shí) 質(zhì)上相同。例如，若是于柵極硅化物區(qū)域與源極/漏極硅化物區(qū)域中的一金屬 元素具有一實(shí)質(zhì)的含量百分比差異，例如其差異大于約百分之五，所形成的硅化物亦被視為具有不同的組成。本發(fā)明實(shí)施例亦適用于形成柵極硅化物區(qū) 域與對(duì)應(yīng)的源極/漏極硅化物區(qū)域，具有實(shí)質(zhì)上不同的厚度。例如，一 FUSI 柵極硅化物區(qū)域的厚度可大于源極/漏極硅化物區(qū)域的厚度。圖8及圖9顯示根據(jù)本發(fā)明另一實(shí)施例的柵極硅化物區(qū)域的形成步驟示 意圖。圖8所示的結(jié)構(gòu)與圖3所示的結(jié)構(gòu)相似，不同之處在于柵極堆棧，例 如位于元件區(qū)域200的柵極堆桟還包括一額外的多晶硅層236及一額外的屏 蔽層23S。有鑒于此，柵極電極232具有較小的厚度，例如其厚度可能只有 柵極電極132厚度的一半。由于柵極電極132與232具有不同的厚度，所獲 得的硅化物柵極146與246將具有不同的組成。在一比較實(shí)施例中，于圖4 到圖6所示的步驟實(shí)施之后，相繼移除標(biāo)號(hào)為134、 238、 236與234的層以 形成如圖9所示的結(jié)構(gòu)。于后續(xù)形成的硅化物步驟中，由于柵極電極232的 厚度小于柵極電極132的厚度，所獲得的柵極硅化物區(qū)域具有不同的組成。 例如，當(dāng)形成鎳硅化物時(shí)，硅化物柵極146可包括NiSi,而硅化物柵極246(請(qǐng) 參閱圖7)則可包括Ni2Si。通過(guò)調(diào)整柵極電極132與232(請(qǐng)參閱圖3)的厚度， 以及用以形成硅化物柵極146與246所采用的金屬，因此可得到不同組成的 硅化物柵極146與246。于目前所討論的實(shí)施例中，柵極硅化物區(qū)域是將柵極電極132與232硅 化而形成。于其它實(shí)施例中，可先將柵極電極132與232蝕除，再將導(dǎo)電材 料填入蝕除柵極電極132與232所形成的開(kāi)口中。上述導(dǎo)電材料包括金屬、 金屬硅化物、金屬硅化物及其它導(dǎo)電材料。圖10顯示根據(jù)本發(fā)明實(shí)施例形成接觸蝕刻停止層(CESL)48的示意圖， 其包括通常使用的介電層，例如氮化硅、氮氧化硅、碳化硅、上述材料的組 合、及上述材料的多層結(jié)構(gòu)。除了作為停止蝕刻步驟的目的之外，CESL層 48亦作為施予應(yīng)力于相對(duì)MOS元件的信道區(qū)域。較佳者為，于NMOS元件 區(qū)域100上的部分CESL層148具張應(yīng)力(tensile stress),而位于PMOS元件 區(qū)域200上的部分CESL層248具壓應(yīng)力(compressive stress)。應(yīng)注意的是， 為了有效地在對(duì)應(yīng)的MOS元件的信道區(qū)域施予應(yīng)力，較佳者為將CESL層 48設(shè)置盡量靠近于信道區(qū)域。有鑒于此，保護(hù)層40的厚度宜盡量降低。再者，如圖11所示， 一層間介電層(ILD) 50沉積于CESL層48上。層 間介電層50較佳者為低介電常數(shù)(low-k)介電層，例如，具有低的介電常數(shù) 約低于3.5。接著，蝕刻層間介電層50以形成接觸窗(未示出)于其中。通過(guò) CESL層48的幫助，可更精確的控制層間介電層50的蝕刻步驟。接著，移 除在接觸窗內(nèi)的CESL層48與保護(hù)層40，露出下層的硅化物柵極與源極/漏 極硅化物區(qū)域。接著，將一金屬材料填入接觸窗，較佳者為包括鎢、鈦、鋁、 銅及上述材料之組合，以形成接觸栓(contactplug) 154與254。以上所述的僅為本發(fā)明的較佳可行實(shí)施例，所述實(shí)施例并非用以限制本 發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說(shuō)明書(shū)及附圖內(nèi)容所作的等同 結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的專利保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括一基板；一柵極堆棧于該基板上；一源極/漏極區(qū)域鄰近該柵極堆棧；一源極/漏極硅化物區(qū)域于該一源極/漏極區(qū)域上；一保護(hù)層于該源極/漏極硅化物區(qū)域上，其中位于該柵極堆棧上的一區(qū)域大致上無(wú)該保護(hù)層；以及一接觸蝕刻停止層于該保護(hù)層上。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該保護(hù)層包括一部 分直接形成于該柵極堆棧上。
3. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該保護(hù)層的厚度約小 于400埃。
4. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該保護(hù)層包括一源極 保護(hù)及一漏極保護(hù)，且該源極保護(hù)及該漏極保護(hù)彼此間不連接。
5. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該接觸蝕刻停止層包 括一源極部分及一漏極部分，且該源極部分及該漏極部分彼此間不連接。
6. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極堆桟包括一柵 極硅化物區(qū)域。
7. 如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該源極/漏極硅化物 區(qū)域的厚度基本上與該柵極硅化物區(qū)域的厚度不同。
8. 如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該源極/漏極硅化物 區(qū)域的組成基本上與該柵極硅化物區(qū)域的組成不同。
9. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極堆棧包括一完 全硅化物柵極。
10. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極堆棧包括金屬。
11. 一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括 提供一基板；形成一柵極堆棧于該基板上；形成一源極/漏極區(qū)域鄰近該柵極堆棧；形成一源極/漏極硅化物區(qū)域于該一源極/漏極區(qū)域上； 形成一保護(hù)層于該源極/漏極硅化物區(qū)域上，且大致上移除位于該柵極堆 棧上的該保護(hù)層；以及形成一接觸蝕刻停止層于該保護(hù)層上。
12. 如權(quán)利要求ll所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該保護(hù) 層步驟包括一部分直接形成于該柵極堆棧上。
13. 如權(quán)利要求ll所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該 柵極堆棧步驟包括形成一柵極硅化物區(qū)域。
14. 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該源極 /漏極硅化物區(qū)域的厚度基本上與該柵極硅化物區(qū)域的厚度不同。
15. 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該源極 /漏極硅化物區(qū)域的組成基本上與該柵極硅化物區(qū)域的組成不同。
16. —種半導(dǎo)體結(jié)構(gòu)的制造方法，包括 提供一基板；形成一柵極堆棧于該基板上；形成一柵極硅化物區(qū)域于該柵極堆棧的一頂部中；形成一源極區(qū)域鄰近該柵極堆棧；形成一源極硅化物區(qū)域于該一源極區(qū)域上；形成一漏極區(qū)域鄰近該柵極堆棧且位于該柵極堆棧的對(duì)側(cè)；形成一漏極硅化物區(qū)域于該一漏極區(qū)域上，其中該源極及該漏極硅化物 區(qū)域與該柵極硅化物區(qū)具有實(shí)質(zhì)上不同的厚度或具實(shí)質(zhì)上不同的組成；形成一保護(hù)層于該源極/漏極硅化物區(qū)域上，形成一可移除層于該保護(hù)層 與該柵極堆棧上；將該可移除層薄化以露出該柵極堆棧上的該保護(hù)層；移除該柵極堆棧上的該保護(hù)層，將該柵極堆棧上的一柵極電極與一金屬 反應(yīng)以成為硅化物柵極；移除該可移除層；以及形成一接觸蝕刻停止層于該保護(hù)層上，且延伸于該柵極硅化物區(qū)域上。全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括一基板，一柵極堆棧于該基板上，一源極/漏極區(qū)域鄰近該柵極堆棧，一源極/漏極硅化物區(qū)域于該源極/漏極區(qū)域上，一保護(hù)層于該源極/漏極硅化物區(qū)域上，其中位于該柵極堆棧上的一區(qū)域大致上無(wú)該保護(hù)層，以及一接觸蝕刻停止層具一應(yīng)力于該保護(hù)層上，且延伸于該柵極堆棧上。
文檔編號(hào)H01L29/78GK101165917SQ200710102170
公開(kāi)日2008年4月23日 申請(qǐng)日期2007年4月29日 優(yōu)先權(quán)日2006年10月18日
發(fā)明者姚亮吉, 徐鵬富, 林煥哲, 王祥保, 鷹 金, 陶宏遠(yuǎn) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司