專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
作為本發(fā)明背景的傳統(tǒng)技術(shù)，存在專利文獻(xiàn)1所示的日本特開(kāi)平H6-342915號(hào)公報(bào)“MOS Type Power Semiconductor DeviceIncluding Protection Element and Manufacturing Method Thereof(包含保護(hù)元件的MOS型功率半導(dǎo)體裝置及其制造方法)”中所記載的半導(dǎo)體裝置。專利文獻(xiàn)1中所記載的半導(dǎo)體裝置不僅包括用于釋放施加給暴露于外部的外部柵電極端子的靜電的機(jī)構(gòu)，而且還包括柵電極端子中用于對(duì)柵電極進(jìn)行靜電保護(hù)的具有較大表面電阻(sheet resistance)的電阻器，從而使得可以有效地防止由于靜電而引起的柵絕緣膜(gate insulating film)的擊穿。
具體地，在專利文獻(xiàn)1中，當(dāng)人體等帶有靜電的物體與半導(dǎo)體裝置的外部柵電極端子接觸時(shí)，通過(guò)作為用于對(duì)靜電進(jìn)行放電的機(jī)構(gòu)即靜電放電保護(hù)元件而設(shè)置的雙向齊納二極管(bidirectional Zener diode)，在旁路(bypass)柵電極的同時(shí)，將靜電從外部柵電極端子釋放到處于地電位的源電極。同時(shí)，施加給外部柵電極端子的一部分靜電通過(guò)用于防護(hù)靜電的電阻器進(jìn)入柵電極，然后擴(kuò)散到柵電極內(nèi)部。然而，在專利文獻(xiàn)1所記載的傳統(tǒng)技術(shù)中，使形成電阻器的半導(dǎo)體薄膜的表面電阻大于形成柵電極的半導(dǎo)體薄膜的表面電阻。以這樣的一種方式，將進(jìn)入了柵電極的靜電快速擴(kuò)散到柵電極中以降低靜電密度，從而防止向柵絕緣膜施加高電場(chǎng)，并且防止了柵絕緣膜的擊穿。

發(fā)明內(nèi)容
通常，為了提高半導(dǎo)體裝置對(duì)靜電的承受能力，需要充分增大用作靜電放電保護(hù)元件的雙向齊納二極管的接合面積，并且需要充分減小靜電放電保護(hù)元件擊穿(breakdown)后的內(nèi)部電阻。而且，需要以一定的自由度設(shè)置用于防止靜電進(jìn)入的電阻器，其中為了獲得這種半導(dǎo)體裝置的靜電承受能力可以將電阻值設(shè)置成所希望的較大值。
在上述專利文獻(xiàn)1的傳統(tǒng)技術(shù)中，目標(biāo)半導(dǎo)體裝置是功率MOS型場(chǎng)效應(yīng)晶體管。而且，通過(guò)使用單層多晶硅(poly-Si)層，形成作為靜電放電保護(hù)元件的雙向齊納二極管和用于防止靜電進(jìn)入(即，用于保護(hù)柵電極)的保護(hù)電阻器。因此，以在有關(guān)的單層的同一層中形成的N+型多晶硅層、P+型多晶硅層和N+型多晶硅層的各側(cè)表面相互接觸的方式，通過(guò)形成PN結(jié)來(lái)構(gòu)成雙向齊納二極管。因此，通過(guò)單層多晶硅(poly-Si)的厚度，調(diào)節(jié)決定雙向齊納二極管的接合部分的接合面積的高度。
而且，一般地，在半導(dǎo)體裝置的芯片平面(chip plane)的布局方面，通常幾乎整個(gè)芯片平面的區(qū)域都被接地的源級(jí)單元(source cell)區(qū)域所覆蓋，而暴露于外部且連接到柵電極的外部柵電極端子區(qū)域(即，柵極接合墊(gate bonding pad，GP)區(qū)域)非常小。因此，需要在外部柵電極端子區(qū)域周圍的極小的面積中，形成靜電放電保護(hù)元件的雙向齊納二極管。因此，需要在極大的程度上確保決定雙向齊納二極管的接合部分的接合面積的寬度。因此，存在以下問(wèn)題很難充分增大雙向齊納二極管的接合面積，很難充分減小靜電放電保護(hù)元件擊穿后的內(nèi)部電阻，從而很難獲得足夠的半導(dǎo)體裝置的靜電承受能力。
同時(shí)，同樣僅通過(guò)單層的多晶硅調(diào)節(jié)由多晶硅形成的這種靜電進(jìn)入保護(hù)電阻器的電阻值，因此存在以下問(wèn)題不能獲得足夠大的、能夠使電阻器的表面電阻充分大于柵電極的表面電阻且能夠使柵電極中的靜電以所希望的速度快速擴(kuò)散的電阻值。
考慮到上述問(wèn)題做出了本發(fā)明。本發(fā)明的目的是提供一種作為異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管的半導(dǎo)體裝置，在該半導(dǎo)體裝置中，可以在不引起制造步驟大幅增加的情況下，充分增大作為靜電保護(hù)無(wú)源元件(passive element)的靜電放電保護(hù)元件的雙向齊納二極管的接合面積，還充分增大用于防止靜電進(jìn)入柵電極(用于保護(hù)柵電極)的保護(hù)電阻器的電阻值，從而使得對(duì)靜電的承受能力變大。本發(fā)明的目的還有提供一種上述半導(dǎo)體裝置的制造方法。
為了解決上述問(wèn)題，本發(fā)明的特征在于，通過(guò)相互交疊兩層半導(dǎo)體區(qū)域，形成異質(zhì)結(jié)晶體管的靜電保護(hù)無(wú)源元件。
本發(fā)明提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，其與所述半導(dǎo)體基體的第一主面接觸且由帶隙與所述半導(dǎo)體基體不同的半導(dǎo)體材料形成；柵電極，其隔著柵絕緣膜形成在靠近所述異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體的接合部分的一部分處；源電極，其連接到所述異質(zhì)半導(dǎo)體區(qū)域；以及漏電極，其連接到所述半導(dǎo)體基體。該半導(dǎo)體裝置還包括靜電保護(hù)無(wú)源元件，其隔著場(chǎng)絕緣膜形成在所述半導(dǎo)體基體上，其中，由包括一個(gè)或多個(gè)第一層的半導(dǎo)體區(qū)域、一個(gè)或多個(gè)第二層的半導(dǎo)體區(qū)域、以及所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域相互垂直交疊且接觸的接觸區(qū)域的堆疊型半導(dǎo)體區(qū)域構(gòu)成所述靜電保護(hù)無(wú)源元件。
本發(fā)明提供一種制造半導(dǎo)體裝置的半導(dǎo)體裝置制造方法，其中該半導(dǎo)體裝置具有半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，其與所述半導(dǎo)體基體的第一主面接觸且由帶隙與所述半導(dǎo)體基體不同的半導(dǎo)體材料形成；柵電極，其隔著柵絕緣膜形成在靠近所述異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體的接合部分的一部分處；源電極，其連接到所述異質(zhì)半導(dǎo)體區(qū)域；以及漏電極，其歐姆連接到所述半導(dǎo)體基體。該半導(dǎo)體裝置還包括隔著場(chǎng)絕緣膜形成在所述半導(dǎo)體基體上的靜電保護(hù)無(wú)源元件。所述方法包括場(chǎng)絕緣膜形成步驟，用于形成介于所述靜電保護(hù)無(wú)源元件與所述半導(dǎo)體基體之間的所述場(chǎng)絕緣膜，使得所述場(chǎng)絕緣膜的膜厚比所述柵絕緣膜的膜厚厚；第一層半導(dǎo)體膜形成步驟，用于在形成所述異質(zhì)半導(dǎo)體區(qū)域?qū)訒r(shí)，通過(guò)使用相同的第一層半導(dǎo)體膜，分別在所述半導(dǎo)體基體和所述場(chǎng)絕緣膜上，形成所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體層和所述靜電保護(hù)無(wú)源元件的第一層半導(dǎo)體區(qū)域的半導(dǎo)體層；以及第一層半導(dǎo)體膜分割步驟，用于將所形成的第一層半導(dǎo)體膜分割成多個(gè)預(yù)定區(qū)域，該多個(gè)預(yù)定區(qū)域是所述異質(zhì)半導(dǎo)體區(qū)域和所述靜電保護(hù)無(wú)源元件的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域，其中，將預(yù)定導(dǎo)電類型的雜質(zhì)引入通過(guò)在所述第一層半導(dǎo)體膜分割步驟中分割所述第一層半導(dǎo)體膜而形成的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域中。
根據(jù)本發(fā)明的半導(dǎo)體裝置，采用以下結(jié)構(gòu)通過(guò)相互交疊兩層半導(dǎo)體區(qū)域，形成異質(zhì)結(jié)晶體管的靜電保護(hù)無(wú)源元件。因此，靜電保護(hù)無(wú)源元件可以形成為以下模式即使在芯片平面上這樣有限的狹小的區(qū)域中也能獲得對(duì)靜電的足夠承受能力。例如，可以使構(gòu)成靜電保護(hù)無(wú)源元件的雙向齊納二極管的接合面積足夠大，由此可以使有關(guān)的靜電放電元件擊穿后的內(nèi)部電阻足夠小。從而獲得可以提供對(duì)靜電具有大的承受能力的半導(dǎo)體裝置的效果。


通過(guò)以下結(jié)合附圖的說(shuō)明和所附權(quán)利要求書(shū)，本發(fā)明的典型實(shí)施例將更加顯而易見(jiàn)。應(yīng)該理解，這些附圖僅示出典型實(shí)施例，因此不應(yīng)認(rèn)為它們是對(duì)本發(fā)明范圍的限制。通過(guò)使用以下附圖更加具體和詳細(xì)地說(shuō)明本發(fā)明的典型實(shí)施例，其中圖1是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第一實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖；圖2是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第二實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖；圖3是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第三實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖；圖4是示出表示圖1中的靜電放電保護(hù)元件和場(chǎng)效應(yīng)晶體管的連接狀態(tài)的等效電路(equivalent circuit)的電路圖；圖5是示出圖1的保護(hù)電阻器進(jìn)一步連接到圖4的等效電路時(shí)的等效電路的電路圖；圖6是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第一步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖7是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第二步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖8是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第三步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖9是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第四步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖10是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第五步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖11是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第六步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖12是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第七步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖13是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第八步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖14是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第九步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖15是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第十步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖16是示出根據(jù)本發(fā)明的第一實(shí)施例在制造半導(dǎo)體裝置的第十一步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖；圖17是示出傳統(tǒng)技術(shù)中的場(chǎng)效應(yīng)晶體管的芯片平面的芯片平面布局圖；以及圖18是示意性示出傳統(tǒng)半導(dǎo)體裝置中的場(chǎng)效應(yīng)晶體管的裝置橫截面結(jié)構(gòu)的橫截面圖。
具體實(shí)施例方式
以下參照附圖對(duì)根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法的最佳實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
第一實(shí)施例通過(guò)使用圖1對(duì)本發(fā)明第一實(shí)施例中的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。圖1是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第一實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖。
結(jié)構(gòu)例子在圖1的半導(dǎo)體裝置100中，附圖右側(cè)部分示出異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50的單位單元(unit cell)。盡管實(shí)際上多個(gè)單位單元通過(guò)并聯(lián)連接形成晶體管，但是通過(guò)使用該橫截面結(jié)構(gòu)作為代表對(duì)有關(guān)的晶體管進(jìn)行說(shuō)明。而且，附圖的左側(cè)部分示出作為靜電保護(hù)無(wú)源元件在場(chǎng)氧化膜8即場(chǎng)絕緣膜上形成的靜電放電保護(hù)元件60和保護(hù)電阻器70的結(jié)構(gòu)。
首先，對(duì)構(gòu)成圖1的半導(dǎo)體裝置100的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50中的靜電放電保護(hù)元件60和保護(hù)電阻器70的平面布局進(jìn)行說(shuō)明。
由構(gòu)成靜電放電保護(hù)元件60的雙向齊納二極管和用于防止靜電進(jìn)入(用于保護(hù)柵電極)的保護(hù)電阻器70所占用的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50的半導(dǎo)體芯片的平面區(qū)域與傳統(tǒng)技術(shù)中的場(chǎng)效應(yīng)晶體管的情況類似。例如，如圖17中的傳統(tǒng)技術(shù)的半導(dǎo)體芯片的平面布局圖所示，在包含暴露于外部的外部柵電極端子的外部柵電極端子區(qū)域(柵極接合墊(GP)區(qū)域)21的周圍形成該區(qū)域。圖17是示出傳統(tǒng)技術(shù)中的場(chǎng)效應(yīng)晶體管的芯片平面的芯片平面布局圖。同樣，在本發(fā)明的第一實(shí)施例中，作為與以上結(jié)構(gòu)類似的結(jié)構(gòu)，在外部柵電極端子區(qū)域(柵極接合墊(GP)區(qū)域)21周圍的狹小區(qū)域中配置靜電放電保護(hù)元件60的雙向齊納二極管和這種靜電進(jìn)入保護(hù)電阻器70。
具體地，如圖17所示，幾乎整個(gè)場(chǎng)效應(yīng)晶體管芯片19的平面區(qū)域都被源級(jí)單元區(qū)域27所覆蓋，并且需要在暴露于外部的用于連接?xùn)烹姌O的外部柵電極端子區(qū)域(柵極接合墊(GP)區(qū)域)21周圍的極小的面積內(nèi)，形成靜電放電保護(hù)元件的雙向齊納二極管和用于防止靜電進(jìn)入的保護(hù)電阻器。具體地，形成如下結(jié)構(gòu)在外部柵電極端子區(qū)域21周圍的狹小區(qū)域中，形成構(gòu)成雙向齊納二極管的N+型多晶硅區(qū)域23、P+型多晶硅區(qū)域24和N+型多晶硅區(qū)域25以及用于防止靜電進(jìn)入的保護(hù)電阻器22。在這種情況下，N+型多晶硅區(qū)域23、P+型多晶硅區(qū)域24和N+型多晶硅區(qū)域25與構(gòu)成圖1的靜電放電保護(hù)元件60的第一層的N+型多晶硅區(qū)域14和第二層的P+型多晶硅區(qū)域15相對(duì)應(yīng)。而且，保護(hù)電阻器22與構(gòu)成圖1的保護(hù)電阻器70的第一層的N+型電阻器層9和第二層的N+型電阻器層12相對(duì)應(yīng)。
這里，用作靜電放電保護(hù)元件的雙向齊納二極管的一側(cè)端子的N+型多晶硅區(qū)域23通過(guò)保護(hù)電阻器22經(jīng)由柵極引線(gaterunner)26連接?xùn)烹姌O。同時(shí)，用作雙向齊納二極管的另一側(cè)端子的N+型多晶硅區(qū)域25連接到源電極端子區(qū)域(源級(jí)墊(source pad)區(qū)域)20。
接著，對(duì)圖1的半導(dǎo)體裝置100的裝置橫截面的結(jié)構(gòu)進(jìn)行說(shuō)明。
在圖1的半導(dǎo)體裝置100的裝置橫截面的結(jié)構(gòu)中，在使用例如碳化硅(SiC)作為半導(dǎo)體材料的N-型高濃度(N+)SiC基片區(qū)域1的第一主面上，形成N-型低濃度(N-)SiC漏極區(qū)域2，并形成半導(dǎo)體基體。作為半導(dǎo)體基體的該N-型SiC漏極區(qū)域2由在N+型SiC基片區(qū)域1上生長(zhǎng)的外延層構(gòu)成。作為形成半導(dǎo)體基體的SiC，存在一些多晶型(多晶形式)。這里，使用作為代表的四層六方晶體碳化硅(4H-SiC)。在圖1中，省略了N+型SiC基片區(qū)域1和N-型SiC漏極區(qū)域2的厚度的概念。實(shí)際上，N+型SiC基片區(qū)域1的厚度為幾百微米，而N-型SiC漏極區(qū)域2的厚度從幾微米到十幾微米。
在N-型SiC漏極區(qū)域2的第一主面內(nèi)部所希望的位置上，形成P型阱(well)區(qū)域3作為用于將漏電極16的電場(chǎng)限制在N-型SiC漏極區(qū)域2的第一主面?zhèn)鹊膱?chǎng)限制層。
而且，如圖1的右側(cè)部分的場(chǎng)效應(yīng)晶體管50的橫截面結(jié)構(gòu)所示，在N-型SiC漏極區(qū)域2的第一主面的所希望的位置上，形成例如由作為半導(dǎo)體材料的多晶硅制成的異質(zhì)半導(dǎo)體區(qū)域4。N-型SiC漏極區(qū)域2的SiC和異質(zhì)半導(dǎo)體區(qū)域4的多晶硅在帶隙(band gap)和電子親和性(electron affinity)方面互不相同。因此，在N-型SiC漏極區(qū)域2和異質(zhì)半導(dǎo)體區(qū)域4之間的接合界面上形成異質(zhì)結(jié)。
而且，在靠近N-型SiC漏極區(qū)域2和異質(zhì)半導(dǎo)體區(qū)域4的接合部分的一部分位置上，隔著柵絕緣膜5形成柵電極6。異質(zhì)半導(dǎo)體區(qū)域4直接歐姆連接到源電極7。同時(shí)，漏電極16通過(guò)低電阻歐姆連接到N+型SiC基片區(qū)域1的背面。
這里，在圖1的半導(dǎo)體裝置100中，作為形成圖1右側(cè)部分中的場(chǎng)效應(yīng)晶體管50的靜電保護(hù)無(wú)源元件的本發(fā)明特有的裝置結(jié)構(gòu)，如圖1左側(cè)部分中的靜電放電保護(hù)元件60和保護(hù)電阻器70的結(jié)構(gòu)所示，在比柵絕緣膜5厚的場(chǎng)氧化膜8上，使用堆疊型無(wú)源元件(stacked passive element)的結(jié)構(gòu)。具體地，由一個(gè)或多個(gè)第一層的半導(dǎo)體區(qū)域，例如多晶硅區(qū)域，和一個(gè)或多個(gè)第二層的半導(dǎo)體區(qū)域，例如多晶硅區(qū)域，構(gòu)成堆疊型無(wú)源元件，該堆疊型無(wú)源元件具有第一層的半導(dǎo)體區(qū)域和第二層的半導(dǎo)體區(qū)域相互垂直交疊且接觸的接觸區(qū)域，從而由靜電放電保護(hù)元件60和保護(hù)電阻器70構(gòu)成該堆疊型無(wú)源元件。
而且，在為了形成異質(zhì)半導(dǎo)體區(qū)域4而作為圖1右側(cè)部分的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50沉積的半導(dǎo)體膜的多晶硅層被分別分割成預(yù)定作為第一層的多晶硅區(qū)域9和14的多個(gè)島狀區(qū)域(islandregion)且分割后的多晶硅區(qū)域9和14相互電絕緣的狀態(tài)下，形成第一層中的靜電放電保護(hù)元件60和保護(hù)電阻器70的多晶硅層。而且，第二層中的靜電放電保護(hù)元件60和保護(hù)電阻器70的多晶硅層形成為使得為了形成柵電極6而作為圖1右側(cè)部分的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50沉積的半導(dǎo)體膜的多晶硅層可以被分別分割成預(yù)定作為第二層的多晶硅區(qū)域12和15的一個(gè)或多個(gè)島狀區(qū)域，并且所沉積的半導(dǎo)體膜的多晶硅層可以交疊在均被分割成一個(gè)或多個(gè)區(qū)域的第一層的多晶硅區(qū)域9和14上。這里，均被分割成一個(gè)或多個(gè)區(qū)域的第一層的多晶硅區(qū)域9和14以及第二層的多晶硅區(qū)域12和15被分割成所希望的具有預(yù)定任意大小的島狀區(qū)域。
對(duì)于靜電放電保護(hù)元件60，為了形成雙向齊納二極管，由相互不同的導(dǎo)電類型的組件形成第一層和第二層的半導(dǎo)體區(qū)域，并且構(gòu)成靜電放電保護(hù)元件60以便這兩個(gè)半導(dǎo)體區(qū)域的接觸區(qū)域可以形成PN結(jié)面。具體地，如圖1的中央部分所示，作為第一層的多晶硅區(qū)域14，使為了形成異質(zhì)半導(dǎo)體區(qū)域4而沉積的半導(dǎo)體膜的多晶硅具有例如與半導(dǎo)體基體的導(dǎo)電類型相同的N+型導(dǎo)電類型，并將所沉積的半導(dǎo)體膜的多晶硅分割成多個(gè)區(qū)域。例如，通過(guò)為了形成柵絕緣膜5而沉積的氧化膜，使分割后的第一層的多晶硅區(qū)域14的區(qū)域間間隙相互絕緣和分離。而且，以交替交疊于多個(gè)第一層的多晶硅區(qū)域14上、同時(shí)在位置上從多個(gè)第一層的多晶硅區(qū)域14偏移以橋接多晶硅區(qū)域14的形式，形成為了形成柵電極6而沉積的多晶硅，作為第二層的多晶硅區(qū)域15。這樣沉積的多晶硅的導(dǎo)電類型為與第一層的多晶硅區(qū)域14的導(dǎo)電類型不同的P+型導(dǎo)電類型。第一層的多晶硅區(qū)域14和第二層的多晶硅區(qū)域15相互接合，從而形成PN結(jié)，并形成雙向齊納二極管。
具體地，在圖1的靜電放電保護(hù)元件60中，包含兩個(gè)N+型多晶硅區(qū)域14的第一層和包含一個(gè)P+型多晶硅區(qū)域15的第二層這兩個(gè)層相互連接，以便在相互交替偏移的位置處交疊并橋接多晶硅區(qū)域14。以這樣的一種方式，由各接合部分構(gòu)成PN結(jié)面，并形成一個(gè)雙向齊納二極管。
這里，如上所述，在靜電放電保護(hù)元件60的雙向齊納二極管中，其中一個(gè)N+型多晶硅區(qū)域14連接到源電極7，而另一個(gè)N+型多晶硅區(qū)域14連接到外部柵電極端子區(qū)域(GP區(qū)域)11。通過(guò)這樣的連接，即使向暴露于外部的外部柵電極端子區(qū)域(GP區(qū)域)11施加靜電，靜電也不直接施加給柵電極6，而通過(guò)靜電放電保護(hù)元件60的雙向齊納二極管釋放到源電極7。
而且，對(duì)于保護(hù)電阻器70，為了形成用于保護(hù)柵電極的具有所希望的電阻值的電阻器，由相同導(dǎo)電類型的組件形成第一層和第二層的半導(dǎo)體區(qū)域，并且第一層和第二層的半導(dǎo)體區(qū)域相互接觸，從而構(gòu)成多個(gè)電阻器串聯(lián)連接的堆疊型電阻器。具體地，如圖1的左側(cè)部分所示，作為第一層的電阻器層9，使為了形成異質(zhì)半導(dǎo)體區(qū)域4而沉積的多晶硅具有例如與半導(dǎo)體基體的導(dǎo)電類型相同的N+型導(dǎo)電類型，并且將所沉積的多晶硅分割成多個(gè)區(qū)域。以與靜電放電保護(hù)元件60的情況類似的方式，例如，通過(guò)為了形成柵絕緣膜5而沉積的氧化膜，使分割后的第一層的電阻器層9的區(qū)域間間隙相互絕緣和分離。而且，以與靜電放電保護(hù)元件60的情況類似的方式，以交替交疊于多個(gè)第一層的電阻器層9上、同時(shí)在位置上從多個(gè)第一層的電阻器層9偏移以橋接電阻器層9的形式，形成為了形成柵電極6而沉積的多晶硅，作為第二層的電阻器層12。由此所沉積的多晶硅的導(dǎo)電類型是與第一層的電阻器層9的導(dǎo)電類型相同的N+型導(dǎo)電類型。第一層的電阻器層9和第二層的電阻器層12相互串聯(lián)連接，從而使得可以實(shí)現(xiàn)較高電阻值。
具體地，在圖1的保護(hù)電阻器70中，包含兩個(gè)N+型電阻器層9的第一層和包含一個(gè)N+型電阻器層12的第二層這兩層相互連接，以便在相互交替偏移的位置處交疊并橋接N+型電阻器層9。以這樣的一種方式，作為堆疊型電阻器，三個(gè)電阻器相互串聯(lián)連接。
這里，如上所述，在保護(hù)電阻器70中，其中一個(gè)N+型電阻器層9連接到外部柵電極端子區(qū)域(GP區(qū)域)11，而另一個(gè)N+型電阻器層9連接到內(nèi)部柵電極(Gin)10，由此連接到場(chǎng)效應(yīng)晶體管50的柵電極6。這里，雙向齊納二極管的另一個(gè)N+型多晶硅區(qū)域14也連接到外部柵電極端子區(qū)域(GP區(qū)域)11。
注意，內(nèi)部柵電極(Gin)10通過(guò)如圖17所示的柵極引線26連接到由第二層的多晶硅形成的柵電極6。通過(guò)這種連接，即使在向暴露于外部的外部柵電極端子區(qū)域(GP區(qū)域)11施加靜電的情況下，未通過(guò)靜電放電保護(hù)元件60的雙向齊納二極管放電的一部分靜電進(jìn)入柵電極6側(cè)，也能通過(guò)表面電阻充分高于柵電極6的表面電阻的保護(hù)電阻器70，使靜電以足夠高的速度在柵電極6中擴(kuò)散，并且不會(huì)向柵絕緣膜5施加高電場(chǎng)，從而使得可以防止發(fā)生柵絕緣膜5的電擊穿。
該實(shí)施例的半導(dǎo)體裝置的功能接著，對(duì)圖1所示的半導(dǎo)體裝置100的功能進(jìn)一步加以說(shuō)明。
該實(shí)施例的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管的基本操作與專利文獻(xiàn)1和日本特開(kāi)2003-318398號(hào)公報(bào)“Silicon Carbide SemiconductorDevice(碳化硅半導(dǎo)體裝置)”中所記載的操作基本類似。然而，該實(shí)施例的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管不具有如普通功率MOSFET中的通道區(qū)域(channel region)，因此，該實(shí)施例的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管可以是電阻較低并且損失小的場(chǎng)效應(yīng)晶體管。
首先，通過(guò)使用圖4和圖5的等效電路圖，對(duì)圖1所示的半導(dǎo)體裝置100的功能進(jìn)行說(shuō)明，其中圖4和圖5示出半導(dǎo)體裝置100中作為異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管50的靜電保護(hù)無(wú)源元件設(shè)置的靜電放電保護(hù)元件60和保護(hù)電阻器70以及場(chǎng)效應(yīng)晶體管50之間的連接關(guān)系。這里，圖4是示出表示圖1的靜電放電保護(hù)元件60和場(chǎng)效應(yīng)晶體管50之間的連接狀態(tài)的等效電路的電路圖，圖5是示出將圖1的保護(hù)電阻器70進(jìn)一步連接到圖4的等效電路的情況下的等效電路的電路圖。
如圖4的等效電路所示，采用以下結(jié)構(gòu)在場(chǎng)效應(yīng)晶體管32(圖1的場(chǎng)效應(yīng)晶體管50)的源電極端子29(圖1的源電極7)和柵電極端子30(圖1的外部柵電極端子區(qū)域11)之間，連接雙向齊納二極管31(由圖1中的第一層的N+型多晶硅區(qū)域14和第二層的P+型多晶硅區(qū)域15構(gòu)成的靜電放電保護(hù)元件60)，作為用于對(duì)施加給柵電極端子30的靜電進(jìn)行放電的保護(hù)元件。
因此，即使人體等帶有靜電的物體接觸暴露于外部的柵極端子30，靜電電位也不會(huì)被直接施加給場(chǎng)效應(yīng)晶體管32的柵電極，并且可以通過(guò)雙向齊納二極管31將該電位釋放到源電極端子29側(cè)。因此，即使可能施加了容易導(dǎo)致圖1的柵絕緣膜5擊穿的異常高電位，也可以防止柵絕緣膜5的嚴(yán)重?fù)p壞，并且可以防止場(chǎng)效應(yīng)晶體管32無(wú)法工作的情況。
而且，如圖1的裝置橫截面的結(jié)構(gòu)所示，為了吸收對(duì)柵電極6的輸入電壓，在場(chǎng)氧化膜8上形成表面電阻值比柵電極6的表面電阻大的保護(hù)電阻器70(由圖1的第一層的N+型多晶硅區(qū)域9和第二層的N+型多晶硅區(qū)域12構(gòu)成的堆疊型電阻器)，用于保護(hù)場(chǎng)效應(yīng)晶體管50的柵電極6。保護(hù)電阻器70的兩端各自連接到外部柵電極端子區(qū)域(GP區(qū)域)11和內(nèi)部柵電極端子區(qū)域(Gin區(qū)域)10，使得可以在外部柵電極端子區(qū)域11和內(nèi)部柵電極端子區(qū)域10之間連接保護(hù)電阻器70。
通過(guò)這樣連接保護(hù)電阻器70，如圖5的等效電路所示，表面電阻值比柵電極6的表面電阻大的柵極保護(hù)電阻器33(圖1的保護(hù)電阻器70)的一端連接到雙向齊納二極管31與柵電極端子30(圖1的外部柵電極端子區(qū)域(GP區(qū)域)11)連接的一側(cè)，而柵極保護(hù)電阻器33的另一端連接到場(chǎng)效應(yīng)晶體管32的柵電極(圖1的通過(guò)內(nèi)部柵電極端子區(qū)域(Gin區(qū)域)10的柵電極6)。
結(jié)果，即使人體等帶有靜電的物體接觸暴露于外部的柵極端子30，也不會(huì)將靜電的電位直接施加給場(chǎng)效應(yīng)晶體管32的柵電極，并且將進(jìn)入了場(chǎng)效應(yīng)晶體管32的柵電極的一部分靜電快速擴(kuò)散到柵電極中，可以防止將導(dǎo)致柵絕緣膜5電擊穿的這種異常電場(chǎng)施加給有關(guān)的柵電極。
接著對(duì)以下點(diǎn)進(jìn)行說(shuō)明，即該實(shí)施例中的半導(dǎo)體裝置100比傳統(tǒng)技術(shù)的半導(dǎo)體裝置，例如專利文獻(xiàn)1中所示的半導(dǎo)體裝置，具有更卓越的靜電保護(hù)功能。
首先，通過(guò)使用圖18的元件橫截面圖，對(duì)專利文獻(xiàn)1中所述的傳統(tǒng)半導(dǎo)體裝置的裝置結(jié)構(gòu)進(jìn)行說(shuō)明。圖18是示意性示出專利文獻(xiàn)1所示的傳統(tǒng)半導(dǎo)體裝置中的場(chǎng)效應(yīng)晶體管的裝置橫截面圖的橫截面圖。
同樣，在圖18所示的傳統(tǒng)半導(dǎo)體裝置400中，以與本發(fā)明的圖1中的半導(dǎo)體裝置100的情況基本類似的方式，在圖18的右側(cè)部分形成場(chǎng)效應(yīng)晶體管，而在圖18的左側(cè)部分形成用于防止靜電的無(wú)源元件。然而，圖18的半導(dǎo)體裝置400中的無(wú)源元件不是形成為如在本發(fā)明的情況中的由兩層構(gòu)成的堆疊結(jié)構(gòu)，而是僅由一層構(gòu)成。在同一層中形成由形成雙向齊納二極管的N+型多晶硅區(qū)域37、P+型多晶硅區(qū)域38和N+型多晶硅區(qū)域39構(gòu)成的靜電放電保護(hù)元件以及由N+型多晶硅區(qū)域構(gòu)成的電阻器36。
場(chǎng)效應(yīng)晶體管44具有與本發(fā)明的圖1中的半導(dǎo)體裝置100的情況下的結(jié)構(gòu)基本類似的結(jié)構(gòu)。然而，與本發(fā)明中的異質(zhì)結(jié)類型不同，場(chǎng)效應(yīng)晶體管44是MOS型晶體管。在場(chǎng)效應(yīng)晶體管44中，在半導(dǎo)體基體的N-型SiC漏極區(qū)域2內(nèi)形成的P型阱區(qū)域中，形成N+型源極擴(kuò)散層34和35，并且在N-型SiC漏極區(qū)域2上且接近N+型源極擴(kuò)散層34和35的位置處，隔著柵氧化膜40形成柵電極41和硅化物層42。而且，源電極7隔著層間絕緣膜43歐姆接觸N+型源極擴(kuò)散層34和35。形成層間絕緣膜43以覆蓋柵電極41和硅化物層42。
而且，作為圖18的傳統(tǒng)半導(dǎo)體裝置400中的靜電放電保護(hù)元件，如上所述，通過(guò)以在場(chǎng)氧化膜8內(nèi)的同一層中形成的N+型多晶硅區(qū)域37、P+型多晶硅區(qū)域38和N+型多晶硅區(qū)域39的相對(duì)側(cè)表面相互接觸的方式形成兩個(gè)PN結(jié)面，來(lái)構(gòu)成雙向齊納二極管。以與本發(fā)明的圖1中的半導(dǎo)體裝置100的情況類似的方式，將一側(cè)的N+型多晶硅區(qū)域37連接到外部柵電極端子區(qū)域G，而將另一側(cè)的N+型多晶硅區(qū)域39連接到源電極7。
而且，圖18的傳統(tǒng)半導(dǎo)體裝置400中的電阻器36沒(méi)有形成為如本發(fā)明的圖1中的半導(dǎo)體裝置100一樣由兩層構(gòu)成的堆疊結(jié)構(gòu)，而是由僅由單層N+型多晶硅區(qū)域構(gòu)成的N+型多晶硅區(qū)域形成。
如上所述，圖18的傳統(tǒng)半導(dǎo)體裝置400的結(jié)構(gòu)與本發(fā)明的第一實(shí)施例的半導(dǎo)體裝置100的結(jié)構(gòu)有很大的不同，其中后者包括如圖1所示構(gòu)造的靜電放電保護(hù)元件60和保護(hù)電阻器70。
具體地，在如圖1所示的本發(fā)明的半導(dǎo)體裝置100的異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管中，如上所述，對(duì)于靜電放電保護(hù)元件60，與圖18中的結(jié)構(gòu)不同，由第一層的N+型多晶硅區(qū)域14和第二層的P+型多晶硅區(qū)域15相互垂直且交替交疊以便P+型多晶硅區(qū)域15可以橋接N+型多晶硅區(qū)域14的接觸區(qū)域，形成齊納二極管的結(jié)面。因此，即使對(duì)于在外部柵電極端子區(qū)域(GP區(qū)域)11周圍有限的狹小區(qū)域上類似形成的半導(dǎo)體裝置100，僅可以確保在平面上與傳統(tǒng)半導(dǎo)體裝置400相同的占用面積，也使得可以獲得與傳統(tǒng)半導(dǎo)體裝置400中的接合面積相比足夠?qū)挼慕雍厦娣e，其中，在傳統(tǒng)半導(dǎo)體裝置400中，N+型多晶硅區(qū)域37、P+型多晶硅區(qū)域38和N+型多晶硅區(qū)域39通過(guò)它們的側(cè)表面(多晶硅層的膜厚部分)相互接觸。
因此，在具有如本發(fā)明的圖1中的半導(dǎo)體裝置100的雙向齊納二極管的靜電放電保護(hù)元件60中，可以使雙向齊納二極管的PN結(jié)面的接合面積較大。因此，當(dāng)向場(chǎng)效應(yīng)晶體管50的外部柵電極端子區(qū)域11施加靜電時(shí)，可以使雙向齊納二極管擊穿后的內(nèi)部電阻足夠小。因此，可以獲得以下效果可以確保半導(dǎo)體裝置100對(duì)靜電的承受能力大大大于如圖18所示的傳統(tǒng)半導(dǎo)體裝置400的承受能力。
注意，對(duì)于形成第一層的N+型多晶硅區(qū)域14和第二層的P+型多晶硅區(qū)域15的堆疊結(jié)構(gòu)的部件，如上所述，可以直接使用用于形成異質(zhì)半導(dǎo)體區(qū)域4和柵電極6的例如多晶硅層的半導(dǎo)體膜，其中異質(zhì)半導(dǎo)體區(qū)域4和柵電極6是形成場(chǎng)效應(yīng)晶體管50最初所需要的。因此，不需要大幅增加制造步驟，并且可以抑制制造成本的增加。
而且，同樣對(duì)于保護(hù)電阻器70，即使保護(hù)電阻器70的占用面積在平面上與圖18所示的傳統(tǒng)半導(dǎo)體裝置400的占用面積相同，也可以對(duì)保護(hù)電阻器70采用堆疊通過(guò)分割多晶硅而獲得的多個(gè)小區(qū)域的堆疊結(jié)構(gòu)。具體地，采用如下堆疊結(jié)構(gòu)，即第一層的N+型電阻器層9和第二層的N+型電阻器層12串聯(lián)連接以便在具有相互交疊的區(qū)域的同時(shí)交替橋接。因此，與圖18中所示的傳統(tǒng)半導(dǎo)體裝置400相比，可以增加保護(hù)電阻器70的電阻值的自由度。因而，使得可以將電阻值設(shè)置成獲得對(duì)靜電的足夠承受能力的值，并且可以獲得進(jìn)一步提高半導(dǎo)體裝置100對(duì)靜電的承受能力的效果。
而且，以與靜電放電保護(hù)元件60的情況類似的方式，對(duì)于用于形成第一層的N+型電阻器層9和第二層的N+型電阻器層12的堆疊結(jié)構(gòu)的部件，可以直接使用用于形成異質(zhì)半導(dǎo)體區(qū)域4和柵電極6的例如多晶硅層的半導(dǎo)體膜，其中異質(zhì)半導(dǎo)體區(qū)域4和柵電極6是形成場(chǎng)效應(yīng)晶體管50最初所需要的。因此，不需要大幅增加制造步驟，而且可以抑制制造成本的增加。
制造方法的例子接著，通過(guò)使用圖6～圖16對(duì)圖1所示的根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體裝置100的制造方法進(jìn)行說(shuō)明。這里，圖6～圖16是示出根據(jù)本發(fā)明的第一實(shí)施例制造半導(dǎo)體裝置100的各步驟中的中間產(chǎn)品的橫截面結(jié)構(gòu)的例子的橫截面圖。圖6～圖16分別示出在第一步驟到第十一步驟中制造的中間產(chǎn)品的例子。
首先，如圖6的第一步驟(半導(dǎo)體基體形成步驟)中的橫截面圖所示，通過(guò)外延生長(zhǎng)等在N+型SiC基片區(qū)域1上形成由N-型SiC形成的漏極區(qū)域2，并制作半導(dǎo)體基體。
接著，如圖7的第二步驟(P型阱區(qū)域形成步驟)中的橫截面圖所示，在N-型SiC漏極區(qū)域2中所希望的位置上形成P型阱區(qū)域3。在形成P型阱區(qū)域3時(shí)，盡管未示出，但首先形成抗蝕劑掩模(resist mask)的圖案，以在所希望的位置上形成P型阱區(qū)域3，然后通過(guò)離子注入(ion implantation)等注入Al和B等P型雜質(zhì)。之后，剝離抗蝕劑圖案，并進(jìn)行高溫退火處理，從而使得可以在所希望的位置上形成P型阱區(qū)域3。
接著，如圖8的第三步驟(場(chǎng)氧化膜形成步驟場(chǎng)絕緣模形成步驟)中的橫截面圖所示，在N-型SiC漏極區(qū)域2的所希望的位置(即，作為圖1中所示的靜電放電保護(hù)元件60和保護(hù)電阻器70的無(wú)源元件的形成區(qū)域)上，形成場(chǎng)氧化膜8，使得場(chǎng)氧化膜8的膜厚可以比后面說(shuō)明的柵絕緣膜5的膜厚厚。場(chǎng)氧化膜8是作為絕緣膜在N-型SiC漏極區(qū)域2的預(yù)定區(qū)域上形成的場(chǎng)絕緣膜，所以為了使用于消除靜電的靜電放電保護(hù)元件和保護(hù)電阻器等無(wú)源元件與N-型SiC漏極區(qū)域2完全絕緣和分離，可以使場(chǎng)絕緣膜8的膜厚較厚。例如，可以以如下方式形成場(chǎng)氧化膜8將化學(xué)氣相沉積(chemical vapor deposition，CVD)氧化膜沉積在N-型SiC漏極區(qū)域2的整個(gè)表面上，之后蝕刻成所希望的圖案。
接著，如圖9的第四步驟(第一層多晶硅層形成步驟第一層半導(dǎo)體膜形成步驟)中的橫截面圖所示，在場(chǎng)氧化膜8和N-型SiC漏極區(qū)域2上，沉積用于形成異質(zhì)半導(dǎo)體區(qū)域4的第一層的半導(dǎo)體層，例如，多晶硅層(poly-Si層)17。在N-型SiC漏極區(qū)域2上所沉積的該第一層多晶硅層(poly-Si層)17是帶隙不同于N-型SiC漏極區(qū)域2的半導(dǎo)體材料。多晶硅層17與N-型SiC漏極區(qū)域2形成異質(zhì)結(jié)，并且最終形成異質(zhì)半導(dǎo)體區(qū)域。同時(shí)使用第一層多晶硅層17作為用于形成靜電放電保護(hù)元件60的第一層多晶硅區(qū)域14和保護(hù)電阻器70的第一層電阻器層9的半導(dǎo)體層。
接著，如圖10的第五步驟(第一層多晶硅區(qū)域分割步驟第一層半導(dǎo)體膜分割步驟)中的橫截面圖所示，將第一層多晶硅層17分割成作為多個(gè)異質(zhì)半導(dǎo)體區(qū)域4和無(wú)源元件的第一層半導(dǎo)體區(qū)域的一個(gè)或多個(gè)預(yù)定區(qū)域。在圖10中，將N-型SiC漏極區(qū)域2上的第一層多晶硅層17分割為兩個(gè)異質(zhì)半導(dǎo)體區(qū)域4和4′。場(chǎng)氧化膜8上的第一層多晶硅層17是形成用于構(gòu)成靜電保護(hù)無(wú)源元件的雙向齊納二極管的靜電放電保護(hù)元件60和保護(hù)電阻器70的區(qū)域，并被分別分割成第一層N+型多晶硅區(qū)域14和14′以及第一層N+型電阻器層9和9′。
注意，盡管未示出，但是可以例如利用離子注入等方法，以如下方式形成成為靜電放電保護(hù)元件60和保護(hù)電阻器70的第一層N+型多晶硅區(qū)域14和14′以及第一層N+型電阻器層9和9′，該方式即引入預(yù)定導(dǎo)電類型的雜質(zhì)，例如導(dǎo)電類型與半導(dǎo)體基體的導(dǎo)電類型相同的例如N+型導(dǎo)電類型的雜質(zhì)，之后，形成抗蝕劑的圖案，并蝕刻第一層多晶硅層17。作為N+型的雜質(zhì)種類的代表性例子，可提及的有砷(As)和磷(P)。
接著，如圖11的第六步驟(柵絕緣膜形成步驟)中的橫截面圖所示，在場(chǎng)氧化膜8、N-型SiC漏極區(qū)域2、第一層N+型電阻器層9和9′以及第一層N+型多晶硅區(qū)域14和14′上，在包含有關(guān)區(qū)域的側(cè)表面在內(nèi)的整個(gè)表面上形成例如氧化膜的柵絕緣膜5，以覆蓋全部上述區(qū)域。然而，形成場(chǎng)效應(yīng)晶體管50的柵絕緣膜5，使得其膜厚可以大大薄于在圖8的第三步驟中形成的場(chǎng)氧化膜8的膜厚。
接著，如圖12的第七步驟(第一層N+型電阻器層和N+型多晶硅區(qū)域的露出步驟第一層半導(dǎo)體區(qū)域露出步驟)中的橫截面圖所示，清除在無(wú)源元件側(cè)的第一層半導(dǎo)體區(qū)域的上表面上所形成的柵絕緣膜5，即在成為靜電放電保護(hù)元件60和保護(hù)電阻器70的第一層N+型多晶硅區(qū)域14和14′以及第一層N+型電阻器層9和9′上所沉積的柵絕緣膜5。因而，露出各N+型多晶硅區(qū)域的表面(上表面)。可以通過(guò)由抗蝕劑形成圖案，蝕刻?hào)沤^緣膜5，并進(jìn)一步清除抗蝕劑，來(lái)實(shí)現(xiàn)用于露出第一層N+型多晶硅區(qū)域14和14′以及第一層N+型電阻器層9和9′的表面的這一步驟。注意，通過(guò)該柵絕緣膜5，第一層N+型電阻器層9和第一層N+型電阻器層9′也成為相互絕緣和分離的狀態(tài)，并且第一層N+型多晶硅區(qū)域14和第一層N+型多晶硅區(qū)域14′也成為相互絕緣和分離的狀態(tài)。
接著，如圖13的第八步驟(第二層多晶硅層形成步驟第二層半導(dǎo)體膜形成步驟)中的橫截面圖所示，在柵絕緣膜5、露出的第一層N+型多晶硅區(qū)域14和14′以及露出的第一層N+型電阻器層9和9′上，全部沉積用于形成柵電極6的第二層半導(dǎo)體層，例如，多晶硅層18。同時(shí)使用第二層多晶硅層18作為用于形成靜電放電保護(hù)元件60的第二層多晶硅區(qū)域15和保護(hù)電阻器70的第二層電阻器層12的半導(dǎo)體層。
接著，如圖14的第九步驟(第二層多晶硅層分割步驟第二層半導(dǎo)體膜分割步驟)中的橫截面圖所示，形成第二層多晶硅層18的圖案，以便將其分割成作為柵電極6的區(qū)域和無(wú)源元件的第二層半導(dǎo)體區(qū)域的一個(gè)或多個(gè)預(yù)定區(qū)域。具體地，在圖14中，形成第二層多晶硅層18的圖案，以便在形成場(chǎng)效應(yīng)晶體管50的柵電極形成區(qū)域中形成柵電極6；形成在用于形成靜電放電保護(hù)元件60的第一層N+型多晶硅區(qū)域14和14′上交疊的、同時(shí)位置上從第一層N+型多晶硅區(qū)域14和14′偏移以橋接N+型多晶硅區(qū)域14和14′的多晶硅區(qū)域，即第二層P+型多晶硅區(qū)域15；以及形成在用于形成保護(hù)電阻器70的第一層N+型電阻器層9和9′上交疊的、同時(shí)位置上從第一層N+型電阻器層9和9′偏移以橋接N+型電阻器層9和9′的多晶硅區(qū)域，即第二層N+型電阻器層12。
注意，盡管未示出，但是可以例如利用離子注入等方法，以如下方式形成成為靜電放電保護(hù)元件60和保護(hù)電阻器70的第二層P+型多晶硅區(qū)域15和第二層N+型電阻器層12，該方式即分別引入P+型(與第一層的導(dǎo)電類型不同的導(dǎo)電類型，例如，與半導(dǎo)體基體的導(dǎo)電類型不同的導(dǎo)電類型)和N+型(與第一層的導(dǎo)電類型相同的導(dǎo)電類型，例如，與半導(dǎo)體基體的導(dǎo)電類型相同的導(dǎo)電類型)雜質(zhì)，之后形成抗蝕劑的圖案，并蝕刻第二層多晶硅層18。
結(jié)果，在構(gòu)成靜電放電保護(hù)元件60的第一層N+型多晶硅區(qū)域14和14′與第二層P+型多晶硅區(qū)域15之間的接觸區(qū)域上形成PN結(jié)面，并且形成雙向齊納二極管。而且，形成第一層N+型電阻器層9和9′與第二層N+型電阻器層12相互串聯(lián)連接的堆疊型電阻器。注意，柵電極6的導(dǎo)電類型既可以是N+型也可以是P+型。
接著，如圖15的第十步驟(層間絕緣膜形成步驟漏電極形成步驟)中的橫截面圖所示，在柵電極6、第一層N+型多晶硅區(qū)域14和14′、第二層P+型多晶硅區(qū)域15、第一層N+型電阻器層9和9′、第二層N+型電阻器層12以及柵絕緣膜5上，全部形成層間絕緣膜13。然后，在N+型SiC基片區(qū)域1側(cè)形成漏電極16。之后，在層間絕緣膜13的所希望的位置上形成用于將源電極7連接到N+型多晶硅區(qū)域14的接觸孔(contact hole)。
最后，如圖16的第十一步驟(源電極形成步驟)中的橫截面圖所示，在層間絕緣膜13和接觸孔的全部表面上形成金屬布線層，并且蝕刻金屬布線層以便在預(yù)定區(qū)域上保留電極，從而形成源電極7。結(jié)果，形成源電極7，以便將形成場(chǎng)效應(yīng)晶體管50的異質(zhì)半導(dǎo)體區(qū)域4和4′與形成靜電放電保護(hù)元件60的一側(cè)的第一層N+型多晶硅區(qū)域14相互連接。這里，源電極7可通過(guò)外部源電極端子區(qū)域與外部電路連接。
同時(shí)，形成外部柵電極端子區(qū)域(GP區(qū)域)11，以便將靜電放電保護(hù)元件60的另一側(cè)的第一層N+型多晶硅區(qū)域14′和保護(hù)電阻器70的一側(cè)的第一層N+型電阻器層9相互連接，柵電極6可通過(guò)外部柵電極端子區(qū)域(GP區(qū)域)11與外部電路連接。而且，保護(hù)電阻器70的另一側(cè)的第一層N+型電阻器層9′連接到內(nèi)部柵電極端子區(qū)域(Gin區(qū)域)10，盡管未示出，但是通過(guò)柵極引線(如圖17的柵極引線26所示的連接線)，將保護(hù)電阻器70的另一側(cè)的第一層N+型電阻器層9′連接到柵電極6。以這樣一種方式，柵電極6可通過(guò)保護(hù)電阻器70與外部電路連接。
通過(guò)上述步驟，完成了本發(fā)明第一實(shí)施例中所示的圖1的半導(dǎo)體裝置100。如上所述，在圖1的半導(dǎo)體裝置100中，完全且成功地利用了兩層半導(dǎo)體膜，即形成作為場(chǎng)效應(yīng)晶體管50的構(gòu)成元件的異質(zhì)半導(dǎo)體區(qū)域4的例如多晶硅層17的第一層半導(dǎo)體膜和用于形成柵電極6的例如多晶硅層18的第二層半導(dǎo)體膜，并且可以不大幅增加制造步驟而形成作為本發(fā)明的特有構(gòu)件的堆疊型靜電放電保護(hù)元件60和保護(hù)電阻器70，作為場(chǎng)效應(yīng)晶體管50的靜電保護(hù)無(wú)源元件。
結(jié)果，不會(huì)產(chǎn)生由于制造步驟的大幅增加而引起的成本增加，可以在考慮到元件的切換速度和施加給柵絕緣膜5的最大電壓的同時(shí)，實(shí)現(xiàn)如在該實(shí)施例中所述的對(duì)靜電具有足夠高的承受能力的場(chǎng)效應(yīng)晶體管。勿庸置疑，可以將本發(fā)明的半導(dǎo)體裝置作為能夠?qū)?shí)現(xiàn)包括車輛使用在內(nèi)的用于各種用途的功率電子系統(tǒng)的小型化、輕型化和成本的降低有極大貢獻(xiàn)的半導(dǎo)體裝置來(lái)提供。
第二實(shí)施例接著對(duì)根據(jù)本發(fā)明的半導(dǎo)體裝置的第二實(shí)施例的裝置結(jié)構(gòu)進(jìn)行說(shuō)明。
結(jié)構(gòu)例子圖2是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第二實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖。圖2的半導(dǎo)體裝置200的基本整體結(jié)構(gòu)與第一實(shí)施例所示的圖1的半導(dǎo)體裝置100的結(jié)構(gòu)基本類似，以下僅對(duì)不同于圖1的半導(dǎo)體裝置100的部分進(jìn)行說(shuō)明。
注意，圖2的半導(dǎo)體裝置200是僅抽取了靜電放電保護(hù)元件60A存在的場(chǎng)氧化膜8上的區(qū)域的半導(dǎo)體裝置，并且圖2的場(chǎng)效應(yīng)晶體管50和保護(hù)電阻器70的區(qū)域與圖1的半導(dǎo)體裝置100中的類似。
與圖1的半導(dǎo)體裝置100中的靜電放電保護(hù)元件60相比較，在圖2的半導(dǎo)體裝置200中的靜電放電保護(hù)元件60A中，將第一層的多晶硅層17隔離成三個(gè)區(qū)域，并且使這三個(gè)區(qū)域形成為三個(gè)第一層的N+型多晶硅區(qū)域14。而且，隔離第二層的多晶硅層18，并使得第二層的多晶硅層18形成為兩個(gè)第二層的P+型多晶硅區(qū)域15。然后，三個(gè)第一層的N+型多晶硅區(qū)域14和兩個(gè)第二層的P+型多晶硅區(qū)域15形成配置在相互偏移的位置處且相互垂直交疊以使P+型多晶硅區(qū)域15可以橋接N+型多晶硅區(qū)域14的區(qū)域。以這樣一種方式，總共串聯(lián)連接四個(gè)齊納二極管。
利用這種結(jié)構(gòu)，可將通過(guò)相加每?jī)蓚€(gè)由第一層的N+型多晶硅區(qū)域14和第二層的P+型多晶硅區(qū)域15構(gòu)成的齊納二極管的承受能力而獲得的承受能力定義為雙向齊納二極管的單側(cè)承受能力，從而可以增加雙向齊納二極管對(duì)靜電的承受能力。
注意，盡管該實(shí)施例示出了用于形成四個(gè)齊納二極管的情況，但是可以以通過(guò)形成圖案將第一層的多晶硅層17和第二層的多晶硅層18分割成任意數(shù)量的方式，任意地確定齊納二極管的數(shù)量。以這樣一種方式，也可以發(fā)揮本發(fā)明所特有的以下效果。該效果是可通過(guò)將上述區(qū)域分割成數(shù)量較多的區(qū)域來(lái)增加設(shè)置承受能力時(shí)的自由度。而且，還可以根據(jù)情況將靜電放電保護(hù)元件60A構(gòu)成為由三層或更多層構(gòu)成的堆疊型雙向齊納二極管，而不將層數(shù)僅限制為兩層。
第三實(shí)施例接著，對(duì)根據(jù)本發(fā)明的半導(dǎo)體裝置的第三實(shí)施例的裝置結(jié)構(gòu)進(jìn)行說(shuō)明。
結(jié)構(gòu)例子圖3是示意性示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第三實(shí)施例中的場(chǎng)效應(yīng)晶體管的裝置橫截面的結(jié)構(gòu)的橫截面圖。圖3的半導(dǎo)體裝置300的基本整體結(jié)構(gòu)與第一實(shí)施例所示的圖1的半導(dǎo)體裝置100的結(jié)構(gòu)基本類似，以下僅對(duì)不同于圖1的半導(dǎo)體裝置100的部分進(jìn)行說(shuō)明。
注意，圖3的半導(dǎo)體裝置300是僅抽取保護(hù)電阻器70A存在的場(chǎng)氧化膜8上的區(qū)域的半導(dǎo)體裝置，并且圖3的場(chǎng)效應(yīng)晶體管50和靜電放電保護(hù)元件60的區(qū)域與圖1的半導(dǎo)體裝置100中的類似。
與圖1的半導(dǎo)體裝置100中的保護(hù)電阻器70相比較，在圖3的半導(dǎo)體裝置300的保護(hù)電阻器70A中，將第一層的多晶硅層17隔離成三個(gè)區(qū)域，并且使這三個(gè)區(qū)域形成為三個(gè)第一層的N+型電阻器層9。而且，將第二層的多晶硅層18隔離并形成為兩個(gè)第二層的N+型電阻器層12。然后，三個(gè)第一層的N+型電阻器層9和兩個(gè)第二層的N+型電阻器層12形成配置在相互偏移的位置處且相互垂直交疊以使N+型電阻器層12可以橋接N+型電阻器層9的區(qū)域。以這樣一種方式，串聯(lián)連接這些N+型電阻器層。
利用這種結(jié)構(gòu)，增加了串聯(lián)連接的N+型電阻器層的數(shù)量，即增加了第一層的N+型電阻器層9和第二層的N+型電阻器層12的數(shù)量，從而與柵電極6的表面電阻的電阻值相比較，使得可以將N+型電阻器層的表面電阻值增加到所希望的任意大小。
而且，可以以通過(guò)形成圖案將第一層的多晶硅層17和第二層的多晶硅層18分割成任意數(shù)量的方式，任意地確定保護(hù)電阻器的數(shù)量。以這樣一種方式，還可以發(fā)揮本發(fā)明所特有的以下效果。該效果是可以通過(guò)將上述區(qū)域分割成數(shù)量較多的區(qū)域來(lái)增加設(shè)置電阻值時(shí)的自由度。而且，還可以根據(jù)情況將保護(hù)電阻器70A構(gòu)成為由三層或更多層構(gòu)成的堆疊型保護(hù)電阻器，而不將層數(shù)僅限制為兩層。
而且，還可以將保護(hù)電阻器70A與如圖2所示的第二實(shí)施例的靜電放電保護(hù)元件60A進(jìn)行組合。在這種情況下，可以進(jìn)一步提高對(duì)靜電的承受能力。
其它實(shí)施例在上述各實(shí)施例中，作為例子，對(duì)將由N+型SiC基片區(qū)域1和N-型SiC漏極區(qū)域2構(gòu)成的半導(dǎo)體基體的導(dǎo)電類型設(shè)置成N型的情況進(jìn)行了說(shuō)明。然而，在本發(fā)明中，半導(dǎo)體基體的導(dǎo)電類型可以為P型。在這種情況下，僅需要采用以下結(jié)構(gòu)。具體地，將形成靜電放電保護(hù)元件60和60A的第一層的多晶硅區(qū)域14和14′的導(dǎo)電類型設(shè)置成例如與半導(dǎo)體基體的導(dǎo)電類型相同的P+型，并且將第二層的多晶硅區(qū)域15的導(dǎo)電類型設(shè)置成與第一層的多晶硅區(qū)域14和14′的導(dǎo)電類型不同的N+型。同時(shí)，將用于形成保護(hù)電阻器70和70A的第一層的電阻器層9和9′以及第二層的電阻器層12的導(dǎo)電類型設(shè)置成例如與半導(dǎo)體基體的導(dǎo)電類型相同的P+型。
注意，如在第二和第三實(shí)施例中所示，當(dāng)設(shè)置多個(gè)第一層的半導(dǎo)體區(qū)域和多個(gè)第二層的半導(dǎo)體區(qū)域作為構(gòu)成靜電保護(hù)無(wú)源元件的靜電放電保護(hù)元件60A和保護(hù)電阻器70A時(shí)，還可以與第二實(shí)施例和第三實(shí)施例不同，以比第一層的半導(dǎo)體區(qū)域的數(shù)量多的數(shù)量，形成第二層的半導(dǎo)體區(qū)域。在這種情況下，僅需要采用以下結(jié)構(gòu)不從第一層的兩端的半導(dǎo)體區(qū)域，而從位于第二層的兩端的半導(dǎo)體區(qū)域進(jìn)行與外部柵電極端子區(qū)域(GP區(qū)域)和源電極端子、或者與內(nèi)部柵電極區(qū)域(Gin區(qū)域)的連接。
而且，多晶硅區(qū)域14和14′、第一層的電阻器層9和9′、第二層的多晶硅區(qū)域15以及第二層的電阻器層12的材料不局限于多晶硅。如后所述，可以由任意材料分別構(gòu)成這些區(qū)域和層，只要該材料與構(gòu)成異質(zhì)半導(dǎo)體區(qū)域4和4′的半導(dǎo)體材料以及形成柵電極6的半導(dǎo)體材料相同即可，并且僅需要分別構(gòu)成為一個(gè)或多個(gè)第一層的半導(dǎo)體區(qū)域和一個(gè)或多個(gè)第二層的半導(dǎo)體區(qū)域即可。
而且，在上述各實(shí)施例中，對(duì)設(shè)置有靜電放電保護(hù)元件60或60A和保護(hù)電阻器70或70A兩者的情況進(jìn)行了說(shuō)明，然而，可以根據(jù)情況采用以下結(jié)構(gòu)僅設(shè)置靜電放電保護(hù)元件60或60A和保護(hù)電阻器70或70A中的任意一個(gè)，例如僅設(shè)置靜電放電保護(hù)元件60。
而且，構(gòu)成半導(dǎo)體基體的材料不局限于碳化硅(SiC)，可以由氮化鎵和金剛石構(gòu)成半導(dǎo)體基體。而且，構(gòu)成異質(zhì)半導(dǎo)體區(qū)域4和4′的材料不局限于多晶硅，可以是單晶硅或非晶硅，該材料還可以是單晶硅鍺、多晶硅鍺或非晶硅鍺，只要該材料可以與半導(dǎo)體基體形成異質(zhì)結(jié)即可。
對(duì)應(yīng)用了由本發(fā)明的發(fā)明人所創(chuàng)造的發(fā)明的實(shí)施例進(jìn)行了說(shuō)明。然而，本發(fā)明不局限于基于這些實(shí)施例形成本發(fā)明的公開(kāi)的一部分的說(shuō)明和附圖。具體地，由本領(lǐng)域的技術(shù)人員基于這些實(shí)施例做出的所有其它實(shí)施例、例子以及操作方法等，自然包含在本發(fā)明的范圍內(nèi)。以上是該說(shuō)明書(shū)末尾的附加說(shuō)明。
2006年4月28日提交的日本專利申請(qǐng)No.TOKUGAN2006-125422的全部?jī)?nèi)容通過(guò)引用包含于此。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，其與所述半導(dǎo)體基體的第一主面接觸且由帶隙與所述半導(dǎo)體基體不同的半導(dǎo)體材料形成；柵電極，其隔著柵絕緣膜形成在靠近所述異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體的接合部分的一部分處；源電極，其連接到所述異質(zhì)半導(dǎo)體區(qū)域；以及漏電極，其連接到所述半導(dǎo)體基體，所述半導(dǎo)體裝置包括靜電保護(hù)無(wú)源元件，其隔著場(chǎng)絕緣膜形成在所述半導(dǎo)體基體上，其中，由包括一個(gè)或多個(gè)第一層的半導(dǎo)體區(qū)域、一個(gè)或多個(gè)第二層的半導(dǎo)體區(qū)域、以及所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域相互垂直交疊且接觸的接觸區(qū)域的堆疊型半導(dǎo)體區(qū)域構(gòu)成所述靜電保護(hù)無(wú)源元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在同一層中，所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域均被分割成一個(gè)或多個(gè)預(yù)定的所希望的島狀區(qū)域，所分割的島狀區(qū)域相互電絕緣。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，介于所述靜電保護(hù)無(wú)源元件和所述半導(dǎo)體基體之間的所述場(chǎng)絕緣膜的膜厚比所述柵絕緣膜的膜厚厚。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，由導(dǎo)電類型互不相同的材料形成所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域，并且所述接觸區(qū)域形成PN結(jié)面。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述第一層的半導(dǎo)體區(qū)域的導(dǎo)電類型與所述半導(dǎo)體基體的導(dǎo)電類型相同，所述第二層的半導(dǎo)體區(qū)域的導(dǎo)電類型是與所述半導(dǎo)體基體的導(dǎo)電類型不同的導(dǎo)電類型。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，一個(gè)或多個(gè)所述第一層的半導(dǎo)體區(qū)域和一個(gè)或多個(gè)所述第二層的半導(dǎo)體區(qū)域配置成位置上相互偏移，在相互垂直交疊以相互橋接的同時(shí)在所述接觸區(qū)域中相互接觸，從而在所述PN結(jié)面交替地方向相反的同時(shí)相互連接，并且形成為一個(gè)或多個(gè)雙向齊納二極管。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，所述雙向齊納二極管連接在連接所述柵電極的外部柵電極端子與所述源電極之間，所述雙向齊納二極管構(gòu)成通過(guò)所述源電極對(duì)施加給所述外部柵電極端子的靜電進(jìn)行放電的靜電放電保護(hù)元件。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，由相同導(dǎo)電類型的材料形成一個(gè)或多個(gè)所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域，并且一個(gè)或多個(gè)所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域形成這兩種半導(dǎo)體區(qū)域在所述接觸區(qū)域中相互接觸的堆疊型電阻器。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域的導(dǎo)電類型與所述半導(dǎo)體基體的導(dǎo)電類型相同。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，一個(gè)或多個(gè)所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域配置成位置上相互偏移，在相互垂直交疊以相互橋接的同時(shí)在所述接觸區(qū)域中相互接觸，從而形成為所述第一層的半導(dǎo)體區(qū)域和所述第二層的半導(dǎo)體區(qū)域交替串聯(lián)連接的電阻器。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，所述電阻器連接在連接所述柵電極的外部柵電極端子與所述柵電極之間，并且所述電阻器構(gòu)成用于保護(hù)所述柵電極的保護(hù)電阻器。
12.根據(jù)權(quán)利要求7和11中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，設(shè)置有所述靜電放電保護(hù)元件和所述保護(hù)電阻器。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，用于形成所述第一層的半導(dǎo)體區(qū)域的半導(dǎo)體材料由與形成所述異質(zhì)半導(dǎo)體區(qū)域的材料相同的材料組成。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，用于形成所述第二層的半導(dǎo)體區(qū)域的半導(dǎo)體材料由與形成所述柵電極的材料相同的材料組成。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體基體的半導(dǎo)體材料由碳化硅、氮化鎵和金剛石中的任一種組成。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體材料由單晶硅、多晶硅和非晶硅中的任一種組成。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體材料由單晶硅鍺、多晶硅鍺和非晶硅鍺中的任一種組成。
18.一種制造半導(dǎo)體裝置的半導(dǎo)體裝置制造方法，其中所述半導(dǎo)體裝置具有半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，其與所述半導(dǎo)體基體的第一主面接觸且由帶隙與所述半導(dǎo)體基體不同的半導(dǎo)體材料形成；柵電極，其隔著柵絕緣膜形成在靠近所述異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體的接合部分的一部分處；源電極，其連接到所述異質(zhì)半導(dǎo)體區(qū)域；以及漏電極，其歐姆連接到所述半導(dǎo)體基體；所述半導(dǎo)體裝置包括隔著場(chǎng)絕緣膜形成在所述半導(dǎo)體基體上的靜電保護(hù)無(wú)源元件，所述方法包括場(chǎng)絕緣膜形成步驟，用于形成介于所述靜電保護(hù)無(wú)源元件與所述半導(dǎo)體基體之間的所述場(chǎng)絕緣膜，使得所述場(chǎng)絕緣膜的膜厚比所述柵絕緣膜的膜厚厚；第一層半導(dǎo)體膜形成步驟，用于在形成所述異質(zhì)半導(dǎo)體區(qū)域?qū)訒r(shí)，通過(guò)使用相同的第一層半導(dǎo)體膜，分別在所述半導(dǎo)體基體和所述場(chǎng)絕緣膜上，形成所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體層和所述靜電保護(hù)無(wú)源元件的第一層半導(dǎo)體區(qū)域的半導(dǎo)體層；以及第一層半導(dǎo)體膜分割步驟，用于將所形成的第一層半導(dǎo)體膜分割成多個(gè)預(yù)定區(qū)域，該多個(gè)預(yù)定區(qū)域是所述異質(zhì)半導(dǎo)體區(qū)域和所述靜電保護(hù)無(wú)源元件的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域，其中，將預(yù)定導(dǎo)電類型的雜質(zhì)引入通過(guò)在所述第一層半導(dǎo)體膜分割步驟中分割所述第一層半導(dǎo)體膜而形成的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域中。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置制造方法，其特征在于，還包括以下步驟柵絕緣膜形成步驟，用于在通過(guò)所述第一層半導(dǎo)體膜分割步驟的分割所形成的所述異質(zhì)半導(dǎo)體區(qū)域的上表面和側(cè)表面上、以及在通過(guò)所述第一層半導(dǎo)體膜分割步驟的分割所形成的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域的上表面和側(cè)表面上，形成所述柵絕緣膜；以及第一層半導(dǎo)體區(qū)域露出步驟，用于清除在一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域的上表面上所形成的所述柵絕緣膜，并使一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域的上表面露出。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置制造方法，其特征在于，還包括以下步驟第二層半導(dǎo)體膜形成步驟，用于在形成所述柵電極層時(shí)，通過(guò)使用相同的第二層絕緣膜，分別在所述柵絕緣膜的上表面和所露出的第一層半導(dǎo)體區(qū)域的上表面上，形成所述柵電極的半導(dǎo)體層和所述靜電保護(hù)無(wú)源元件的第二層半導(dǎo)體區(qū)域的半導(dǎo)體層；以及第二層半導(dǎo)體膜分割步驟，用于將所形成的第二層半導(dǎo)體膜分割成多個(gè)預(yù)定區(qū)域，該多個(gè)預(yù)定區(qū)域是所述柵電極和所述靜電保護(hù)無(wú)源元件的一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域，在所述預(yù)定區(qū)域中，形成通過(guò)分割所述第二層半導(dǎo)體膜所形成的一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域與各所述第一層半導(dǎo)體區(qū)域垂直交疊并接觸的接觸區(qū)域。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置制造方法，其特征在于，將導(dǎo)電類型不同于與通過(guò)所述第二層半導(dǎo)體膜分割步驟的分割所形成的一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域交疊的所述第一層半導(dǎo)體區(qū)域的導(dǎo)電類型的雜質(zhì)引入一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域，并且所述接觸區(qū)域形成為PN結(jié)面。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置制造方法，其特征在于，將導(dǎo)電類型與所述半導(dǎo)體基體的導(dǎo)電類型相同的雜質(zhì)引入所述第一層半導(dǎo)體區(qū)域，將導(dǎo)電類型不同于所述半導(dǎo)體基體的導(dǎo)電類型的雜質(zhì)引入所述第二層半導(dǎo)體區(qū)域。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置制造方法，其特征在于，在通過(guò)所述第二層半導(dǎo)體膜分割步驟將所述第二層半導(dǎo)體膜分割成一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域時(shí)，分割所述第二層半導(dǎo)體膜，使得一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域和一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域在位置上相互偏移的同時(shí)，可以交疊以相互橋接，并且可以在所述接觸區(qū)域中通過(guò)它們的上表面和下表面相互垂直接觸，一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域和一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域在PN結(jié)面交替地方向相反的同時(shí)相互連接，從而形成為串聯(lián)連接一個(gè)或多個(gè)齊納二極管的模式。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置制造方法，其特征在于，交疊以相互橋接的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域或者所述第二層半導(dǎo)體區(qū)域的一端的半導(dǎo)體區(qū)域連接到連接所述柵電極的外部柵電極端子，而另一端的半導(dǎo)體區(qū)域連接到所述源電極，從而一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域或者所述第二層半導(dǎo)體區(qū)域形成為通過(guò)所述源電極對(duì)施加給所述外部柵電極端子的靜電進(jìn)行放電的靜電放電保護(hù)元件。
25.根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置制造方法，其特征在于，將導(dǎo)電類型與和通過(guò)所述第二層半導(dǎo)體膜分割步驟的分割所形成的一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域交疊的所述第一層半導(dǎo)體區(qū)域的導(dǎo)電類型相同的雜質(zhì)引入一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域，并且一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域和所述第一層半導(dǎo)體區(qū)域形成為堆疊型電阻器。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置制造方法，其特征在于，將導(dǎo)電類型與所述半導(dǎo)體基體的導(dǎo)電類型相同的雜質(zhì)引入所述第一層半導(dǎo)體區(qū)域和所述第二層半導(dǎo)體區(qū)域中。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置制造方法，其特征在于，在通過(guò)所述第二層半導(dǎo)體膜分割步驟將所述第二層半導(dǎo)體膜分割成一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域時(shí)，分割所述第二層半導(dǎo)體膜，使得一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域和一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域在位置上相互偏移的同時(shí)，可以交疊以相互橋接，并且可以在所述接觸區(qū)域中通過(guò)它們的上表面和下表面相互垂直接觸，一個(gè)或多個(gè)所述第二層半導(dǎo)體區(qū)域和一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域形成為一個(gè)或多個(gè)堆疊型電阻器串聯(lián)連接的模式。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體裝置制造方法，其特征在于，交疊以相互橋接的一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域或者所述第二層半導(dǎo)體區(qū)域的一端的半導(dǎo)體區(qū)域連接到連接所述柵電極的外部柵電極端子，而另一端的半導(dǎo)體區(qū)域連接到所述柵電極，從而一個(gè)或多個(gè)所述第一層半導(dǎo)體區(qū)域或者所述第二層半導(dǎo)體區(qū)域形成為用于保護(hù)所述柵電極的保護(hù)電阻器。
29.根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置制造方法，其特征在于，設(shè)置有所述靜電放電保護(hù)元件和所述保護(hù)電阻器。
30.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置制造方法，其特征在于，使用碳化硅、氮化鎵和金剛石中的任一種作為所述半導(dǎo)體基體的半導(dǎo)體材料。
31.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置制造方法，其特征在于，使用單晶硅、多晶硅和非晶硅中的任一種作為所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體材料。
32.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置制造方法，其特征在于，使用單晶硅鍺、多晶硅鍺和非晶硅鍺中的任一種作為所述異質(zhì)半導(dǎo)體區(qū)域的半導(dǎo)體材料。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。為了防止場(chǎng)效應(yīng)晶體管的電擊穿而隔著場(chǎng)氧化膜形成在N－型漏極區(qū)域上的靜電放電保護(hù)元件和保護(hù)電阻器，分別構(gòu)成為一個(gè)或多個(gè)第一層的N+型多晶硅區(qū)域和第二層的P+型多晶硅區(qū)域的堆疊型雙向齊納二極管、以及一個(gè)或多個(gè)第一層的N+型電阻器層和第二層的N+型電阻器層的堆疊型電阻器。多個(gè)第一層的N+型多晶硅區(qū)域的一端連接到外部柵電極端子，而另一端連接到源電極。多個(gè)第一層的N+型電阻器層的一端連接到柵電極，而另一端連接到外部柵電極端子。通過(guò)使用形成異質(zhì)半導(dǎo)體區(qū)域和柵電極的半導(dǎo)體膜，分別形成第一層和第二層的半導(dǎo)體區(qū)域。
文檔編號(hào)H01L21/822GK101064309SQ200710097689
公開(kāi)日2007年10月31日 申請(qǐng)日期2007年4月28日 優(yōu)先權(quán)日2006年4月28日
發(fā)明者下井田良雄, 星正勝, 林哲也, 田中秀明, 山上滋春 申請(qǐng)人:日產(chǎn)自動(dòng)車株式會(huì)社