專利名稱：電荷囚禁器件的制作工藝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種用于
EEPROM (電擦除可編程只讀存儲(chǔ)器)的電荷囚禁器件的制作工藝方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路技術(shù)的發(fā)展，如何減少器件所用的面積，提高電路的集成度是業(yè)界不斷探索和追求的目標(biāo)。電荷囚禁(charge trapping)器件對(duì)于縮小閃存和EEPROM存儲(chǔ)單元的尺寸效果非常明顯，也是非揮發(fā)性存儲(chǔ)器電路設(shè)計(jì)工程師經(jīng)常采用的技術(shù)手段。電荷囚禁器件就是通常所說(shuō)的SONOS(polysilicon_oxide-nitride_oxide-silicon多晶硅-二氧化硅-氮化硅-二氧化硅-硅)結(jié)構(gòu)，該器件具有非常簡(jiǎn)單的制作工藝。
在現(xiàn)有的制作工藝中經(jīng)常采用的方法是，在多晶硅成長(zhǎng)之后，用一步刻蝕的方法形成選擇管和存儲(chǔ)管，而這樣的做法很難形成很小的選擇管和存儲(chǔ)管之間的間距，所以在通常的工藝下?lián)窆芎痛鎯?chǔ)管之間的間距都比較大，這樣就造成了整個(gè)存儲(chǔ)單元尺寸不容易縮小(參見(jiàn)圖10)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種電荷囚禁器件的制作工藝方法，它可以有效減少選擇管和存儲(chǔ)管之間的距離，而且容易控制多晶硅柵極的尺寸，有利于提高閃存器件的集成度。
為解決上述技術(shù)問(wèn)題，本發(fā)明的電荷囚禁器件的制作工藝方法包括如下步驟
在硅襯底的上端面淀積一層犧牲氮化硅層；
在所述硅襯底和犧牲氮化硅層的表面成長(zhǎng)一層用于形成側(cè)墻的氧化
膜；
去除所述犧牲氮化硅層頂部和硅襯底兩側(cè)多余的氧化膜，在所述犧牲 氮化硅層的兩側(cè)形成側(cè)墻；
去除所述的犧牲氮化硅層，保留其兩側(cè)的側(cè)墻，作為制作選擇管和存
儲(chǔ)管的介質(zhì)隔離層；
在所述硅襯底和介質(zhì)隔離層的表面，成長(zhǎng)由位于下層的隧道氧化層、 位于中間位置的氮化膜、和位于上層的氧化膜組成的0N0膜，所述三層膜 相互接觸；
將用于形成選擇管柵氧化層位置的硅襯底端面上的0N0膜刻蝕掉； 在形成選擇管位置的硅襯底上端面淀積一層氧化層，作為選擇管的柵 氧化層；
在所述柵氧化層和0N0膜上生長(zhǎng)一層多晶硅，該多晶硅層應(yīng)包覆所述 兩個(gè)介質(zhì)隔離層；
對(duì)所述多晶硅進(jìn)行刻蝕，形成選擇管和存儲(chǔ)管。
由于采用本發(fā)明的工藝方法，首先制作電荷囚禁器件中的選擇管和存 儲(chǔ)管之間的介質(zhì)隔離層，然后再做選擇管和存儲(chǔ)管。選擇管和存儲(chǔ)管之間 的距離是由介質(zhì)隔離層的厚度決定的，而介質(zhì)隔離層的厚度是由側(cè)墻氧化 膜的厚度決定的，因?yàn)槌砷L(zhǎng)較薄的氧化膜對(duì)于現(xiàn)在的工藝水平來(lái)說(shuō)很容 易，所以不僅可以大大減小選擇管和存儲(chǔ)管之間的距離，而且可以比較好的控制多晶硅柵極的尺寸。
在本發(fā)明的方法中，存儲(chǔ)管、選擇管和中間的介質(zhì)層是作為一個(gè)整體 被刻蝕的，刻蝕對(duì)象的尺寸比通常的工藝要大很多，所以比較容易控制。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明
圖1是本發(fā)明的方法中形成犧牲氮化硅層的示意圖2是本發(fā)明的方法中成長(zhǎng)側(cè)墻氧化膜的示意圖3是本發(fā)明的方法中刻蝕側(cè)墻氧化膜的示意圖4是本發(fā)明的方法中去除犧牲氮化硅層的示意圖5是本發(fā)明的方法中成長(zhǎng)0N0膜的示意圖6是本發(fā)明的方法中刻蝕掉形成柵氧化層位置的ONO膜的示意圖7是本發(fā)明的方法中形成柵氧化層的示意圖8是本發(fā)明的方法中成長(zhǎng)多晶硅的示意圖9是本發(fā)明的方法中形成選擇管和存儲(chǔ)管示意圖IO是現(xiàn)有的方法形成選擇管和存儲(chǔ)管示意圖11是本發(fā)明的方法工藝流程圖。
具體實(shí)施例方式
如圖11所示，在本發(fā)明的電荷囚禁器件的制作工藝方法中，首先制 作完成選擇管和存儲(chǔ)管之間的介質(zhì)隔離層，具體實(shí)現(xiàn)的工藝流程步驟如 下
步驟301，參見(jiàn)圖l，首先，準(zhǔn)備一硅襯底，在該襯底的中間位置的 上端面淀積一層在后續(xù)的步驟中要去除掉的犧牲氮化硅層。該犧牲氮化硅層成長(zhǎng)的方法可以采用現(xiàn)有技術(shù)中已知的各種方法實(shí)現(xiàn)，例如化學(xué)氣相淀 積等等。在本發(fā)明的后續(xù)步驟中，各種氧化膜、氮化膜的形成，如無(wú)特殊 說(shuō)明均可采用現(xiàn)有技術(shù)中己知的各種方法實(shí)現(xiàn)。
步驟302，在圖1所示的硅襯底和犧牲氮化硅層的表面成長(zhǎng)一層用于 形成側(cè)墻的氧化膜(結(jié)合圖2所示)。
步驟303，采用干法刻蝕，去除掉所述犧牲氮化硅層頂部和硅襯底兩 側(cè)多余的氧化膜，在所述犧牲氮化硅層的兩側(cè)形成側(cè)墻(結(jié)合圖3所示)。
步驟304，采用濕法刻蝕，去除所述的犧牲氮化硅層，保留其兩側(cè)的 側(cè)墻(參見(jiàn)圖4)，作為后續(xù)步驟中制作選擇管和存儲(chǔ)管的介質(zhì)隔離層。 在電荷囚禁器件的制作工藝中首先制作完成隔離選擇管和存儲(chǔ)管的介質(zhì) 隔離層，這是本發(fā)明與現(xiàn)有工藝方法的顯著區(qū)別特征。該介質(zhì)隔離層的厚 度為200A 800A。
步驟305，在所述硅襯底和介質(zhì)隔離層的表面，成長(zhǎng)由位于下層的隧 道氧化層、位于中間位置的氮化膜、和位于上層的氧化膜組成的0N0膜(參 見(jiàn)圖5所示)，所述三層膜相互接觸。
該0N0膜的厚度分別是，隧道氧化層為15 25A，氮化膜為60 120A， 最上面的氧化膜為40 80A。
步驟306，采用濕法刻蝕，將用于形成選擇管柵氧化層位置的硅襯底 端面上的0N0膜刻蝕掉。在圖6所示的步驟306中，分別刻蝕掉位于硅襯 底左右兩側(cè)的0N0膜，而保留的0N0膜包絡(luò)位于硅襯底上兩側(cè)的介質(zhì)隔離 層，并覆蓋兩介質(zhì)隔離層之間的硅襯底上端面。
步驟307，在形成選擇管位置的硅襯底上端面淀積一層氧化層，作為選擇管的柵氧化層。在圖7所示的步驟307中，該柵氧化層分別位于兩個(gè) 介質(zhì)隔離層的左側(cè)和右側(cè)。
步驟308，在所述柵氧化層和ONO膜上生長(zhǎng)一層多晶硅，該多晶硅層， 應(yīng)包覆所述兩個(gè)介質(zhì)隔離層(參見(jiàn)圖8所示)。
步驟309，對(duì)所述多晶硅進(jìn)行刻蝕，形成選擇管和存儲(chǔ)管。參見(jiàn)圖9， 對(duì)于硅襯底左側(cè)的介質(zhì)隔離層來(lái)說(shuō)，選擇管位于其左側(cè)，存儲(chǔ)管位于其右 側(cè)；對(duì)于硅襯底右側(cè)的介質(zhì)隔離層來(lái)說(shuō)，選擇管位于其右側(cè)，存儲(chǔ)管位于 其左側(cè)。形成選擇管和存儲(chǔ)管的刻蝕方法，可以采用自對(duì)準(zhǔn)的刻蝕方法形 成，或者采用類似側(cè)墻刻蝕的方法來(lái)形成(所謂"類似"是指刻蝕的過(guò) 程完全可以采用側(cè)墻刻蝕的方法，但是通常側(cè)墻刻蝕的對(duì)象是氮化膜或者 氧化膜，而本發(fā)明刻蝕的對(duì)象是多晶硅)，并最終形成電荷囚禁器件結(jié)構(gòu)。
以上結(jié)合附圖比較直觀的描述了本發(fā)明的方法整個(gè)工藝流程的操作 過(guò)程。在各工藝步驟的描述過(guò)程中，雖然說(shuō)明了實(shí)施該步驟的具體方法， 但不應(yīng)理解為實(shí)施該步驟必須采用該方法，這些具體方法只是為了便于理 解本發(fā)明，而并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下， 本發(fā)明的保護(hù)范圍應(yīng)包括那些對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的變 換或替代以及改形。
權(quán)利要求
1、一種電荷囚禁器件的制作工藝方法，其特征在于，包括如下步驟步驟301，在硅襯底的上端面淀積一層犧牲氮化硅層；步驟302，在所述硅襯底和犧牲氮化硅層的表面成長(zhǎng)一層用于形成側(cè)墻的氧化膜；步驟303，去除所述犧牲氮化硅層頂部和硅襯底兩側(cè)多余的氧化膜，在所述犧牲氮化硅層的兩側(cè)形成側(cè)墻；步驟304，去除所述的犧牲氮化硅層，保留其兩側(cè)的側(cè)墻，作為制作選擇管和存儲(chǔ)管的介質(zhì)隔離層；步驟305，在所述硅襯底和介質(zhì)隔離層的表面，成長(zhǎng)由位于下層的隧道氧化層、位于中間位置的氮化膜、和位于上層的氧化膜組成的ONO膜，所述三層膜相互接觸；步驟306，將用于形成選擇管柵氧化層位置的硅襯底端面上的ONO膜刻蝕掉；步驟307，在形成選擇管位置的硅襯底上端面淀積一層氧化層，作為選擇管的柵氧化層；步驟308，在所述柵氧化層和ONO膜上生長(zhǎng)一層多晶硅，該多晶硅層應(yīng)包覆所述兩個(gè)介質(zhì)隔離層；步驟309，對(duì)所述多晶硅進(jìn)行刻蝕，形成選擇管和存儲(chǔ)管。
2、 如權(quán)利要求1所述的電荷囚禁器件的制作工藝方法，其特征在于 所述介質(zhì)隔離層的厚度為200A 800A。
3、 如權(quán)利要求1所述的電荷囚禁器件的制作工藝方法，其特征在于:所述ONO膜的厚度分別是，隧道氧化層為15 25A，氮化膜為60 120A， 最上面的氧化膜為40 80A。
4、如權(quán)利要求1所述的電荷囚禁器件的制作工藝方法，其特征在于: 形成選擇管和存儲(chǔ)管的刻蝕方法，采用自對(duì)準(zhǔn)的刻蝕方法形成，或者采用 類似側(cè)墻刻蝕的方法來(lái)形成。
全文摘要
本發(fā)明公開(kāi)了一種電荷囚禁器件的制作工藝方法，在硅襯底的上端面淀積一層犧牲氮化硅層；成長(zhǎng)一層用于形成側(cè)墻的氧化膜；在所述犧牲氮化硅層的兩側(cè)形成側(cè)墻；去除所述的犧牲氮化硅層，保留其兩側(cè)的側(cè)墻，作為制作選擇管和存儲(chǔ)管的介質(zhì)隔離層；在所述硅襯底和介質(zhì)隔離層的表面，成長(zhǎng)ONO膜；將用于形成選擇管柵氧化層位置的硅襯底端面上的ONO膜刻蝕掉；淀積選擇管的柵氧化層；生長(zhǎng)一層多晶硅，并對(duì)所述多晶硅進(jìn)行刻蝕，形成選擇管和存儲(chǔ)管。本發(fā)明可以有效減少選擇管和存儲(chǔ)管之間的距離，而且容易控制多晶硅柵極的尺寸，有利于提高閃存器件的集成度。
文檔編號(hào)H01L21/8247GK101459139SQ20071009441
公開(kāi)日2009年6月17日 申請(qǐng)日期2007年12月10日 優(yōu)先權(quán)日2007年12月10日
發(fā)明者孫亞亞 申請(qǐng)人:上海華虹Nec電子有限公司