專利名稱：Cmos器件和cmos反相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種互補(bǔ)金屬氧化物器 件(CMOS)和由其組成的反相器。
背景技術(shù)：
CMOS器件是由兩種彼此互補(bǔ)的PMOS與NMOS所組成的另 一種半導(dǎo) 體基本元件。目前所使用的CMOS器件結(jié)構(gòu)與運(yùn)作原理，可參考Chapter 4，CMOS Devices and Technology for VLSI, by John Y. Chen, published by Prentice Hall Inc., 1990。其中PMOS與NMOS的源/漏極與柵極溝道層則使 用不同型導(dǎo)電離子，柵極溝道層在縱向外加電場(chǎng)的影響下，轉(zhuǎn)換成反型 導(dǎo)電離子的特性，以形成電流通道。圖l是現(xiàn)有技術(shù)CMOS半導(dǎo)體器件的 結(jié)構(gòu)示意圖。如圖1所示的半導(dǎo)體器件100，半導(dǎo)體襯底101上依次形成有 隔離淺溝槽102， P阱103與N阱104。在P阱103內(nèi)，依次形成NMOS元件； 所述NMOS元件包括柵極溝道層105,介電層106和4冊(cè)才及107,源極與漏極 的輕摻雜區(qū)108,源極與漏極的袋摻雜區(qū)109,以及對(duì)冊(cè)杉L107兩側(cè)的間隙壁 110,和源極與漏極的重?fù)诫s區(qū)lll，以及源才及、漏極與柵-才及的連接界面 層112。在N阱104內(nèi)，依次形成PMOS元件；所述PMOS元件包括柵極溝 道層105'，介電層106'和柵極107，，源才及與漏才及的輕摻雜區(qū)108，， 源極與漏極的袋摻雜區(qū)109',以及柵極107'兩側(cè)的間隙壁110，，和源 極與漏極的重?fù)诫s區(qū)lll，，以及源極、漏極與柵極的連接界面層112'。在實(shí)際的應(yīng)用與制作工藝上，由于柵極與源/漏極工程設(shè)計(jì)的考慮， 柵極溝道層105與105 ，的形成可使用多次離子注入以形成反阱摻雜離子 濃度分布；以控制閾值電壓與亞閾值(Subthreshold)漏電流?？蓞⒖济?國麻省理工學(xué)院的研究論文(Dimitri A. Antoniadis and James E. Chung， 1991 IEEE IEDM Technical Digest,第21-24頁)，或法國格勒諾布爾通訊 實(shí)-驗(yàn)室的研究"i侖文(T. Skotnicki & P. Bouillon, 1996正EE Symposium onVLSI Technology Technical Digest, 第152-153頁)與(Tomasz Skotnicki, Gerard Merckel, and Thierry Pedron, March 1988, IEEE Electron Device Letters, Vol. 9, No.2,第109-112頁)。輕摻雜源/漏極108與108'可避免熱 載流離子效應(yīng)，源/漏極的袋摻雜區(qū)109與109， 可降低穿通漏電流，重?fù)?雜源/漏極111與111，提供與外界連接的低電阻歐姆接觸界面112與112'。 較柵極溝道層為深的P阱103與N阱104的作用， 一方面可降低襯底漏電流， 另 一方面將NMOS與PMOS隔離，以避免在NMOS與PMOS之間形成閂鎖Uatch-up)效應(yīng)，使用多次離子注入P阱103與N阱104層，可以達(dá)到雙重 和更佳效果。有些應(yīng)用，在P阱103與N阱104層更深處形成深P阱與深N阱(圖l中未示出)；其用途包含避免宇宙射線引起的儲(chǔ)存器亂碼，可參考 美國國際商業(yè)才幾械/>司的研究專輯(IBM Journal of Research and Development, Vol.40, No. 1, January 1996,第3-129頁)。在同時(shí)包含才莫擬 與數(shù)字訊號(hào)的晶片上，可降低數(shù)字訊號(hào)與模擬訊號(hào)之間的干擾，可參考 美國史坦福大學(xué)整合系統(tǒng)中心的研究論文(David K. Su， Marc J. Loinaz, Shoichi Masui, Bruce A. Wooley， IEEE Journal of Solid-State Circuits, Vol.28,No.4, April 1993,第420-430頁)。離子注入工藝是在半導(dǎo)體襯底中形成P型阱或N型阱，以及形成 NMOS元件的柵極溝道層與源/漏極的輕摻雜區(qū)與源/漏極的袋摻雜區(qū)和 源/漏極的重?fù)诫s區(qū)，形成PMOS元件的柵極溝道層與源/漏極的輕摻雜區(qū) 與源/漏極的袋摻雜區(qū)和源/漏極的重?fù)诫s區(qū)的最常用方法。決定離子注入 的深度和濃度分布的參數(shù)為離子的加速能量，離子的單位面積密度，離 子注入角度，高溫退火時(shí)所使用的溫度和時(shí)間。高溫退火的作用可以修 補(bǔ)因高能量離子碰撞造成的缺陷，調(diào)整離子濃度的分布，同時(shí)將注入的 離子激發(fā)。可參考美國史坦福大學(xué)電子中心的研究論文，James F. Gibbons IEEE Proceedings, Vol. 56, No. 3, March 1968,第295-319頁，與 James F. Gibbons IEEE Proceedings, Vol. 60, No. 9， September 1972,第 1062-2006頁。由于MOS元件在縮小過程中的要求，離子植入技術(shù)已延伸到更低和更高的能量，更高的單位面積密度。同時(shí)，高溫退火所使用的
溫度也逐步降低，時(shí)間也縮短?？蓞⒖糞ource Drain and Wells by Hiroshi Iwai (Tokyo Institute of Technology), 1999 IEDM Short Course on Sub-100nm CMOS, Organizer: Mark Bohr, Washington, D.C., USA。
傳統(tǒng)的CMOS半導(dǎo)體器件結(jié)構(gòu)，基本上NMOS置于P阱內(nèi)，PMOS置 于N阱內(nèi)；源/漏極與柵極溝道層則使用不同型導(dǎo)電離子。在無外加縱向 電壓的狀態(tài)下，源/漏極在外加橫向電壓的作用下，由于通道之間的反向 PN節(jié)，不傳導(dǎo)電流。利用柵極溝道層在縱向外加電場(chǎng)的影響下，轉(zhuǎn)換成 反型導(dǎo)電離子的特性，形成電流通道。由于PN節(jié)的特性，在反型導(dǎo)電離 子的界面層形成離子耗盡區(qū)。該離子耗盡區(qū)會(huì)影響到外加縱向電壓所產(chǎn) 生的反型導(dǎo)電離子數(shù)量， 一部分外加電壓虛耗在形成離子耗盡區(qū)。
上述半導(dǎo)體元件結(jié)構(gòu)成為半導(dǎo)體技術(shù)發(fā)展的推動(dòng)力。半導(dǎo)體制造技 術(shù)向著柵極溝道尺寸越做越小與外加電壓愈來愈低的方向發(fā)展，傳統(tǒng)的 MOS結(jié)構(gòu)采用愈來愈薄的介電質(zhì)層，以加強(qiáng)電場(chǎng)的效應(yīng)，并提高柵極溝 道層的摻雜離子濃度，以控制飽和電流與漏電流。隨著元件溝道長度的 縮短，要求的摻雜源/漏極深度也愈來愈淺?？梢杂脕砜刂品聪騊N節(jié)離子 耗盡區(qū)的空間也愈來愈少。具有三面離子耗盡區(qū)的傳統(tǒng)的MOS半導(dǎo)體器 件，可利用的空間快速下降，在外加電壓降低的情況，飽和電流將無法 達(dá)到預(yù)期的數(shù)值。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種CMOS器件和CMOS反相器，特別是一 種半導(dǎo)體器件的基礎(chǔ)結(jié)構(gòu)與運(yùn)作原理。CMOS器件中的NMOS和PMOS 晶體管可以更加有效的利用外加運(yùn)作電壓的電場(chǎng)效應(yīng)，使用范圍更廣的 摻雜離子濃度與介電質(zhì)層厚度；能夠以較低的運(yùn)作電壓達(dá)到所需的飽和 電流，適用于制作更小、速度更快與密度更高的半導(dǎo)體元件。
為達(dá)到上述目的，本發(fā)明提供的一種CMOS半導(dǎo)體器件，包括半導(dǎo)體襯底，在半導(dǎo)體襯底中形成的P型阱和N型阱以及隔離淺溝槽； 在P型阱中具有NMOS元件，在N型阱中具有PMOS元件，所述NMOS 元件和PMOS元件分別包括柵極溝道層、柵極介電層、柵極和柵極兩側(cè) 的間隔壁，和位于所述柵極溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源 極、漏極和柵極表面的連接界面層，所述襯底上的柵極溝道層與源極和 漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
優(yōu)選地，所述半導(dǎo)體襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物 質(zhì)、或三價(jià)與五價(jià)元素的混合物。所述P型阱中包含有三價(jià)離子摻雜物， 所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多 種。所述N型阱中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、 鉍、或者氮之中的任意一種，或者多種。所述NMOS元件的柵極溝道 層中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之 中的任意一種，或者多種。所述NMOS元件的源極和漏極中包含有五 價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種， 或者多種。
優(yōu)選地，所述P型阱中離子摻雜物的濃度為1E16到2E19/cm3。所 述N型阱中離子摻雜物的濃度為1E16到2E19/cm3。所述柵極溝道層 中離子摻雜物的濃度為1E14到2E17/cm3。所述源極和漏極中離子摻雜 物的濃度為1E19到4E21/cm3。
所述PMOS元件的4冊(cè)極溝道層中包含有三價(jià)離子摻雜物，所述摻雜 物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述 柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
所述PMOS元件的源極和漏極的摻雜區(qū)中包含有三價(jià)離子摻雜物， 所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多 種。所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
所述連接界面層包含有金屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鴒、銅、或者鈮之中的任意一種。所述柵極介電層的
厚度為10到100埃。所述NMOS和PMOS元件還包括位于柵極溝道 層兩側(cè)下方的袋摻雜區(qū)。
本發(fā)明提供的另一種CMOS半導(dǎo)體器件，包括N型半導(dǎo)體襯底、 在所述N型半導(dǎo)體襯底中形成的P型阱和隔離淺溝槽；在N型半導(dǎo)體 襯底上形成的PMOS元件；在P型阱中形成的NMOS元件；所述NMOS 元件和PMOS元件分別包括柵極溝道層、4冊(cè)極介電層、柵極和4冊(cè)極兩側(cè) 的間隔壁，和位于所述柵極溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源 極、漏極和柵極表面的連接界面層，所述襯底上的柵極溝道層與源極和 漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
優(yōu)選地，所述P型阱中包含有三價(jià)離子摻雜物，所述摻雜物為硼、 氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述P型阱中 離子4參雜物的濃度為1E16到2E19/cm3。
所述NMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含 有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意 一種，或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14到 2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
所述PMOS元件的4冊(cè)極溝道層和所述源極和漏極的摻雜區(qū)中包含 有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中 的任意一種，或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14 到2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
所述柵極介電層的厚度為10到100埃。所述連接界面層包含有金 屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或 者鈮之中的任意一種。
本發(fā)明4是供的再一種CMOS半導(dǎo)體器件，包括P型半導(dǎo)體襯底、在所述P型半導(dǎo)體襯底中形成的N型阱和隔離淺溝槽；在P型半導(dǎo)體 襯底上形成的NMOS元件；在N型阱中形成的PMOS元件；所述NMOS 元件和PMOS元件分別包括柵極溝道層、柵極介電層、柵極和柵極兩側(cè) 的間隔壁，和位于所述柵極溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源 極、漏極和柵極表面的連接界面層，所述襯底上的斥冊(cè)極溝道層與源極和 漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
優(yōu)選地，所述N型阱中包含有五價(jià)離子摻雜物，所述摻雜物為磷、 砷、銻、鉍、或者氮之中的任意一種，或者多種。所述N型阱中離子摻 雜物的濃度為1E16到2E19/cm3。
所述NMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含 有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意 一種，或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14到 2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
所述PMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含 有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中 的任意一種，或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14 到2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
所述柵極介電層的厚度為10到100埃。所述連接界面層包含有金 屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或 者鈮之中的任意一種。
本發(fā)明提供的CMOS反相器包括NMOS元件和PMOS元件，所述 NMOS元件和PMOS元件分別包括柵極、棚-才及溝道層、源極和漏極； 所述PMOS元件的源極與高電位端連接，所述NMOS元件的漏極和所 述PMOS元件的漏極相連后接輸出端；所述NMOS元件的源極與低電位端連接；所述NMOS元件的棚-極和PMOS元件的4冊(cè)極相連后接輸入 端，所述柵極溝道層與源極和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
所述NMOS元件的柵極溝道層和源極與漏極的摻雜區(qū)中包含有五 價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種， 或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3; 所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
所述PMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含 有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中 的任意一種，或者多種。所述柵極溝道層中離子摻雜物的濃度為1E14 到2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到 4E21/cm3。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本發(fā)明PMOS與NMOS的源/漏極與柵極溝道層則使用相同型導(dǎo)電 離子，柵極溝道層與兩側(cè)的源極和漏極之間的隔離無需依靠PN節(jié)，柵 極溝道層在較小的縱向外加電場(chǎng)的影響下，不需要轉(zhuǎn)換成反型導(dǎo)電離 子，即可形成電流通道。從結(jié)構(gòu)上來分析，本發(fā)明提供的半導(dǎo)體器件， 相當(dāng)于傳統(tǒng)的半導(dǎo)體器件之柵極溝道層長度等于零的情況。本發(fā)明提供 的半導(dǎo)體器件結(jié)構(gòu)只在溝道與底層p阱或N阱之間有一縱向的PN節(jié)， 加上利用同型帶電離子的柵極溝道與源/漏極，離子耗盡區(qū)的空間大為 減少，在外加電壓降低的情況，亦可達(dá)到預(yù)期的飽和電流數(shù)值。由于柵 極溝道層與兩側(cè)的源極和漏極之間的隔離無需PN節(jié)，直接利用同型離 子在不同摻雜物濃度所產(chǎn)生的電位差來隔離?？梢越档屯饧庸ぷ麟妷骸?因此，本發(fā)明的CMOS器件與現(xiàn)有4支術(shù)相比具有如下優(yōu)點(diǎn)
1、本發(fā)明提供的CMOS器件在外加電壓為0.4到0.6伏特即可運(yùn) 作，不需要經(jīng)過形成反型導(dǎo)電離子，在較低的電場(chǎng)作用下即可完成電子 傳輸；2、 本發(fā)明提供的CMOS器件不需要經(jīng)過形成反型導(dǎo)電離子，速度 可以更快；
3、 本發(fā)明提供的CMOS器件在外加電壓的影響下，源極/漏極的高 電位端，由于沒有離子耗盡區(qū)，電場(chǎng)更均勻的分布于整個(gè)溝道，使熱載 流離子效應(yīng)大大的降低；
4、 本發(fā)明提供的CMOS器件可降低運(yùn)作電壓，適用于制造更小， 密度更高與更可靠的半導(dǎo)體元件；
5、 本發(fā)明提供的CMOS器件可以使用較大范圍的源極/漏極和柵-極 溝道層的摻雜離子濃度與較大范圍的柵極介電層厚度；
6、 本發(fā)明提供的CMOS器件可簡化半導(dǎo)體器件制程。


圖1是現(xiàn)有技術(shù)CMOS器件的結(jié)構(gòu)示意圖； 圖2是根據(jù)本發(fā)明實(shí)施例的CMOS器件基礎(chǔ)結(jié)構(gòu)示意圖； 圖2A至圖2B是本發(fā)明CMOS半導(dǎo)體器件工作原理示意圖； 圖3是才艮據(jù)本發(fā)明一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖； 圖4是根據(jù)本發(fā)明另一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖； 圖5是根據(jù)本發(fā)明又一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖； 圖6為本發(fā)明的CMOS反相器結(jié)構(gòu)簡化示意圖。
具體實(shí)施例方式
為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面 結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
做詳細(xì)的說明。
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。 但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域
用新型不受下面公開的具體實(shí)施的限制。本發(fā)明的本質(zhì)在于半導(dǎo)體器件結(jié)構(gòu)的基礎(chǔ)原則的改變，特征在于襯 底上的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相同型態(tài)。利用離 子注入摻雜離子濃度的差異造成的電位勢(shì)壘形成源極經(jīng)柵極到漏極之
間的隔離。由于結(jié)構(gòu)內(nèi)沒有PN節(jié)，電位勢(shì)壘低于通常含有PN節(jié)的0.7 伏特，對(duì)應(yīng)的運(yùn)作區(qū)域電位變化，低于半導(dǎo)體的能帶間隙的一半；以硅 為襯底的半導(dǎo)體為例，約為0.55伏特。所述半導(dǎo)體器件的外加運(yùn)作電壓， 可降低至0.4到0.6伏特。
圖2為根據(jù)本發(fā)明實(shí)施例的CMOS器件基礎(chǔ)結(jié)構(gòu)示意圖。如圖2所示的 結(jié)構(gòu)200,半導(dǎo)體襯底201上依次形成有P型阱203、 N型阱204和隔離淺溝 槽205。在P型阱203內(nèi)形成的NMOS元件包括柵極溝道層202,介電層209 和柵極208，源極與漏極的摻雜區(qū)207與210，和源極、漏極以及柵極表面 的連接界面層206 。在N型井204內(nèi)形成的PMOS元件包括4冊(cè)極溝道層 202，，介電層209'和柵極208'，源極與漏4及的摻雜區(qū)207'與210',和 源極、漏極與柵極的連接界面層206'。所述半導(dǎo)體襯底201為硅、絕緣 體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià)與五價(jià)元素的混合物。
所述P型阱中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、 銦、鉈、或鋁之中的任意一種，或者多種。所述N型阱中包含有五價(jià)離子 摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者 多種。所述P型阱中離子摻雜物的濃度為lE16到2E19/cm3。所述N型阱中 離子摻雜物的濃度為1E16到2E19/cm3 。
在上述NMOS元件中，柵極溝道層202與兩側(cè)的源極與漏極的摻雜區(qū) 207與210中的帶電離子為相同型態(tài)。所述柵極溝道層202中包含有五價(jià)離 子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或 者多種，離子摻雜物的濃度為lE14到2E17/cm3。所述源極和漏極的摻雜 區(qū)207與210中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、 或者氮之中的任意一種，或者多種，離子摻雜物的濃度為1E19到 4E21/cm3。所述連接界面層206為金屬硅化物，所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鵠、銅、或者鈮之中的任意一種。所述柵極介電 層的厚度為IO到IOO埃。
在上述PMOS元件中，柵極溝道層202，與兩側(cè)的源極與漏極的摻 雜區(qū)207，與210，中的帶電離子為相同型態(tài)。柵極溝道層202，中包含有三 價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任 意一種，或者多種。所述4冊(cè)4及溝道層202，中離子#^雜物的濃度為1E14 到2E17/cm3。在所述源極和漏極的摻雜區(qū)207，與210，中也包含有三價(jià) 離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意 一種，或者多種。所述源極和漏極的摻雜區(qū)207，與210，中離子摻雜物的 濃度為1E19到4E21/cm3。所述連接界面層206，為金屬硅化物，所述 金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鵠、銅、或者鈮之中的任意 一種。所述柵極介電層的厚度為10到100埃。
本發(fā)明CMOS半導(dǎo)體器件的工作原理，參見圖2A所示的能帶圖。 為了便于說明，圖2A中所示為本發(fā)明半導(dǎo)體器件的各區(qū)間導(dǎo)電能帶的 關(guān)系，即圖2中位于P型阱203內(nèi)的NMOS元件的源極207、柵極溝道 層202、與漏極210之間的導(dǎo)電區(qū)能帶圖。本圖對(duì)應(yīng)于圖2中4冊(cè)極溝道 層202的摻雜離子濃度遠(yuǎn)低于源極207與漏極210的情況。在無外加電 壓的熱平衡狀態(tài)下，半導(dǎo)體器件結(jié)構(gòu)各區(qū)間的費(fèi)米能階為相同，4冊(cè)^L溝 道層與兩側(cè)的源極和漏極之間形成電位差小于0.55伏特的勢(shì)壘220。在 此條件下，實(shí)線207, 208， 210表示各區(qū)間的導(dǎo)電區(qū)能帶。漏極在外加 正電壓221時(shí)，漏極的導(dǎo)電區(qū)能帶210移至223,柵極溝道層的導(dǎo)電區(qū) 能帶208與源極的導(dǎo)電區(qū)能帶207無變化，半導(dǎo)體器件處於不導(dǎo)電狀態(tài)。 當(dāng)柵極有一外加電壓222時(shí)，如果所加為負(fù)電壓，電子#1排斥遠(yuǎn)離溝道 層，對(duì)應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶208沿224方向加大柵極溝道層與源 極導(dǎo)電區(qū)能帶差，半導(dǎo)體器件處于不導(dǎo)電狀態(tài)。如果所加為正電壓，電 子被吸引至溝道層，對(duì)應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶208沿222方向變化， 勢(shì)壘降低，當(dāng)電壓達(dá)到閾值電壓，如圖中225虛線所示，半導(dǎo)體器件處於導(dǎo)電狀態(tài)。電子/人源#及流向漏纟及，電流方向則為/人漏才及流向源才及。
位于N型阱204內(nèi)的PMOS元件的能帶圖如圖2B所示。圖2B所 示為圖2中源極207'、棚-極溝道層202'、與漏極210'之間的導(dǎo)電區(qū)能 帶圖，本圖對(duì)應(yīng)于圖2中柵極溝道層202，的摻雜離子濃度遠(yuǎn)低於源極 207，與漏極210'的情況。在無外加電壓的熱平衡狀態(tài)下，半導(dǎo)體器件 結(jié)構(gòu)各區(qū)間的費(fèi)米能階為相同，柵極溝道層與兩側(cè)的源極和漏極之間形 成電位差小于0.55伏特的勢(shì)壘230。在此條件下，實(shí)線207， , 208， ， 210， 表示各區(qū)間的導(dǎo)電區(qū)能帶。源極在外加正電壓231時(shí)，源極的導(dǎo)電區(qū)能 帶207'移至233,柵極溝道層的導(dǎo)電區(qū)能帶208'與漏極的導(dǎo)電區(qū)能帶 210，無變化，半導(dǎo)體器件處于不導(dǎo)電狀態(tài)。當(dāng)4冊(cè);敗有一外加電壓232 時(shí)，如果所加為正電壓，空穴被排斥遠(yuǎn)離溝道層，對(duì)應(yīng)于柵極溝道層導(dǎo) 電區(qū)能帶208'沿234方向加大柵極溝道層與漏極導(dǎo)電區(qū)能帶差，半導(dǎo) 體器件處于不導(dǎo)電狀態(tài)。如果所加為負(fù)電壓，空穴#1吸引至溝道層，對(duì) 應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶208'沿232方向變化，勢(shì)壘降低，當(dāng)電壓 達(dá)到閾值電壓，如圖中235虛線所示，半導(dǎo)體器件處于導(dǎo)電狀態(tài)?？昭?/人源才及流向漏才及，電流的方向亦為/人源才及流向漏才及。
圖3是根據(jù)本發(fā)明一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖。如圖3所示的 CMOS器件結(jié)構(gòu)300,包括在N型襯底301中形成的PMOS元件和在P型阱 303中形成的NMOS元件，以及隔離淺溝槽305。在P型阱303內(nèi)形成的 PMOS元件包括4冊(cè)極溝道層302,介電層309和4冊(cè)才及308, 4冊(cè)才及308兩側(cè)的間 隙壁311,源極與漏極的纟參雜區(qū)307與310,以及源極、漏極與4冊(cè)極的連接 界面層306。
在所述P型阱303中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、 鎵、銦、鉈、或鋁之中的任意一種，或者多種，P型阱303中離子摻雜物 的濃度為lE16到2E19/cm3。在所述柵極溝道層302中包含有五價(jià)離子摻雜物，所述摻雜物為磷、
砷、銻、鉍、或者氮之中的任意一種，或者多種。所述源極和漏極的摻
雜區(qū)307與310中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、 鉍、或者氮之中的任意一種，或者多種。所述柵極溝道層302中離子摻雜 物的濃度為lE14到2E17/cm3。所述源極和漏極的摻雜區(qū)307與310中離子 4參雜物的濃度為1E19到4E21/cm3。
所述柵-極介電層309的厚度為10到IOO埃。所述連接界面層306為金 屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或 者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁31 l為單層或多層硅化物介 電質(zhì)。
在N型襯底301中形成的PMOS元件包括4冊(cè);歐溝道層302，，介電層309' 和棚-極308'，以及4冊(cè)才及308，兩側(cè)的間隙壁311',源極與漏才及的纟參雜區(qū) 307，與310'，以及源極、漏極與柵極的連接界面層306'。
所述柵極溝道層302，中包含有三價(jià)離子摻雜物，所述摻雜物為硼、 氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述源極和漏 極的摻雜區(qū)307，與310，中也包含有三價(jià)離子摻雜物，所述摻雜物為硼、 氟化硼、鎵、錮、鉈、或鋁之中的任意一種，或者多種。其中，所述柵 極溝道層302，中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)307，與310，中離子摻雜物的濃度為1E19到4E21/cm3。
所述柵極介電層309，的厚度為10到100埃。所述連接界面層306' 為金屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鴿、銅、 或者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁311，為單層或多層硅化 物介電質(zhì)。
圖4是才艮據(jù)本發(fā)明另 一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖。如圖4所示的 CMOS器件結(jié)構(gòu)400，包括在P型半導(dǎo)體襯底401上形成的NMOS元件和在 N型阱403中形成的PMOS元件，以及隔離淺溝槽405。在N型阱403內(nèi)形成的NMOS元件包括柵極溝道層402，，介電層409，和柵極408',柵極408，兩 側(cè)的間隙壁411'，源極與漏極的摻雜區(qū)407，與410'，以及源極、漏極與才冊(cè) 極的連接界面層406'。
在所述N型阱403中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、 銻、鉍、或者氮之中的任意一種，或者多種。所述N型阱403中離子摻雜 物的濃度為1E16到2E19/cm3。
所述柵極溝道層402，中包含有三價(jià)離子摻雜物，所述摻雜物為硼、 氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述源極和漏 極的摻雜區(qū)407，與410，中也包含有三價(jià)離子摻雜物，所述摻雜物為硼、 氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。其中，所述柵 極溝道層402，中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)407，與410，中離子摻雜物的濃度為1E19到4E21/cm3。
所述柵極介電層409，的厚度為10到IOO埃。所述連接界面層406，為 金屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鴒、銅、 或者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁41 l，為單層或多層硅化物 介電質(zhì)。
在P型襯底401中形成的NMOS元件包括柵才及溝道層402,介電層409 和柵極408 ，以及柵極408兩側(cè)的間隙壁411 ，源極與漏極的摻雜區(qū)407和 410,以及源才及、漏才及與4冊(cè)才及的連^妄界面層406。
在所述柵極溝道層402中包含有五價(jià)離子摻雜物，所述摻雜物為磷、 砷、銻、鉍、或者氮之中的任意一種，或者多種。所述源極和漏極的摻 雜區(qū)407與410中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、 鉍、或者氮之中的任意一種，或者多種。所述柵極溝道層402中離子摻雜 物的濃度為lE14到2E17/cm3。所述源極和漏極的摻雜區(qū)407與410中離子 4參雜物的濃度為1E19到4E21/cm3。所述柵極介電層409的厚度為10到IOO埃。所述連接界面層406為金 屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鴒、銅、或 者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁41 l為單層或多層硅化物介 電質(zhì)。
圖5是4艮據(jù)本發(fā)明又一實(shí)施例的CMOS器件結(jié)構(gòu)示意圖。如圖5 所示的CMOS器件結(jié)構(gòu)500,包括在半導(dǎo)體襯底501上形成的隔離淺溝 槽505, P型阱503和N型阱504。在P型井503內(nèi)形成有NMOS元件； 所述NMOS元件包括棚4及溝道層502，介電層509和4冊(cè)才及508，片冊(cè)極508 兩側(cè)的間隙壁511,源才及與漏4及的摻雜區(qū)507和510，以及源才及與漏^L 的袋摻雜區(qū)512和513,以及源極、漏極與柵極的連接界面層506。在 N型阱504內(nèi)形成有PMOS元件。所述PMOS元件包括柵極溝道層502，， 介電層509，和柵才及508， ， 4冊(cè)4及508，兩側(cè)的間隙壁511，，源才及與漏才及的 摻雜區(qū)507，和510'， 以及源極與漏極的袋摻雜區(qū)512，和513'，以及源 極、漏極與棚-極的連接界面層506，。
本實(shí)施例中的CMOS器件結(jié)構(gòu)500與前述CMOS器件結(jié)構(gòu)200的 區(qū)別僅在于增加了袋摻雜區(qū)512、 513以及袋摻雜區(qū)512，和513，。上述 袋摻雜區(qū)位于溝道層兩側(cè)下方，能夠進(jìn)一步降低襯底中源極和漏極之間 的漏電流。在P型井503中，袋摻雜區(qū)512和513的摻雜離子類型為 P+型，在N型阱504中，袋摻雜區(qū)512，和513，的摻雜離子類型為T^型。
圖6為本發(fā)明的CMOS反相器結(jié)構(gòu)筒化示意圖。如圖6所示，本 發(fā)明的CMOS反相器包括NMOS元件的源極710、柵極720、漏極730 和柵極溝道層740; PMOS元件的源極710'、柵極720'、漏極730'和柵 極溝道層740'。所述PMOS元件的源極710，與Vdd連接，所述NMOS 元件的漏極730和PMOS元件的漏極730，相連后接輸出端Vout;所述 NMOS元件的源極710與Vss連接；所述NMOS元件的柵極720和PMOS 元件的4冊(cè)極720，相連后接llr入端Vin。
在上述NMOS元件中，柵極溝道層740與兩側(cè)的源極710與漏極730的摻雜區(qū)中的帶電離子為相同型態(tài)。所述4冊(cè)極溝道層740中包含有 五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一 種，或者多種，離子摻雜物的濃度為1E14到2E17/cm3。所述源極710 與漏極730的摻雜區(qū)中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、 銻、鉍、或者氮之中的任意一種，或者多種，離子摻雜物的濃度為1E19 到4E21/cm3。
在上述PMOS元件中， 一冊(cè)極溝道層740，與兩側(cè)的源才及710，和漏才及 730，的摻雜區(qū)中的帶電離子為相同型態(tài)。柵極溝道層740，中包含有三價(jià) 離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意 一種，或者多種。所述柵極溝道層740，中離子摻雜物的濃度為1E14到 2E17/cm3。在所述源極710，和漏極730，的摻雜區(qū)中也包含有三價(jià)離子摻 雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種， 或者多種。所述源極和漏極的摻雜區(qū)207，與210，中離子摻雜物的濃度為 1E19到4E21/cm3。
綜上所述，本發(fā)明半導(dǎo)體器件及其制作方法提供一種運(yùn)作原理，半 導(dǎo)體器件的結(jié)構(gòu)內(nèi)的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相 同型態(tài)。本發(fā)明半導(dǎo)體器件的結(jié)構(gòu)屬于半導(dǎo)體元件的基礎(chǔ)原理與應(yīng)用， 由此可延伸到各種器件設(shè)計(jì)與應(yīng)用的變化和線路連接不——例舉。包含 邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、控制器元件、微處 理系統(tǒng)元件、與系統(tǒng)元件等，都在本發(fā)明半導(dǎo)體器件的保護(hù)范圍內(nèi)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。 任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都 可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的 變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā) 明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡 單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍。
權(quán)利要求
1、 一種CMOS半導(dǎo)體器件，包括半導(dǎo)體襯底，在半導(dǎo)體襯底中 形成的P型阱和N型阱以及隔離淺溝槽；在P型阱中具有NMOS元件， 在N型阱中具有PMOS元件，所述NMOS元件和PMOS元件分別包括 柵極溝道層、柵極介電層、柵極和柵極兩側(cè)的間隔壁，和位于所述柵-極 溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源極、漏極和柵極表面的連接 界面層，其特征在于所述NMOS元件的柵極溝道層與源極和漏極的 摻雜區(qū)中的帶電離子為相同型態(tài)；所述PMOS元件的柵極溝道層與源極 和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
2、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所述 半導(dǎo)體襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià)與五價(jià) 元素的混合物。
3、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所述 P型阱中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
4、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所述 N型阱中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者 氮之中的任意一種，或者多種。
5、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所述 NMOS元件的柵極溝道層中包含有五價(jià)離子摻雜物，所述摻雜物為磷、 砷、銻、鉍、或者氮之中的任意一種，或者多種。
6、 根據(jù)權(quán)利要求l所述的CMOS半導(dǎo)體器件，其特征在于所述 NMOS元件的源極和漏極中包含有五價(jià)離子摻雜物，所述摻雜物為磷、 砷、銻、鉍、或者氮之中的任意一種，或者多種。
7、 根據(jù)權(quán)利要求3所述的CMOS半導(dǎo)體器件，其特征在于所述 P型阱中離子摻雜物的濃度為1E16到2E19/cm3。
8、 根據(jù)權(quán)利要求4所述的CMOS半導(dǎo)體器件，其特征在于所述 N型阱中離子摻雜物的濃度為1E16到2E19/cm3。
9、 根據(jù)權(quán)利要求5所述的CMOS半導(dǎo)體器件，其特征在于所述 柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
10、 根據(jù)權(quán)利要求6所述的CMOS半導(dǎo)體器件，其特征在于所 述源極和漏極中離子摻雜物的濃度為1E19到4E21/cm3。
11、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所 述PMOS元件的柵極溝道層中包含有三價(jià)離子摻雜物，所述摻雜物為 硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。
12、 根據(jù)權(quán)利要求11所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
13、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所 述PMOS元件的源極和漏極的摻雜區(qū)中包含有三價(jià)離子摻雜物，所述摻 雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。
14、 根據(jù)權(quán)利要求13所述的CMOS半導(dǎo)體器件，其特征在于所 述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
15、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所 述連接界面層包含有金屬硅化物。
16、 根據(jù)權(quán)利要求15所述的CMOS半導(dǎo)體器件，其特征在于所 述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任 意一種。
17、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所 述才冊(cè)極介電層的厚度為10到100埃。
18、 根據(jù)權(quán)利要求1所述的CMOS半導(dǎo)體器件，其特征在于所 述NMOS和PMOS元件還包括位于柵極溝道層兩側(cè)下方的袋摻雜區(qū)。
19、 一種CMOS半導(dǎo)體器件，包括N型半導(dǎo)體襯底、在所述N 型半導(dǎo)體襯底中形成的p型阱和隔離淺溝槽；在N型半導(dǎo)體襯底上形 成的PMOS元件；在P型阱中形成的NMOS元件；所述NMOS元件和 PMOS元件分別包括柵極溝道層、柵極介電層、柵極和柵極兩側(cè)的間隔壁，和位于所述柵極溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源極、漏極和柵極表面的連接界面層，其特征在于所述NMOS元件的柵極溝 道層與源極和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)；所述PMOS元件 的柵極溝道層與源極和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
20、 根據(jù)權(quán)利要求19所述的CMOS半導(dǎo)體器件，其特征在于所 述P型阱中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
21、 根據(jù)權(quán)利要求20所述的CMOS半導(dǎo)體器件，其特征在于所 述P型阱中離子摻雜物的濃度為1E16到2E19/cm3。
22、 根據(jù)權(quán)利要求19所述的CMOS半導(dǎo)體器件，其特征在于所 述NMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含有五價(jià) 離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種， 或者多種。
23、 根據(jù)權(quán)利要求22所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
24、 根據(jù)權(quán)利要求19所述的CMOS半導(dǎo)體器件，其特征在于所 述PMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含有三價(jià) 離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意 一種，或者多種。
25、 根據(jù)權(quán)利要求24所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
26、 根據(jù)權(quán)利要求19所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極介電層的厚度為10到100埃。
27、 根據(jù)權(quán)利要求19所述的CMOS半導(dǎo)體器件，其特征在于所述連接界面層包含有金屬硅化物。
28、 根據(jù)權(quán)利要求27所述的CMOS半導(dǎo)體器件，其特征在于所 述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任 意一種。
29、 一種CMOS半導(dǎo)體器件，包括P型半導(dǎo)體襯底、在所述P 型半導(dǎo)體襯底中形成的N型阱和隔離淺溝槽；在P型半導(dǎo)體襯底上形 成的NMOS元件；在N型阱中形成的PMOS元件；所述NMOS元件和 PMOS元件分別包括柵極溝道層、柵極介電層、柵極和柵極兩側(cè)的間隔 壁，和位于所述柵極溝道層兩側(cè)的源極和漏極的摻雜區(qū)，以及源極、漏 極和柵極表面的連接界面層，其特征在于所述NMOS元件的棚-極溝 道層與源極和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)；所述PMOS元件 的柵極溝道層與源極和漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。
30、 根據(jù)權(quán)利要求29所述的CMOS半導(dǎo)體器件，其特征在于所 述N型阱中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或 者氮之中的任意一種，或者多種。
31、 根據(jù)權(quán)利要求30所述的CMOS半導(dǎo)體器件，其特征在于所 述N型阱中離子摻雜物的濃度為1E16到2E19/cm3。
32、 根據(jù)權(quán)利要求29所述的CMOS半導(dǎo)體器件，其特征在于所 述NMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含有五價(jià) 離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種， 或者多種。
33、 根據(jù)權(quán)利要求32所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
34、 根據(jù)權(quán)利要求29所述的CMOS半導(dǎo)體器件，其特征在于所 述PMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意 一種，或者多種。
35、 根據(jù)權(quán)利要求34所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)中離子一參雜物的濃度為1E19到4E21/cm3。
36、 根據(jù)權(quán)利要求29所述的CMOS半導(dǎo)體器件，其特征在于所 述才冊(cè)極介電層的厚度為10到100埃。
37、 根據(jù)權(quán)利要求29所述的CMOS半導(dǎo)體器件，其特征在于所 述連接界面層包含有金屬硅化物。
38、 根據(jù)權(quán)利要求37所述的CMOS半導(dǎo)體器件，其特征在于所 述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任 意一種。
39、 一種CMOS反相器，包括NMOS元件和PMOS元件，所述 NMOS元件和PMOS元件分別包括柵極、4冊(cè)才及溝道層、源才及和漏才及； 所述PMOS元件的源極與高電位端連接，所述NMOS元件的漏極和所 述PMOS元件的漏極相連后接輸出端；所述NMOS元件的源極與低電 位端連接；所述NMOS元件的4冊(cè)極和PMOS元件的柵才及相連后接輸入 端，其特征在于所述NMOS元件的柵極溝道層與源極和漏極的摻雜 區(qū)中的帶電離子為相同型態(tài)；所述PMOS元件的柵極溝道層與源極和漏 極的摻雜區(qū)中的帶電離子為相同型態(tài)。
40、 根據(jù)權(quán)利要求39所述的CMOS半導(dǎo)體器件，其特征在于所 述NMOS元件的柵極溝道層和源極與漏極的摻雜區(qū)中包含有五價(jià)離子 摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者 多種。
41、 根據(jù)權(quán)利要求40所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
42、 根據(jù)權(quán)利要求39所述的CMOS半導(dǎo)體器件，其特征在于所 述PMOS元件的柵極溝道層和所述源極和漏極的摻雜區(qū)中包含有三價(jià) 離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意 一種，或者多種。
43、 根據(jù)權(quán)利要求42所述的CMOS半導(dǎo)體器件，其特征在于所 述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3;所述源極和漏 極的摻雜區(qū)中離子摻雜物的濃度為1E19到4E21/cm3。
全文摘要
本發(fā)明提供了一種CMOS器件和由其組成的反相器，特別是一種半導(dǎo)體器件的基礎(chǔ)結(jié)構(gòu)與運(yùn)作原理。本發(fā)明CMOS器件的結(jié)構(gòu)之中，CMOS器件的NMOS和PMOS元件在襯底上的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相同型態(tài)，柵極溝道層與兩側(cè)的源極和漏極之間的隔離無需依靠PN節(jié)，可以更加有效的利用外加運(yùn)作電壓的電場(chǎng)效應(yīng)，使用范圍更廣的摻雜離子濃度與介電質(zhì)層厚度；能夠以較低的運(yùn)作電壓達(dá)到所需的飽和電流，適用于制作更小、速度更快與密度更高的半導(dǎo)體元件。
文檔編號(hào)H01L27/092GK101312194SQ200710040979
公開日2008年11月26日 申請(qǐng)日期2007年5月21日 優(yōu)先權(quán)日2007年5月21日
發(fā)明者王津洲 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司