專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
到目前為止，在絕緣層的表面形成有單晶硅層的硅襯底即絕緣 體上硅(SOI: silicon On Insulator)村底已為人所知。通過在SOI 村底上形成晶體管等元器件，便能夠使寄生電容減少，同時(shí)使絕緣 電阻提高。也就是說，能夠謀求元器件的高集成化、高性能化。上 述絕緣層由例如氧化硅膜(SiO2)形成。
為了提高元器件的動作速度，同時(shí)進(jìn)一步減小寄生電容，優(yōu)選 的做法是，使上述SOI村底的單晶硅層的膜厚形成得較薄。于是， 到目前為止已知的SOI襯底的制作方法如下，即，在將硅村底貼到 玻璃基板等其它基板上以后，再通過將硅村底的一部分分離下來以 將其去除，這樣即制作出了 SOI襯底(參考例如非專利文獻(xiàn)l)。 這里，參考圖20~圖23對上述利用貼合來制作SOI村底的方 法加以說明。另外，SOI層的薄膜化方法有很多例如，機(jī)械研磨、 化學(xué)拋光以及利用多孔硅進(jìn)行的方法等。這里，對利用氪注入而進(jìn) 行的方法加以說明。首先，如圖20所示，對是第一村底的硅村底 101的表面進(jìn)行氧化處理，來形成是絕緣層的氧化硅(SiO2)層102。 接著，如圖21所示，通過氧化硅(Si02)層102將是剝離用物質(zhì) 的氫離子注入到硅4于底101的內(nèi)部。這樣一來，便在硅襯底101的 規(guī)定深度位置形成是剝離層的氫注入層104。接下來，利用RCA 清洗等對襯底表面進(jìn)行清洗處理后，如圖22所示，將是第二襯底 的例如硅襯底103貼合到所述氧化硅層102的表面。之后，因?yàn)槔?用熱處理在氫離子注入深度部分形成了微裂縫(microcmck)，所 以如圖23所示，沿著所述氫注入層101將硅襯底101的一部分分 離下來。這樣一來，便將硅襯底101薄膜化而形成了硅層101。此
夕卜，分離下來后，再根據(jù)需要，利用研磨、蝕刻等各種手法薄膜化 到規(guī)定的膜厚，并利用熱處理等來對由于離子注入而產(chǎn)生的結(jié)晶缺 陷進(jìn)行修復(fù)，對硅表面進(jìn)行平滑化等。 按照上述做法，便制作出了以下的SOI村底，即，在硅襯底(第 二村底)103的表面形成了 Si02層(絕緣層)102，同時(shí)，在Si02 層102的表面硅層101形成得很薄。
非專利文獻(xiàn)1: Michel Bruel ，"Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.，Vol.36(1997)，pp. 1636.1641.
發(fā)明內(nèi)容
發(fā)明所要解決的技術(shù)問題
本申請發(fā)明者們發(fā)現(xiàn)通過對已形成了 MOS晶體管等半導(dǎo)體
元件的至少 一部分的半導(dǎo)體村底形成氪注入層，來將半導(dǎo)體村底的
一部分分離下來，便能夠?qū)雽?dǎo)體元件薄膜化而制造在其它基板上。
而且，通過將所述其它基板設(shè)為透明基板，能夠?qū)雽?dǎo)體層已被薄
膜化了的半導(dǎo)體裝置應(yīng)用到液晶顯示裝置中。
但是，如下所示，因?yàn)闅渥⑷雽拥纳疃炔灰恢?，而沒有形成為
平面形狀，所以出現(xiàn)了半導(dǎo)體裝置的基體層即硅層的厚度也就不一
致的問題。 如圖24所示，在硅襯底201的表面設(shè)有多個(gè)元件隔離區(qū)域S 和活性區(qū)域K，每一個(gè)元件隔離區(qū)域S中又形成有LOCOS氧化膜 211，活性區(qū)域K形成在各個(gè)元件隔離區(qū)域S之間。在活性區(qū)域K 設(shè)有MOS晶體管的柵電極212a、 212b。柵電極212a和柵電極 212b分別形成在硅村底201中相互離開的不同區(qū)域。
接下來，如圖25所示，為了將襯底的一個(gè)表面全部平坦化， 利用CVD法等在硅村底201上沉積SiO2膜213后，再利用機(jī)械 化學(xué)研磨法將其表面平坦化。萬一不進(jìn)行該平坦化工序就進(jìn)行氫注 入，則被注入的氫的深度分布會有很大的偏差。結(jié)果是，在硅襯底 上產(chǎn)生微裂縫，也就容易在將其一部分分離下來的分離工序中出現(xiàn) 不良現(xiàn)象，而難以將含有MOS晶體管等的元器件轉(zhuǎn)移到其它基板 上。本申請的發(fā)明者們已通過實(shí)驗(yàn)確認(rèn)了這一點(diǎn)。因此，可以說上 述平坦化工序是必需的工序。
但形成有柵電極212a、 212的活性區(qū)域K和形成有LOCOS 氧化膜211的元件隔離區(qū)域S，其表面高度相亙不同，作為一個(gè)整 體村底表面的起伏就變得比較大。因此，如圖25中的雙點(diǎn)劃線所 示，通過沉積而形成在活性區(qū)域K與元件隔離區(qū)域S的Si02膜213 的表面也形成了起伏。也就是說，問題就是，利用機(jī)械化學(xué)研磨對 具有這樣的起伏的Si02膜213的表面進(jìn)行高精度的平坦化是有限 度的。 另一方面，為了盡量減少已沉積的Si02膜213的表面的起伏， 就需要使Si02膜213的厚度形成為lpm左右以上那么厚。但是， 若使Si02膜213沉積而形成得較厚，則如圖25中的雙點(diǎn)劃線所示> 在硅襯底201上不同的各個(gè)區(qū)域(圖25中的左右各個(gè)區(qū)域)，Si02 膜213的平均厚度容易產(chǎn)生差別，所以機(jī)械化學(xué)研磨后的平坦化膜 213的厚度會出現(xiàn)偏差，這也是問題。 結(jié)果是，從與MOS晶體管的柵電極212a、 212b相向的硅村 底201的表面到平坦化膜213的表面的厚度214a、 214b,則成為 在硅4于底201上不同的各個(gè)區(qū)域相互不同。 若在該狀態(tài)下，進(jìn)一步將氫215注入到硅襯底201中，則如圖 26所示，在硅襯底201上不同的各個(gè)區(qū)域，從與MOS晶體管的柵 電極212a、 212b相向的硅村底201的表面算起不同的深度217a、 217b分別形成氬注入層216a、 216b。之后，若將其它基板220貼 合到平坦化膜213的表面再進(jìn)行熱處理，則如圖27中的雙點(diǎn)劃線 所示，硅襯底201的一部分^:沿著氬注入層216a、 216b分離下來。 因此，剛剛分離的硅層201的厚度217a、 217b在各個(gè)區(qū)域各自不 同。
結(jié)果是，若為了在之后的工序中進(jìn)行元件隔離，直到LOCOS 氧化膜211露出為止，通過將硅層201蝕刻規(guī)定厚度等而去除來達(dá) 到薄膜化，則與柵電極212a、 212b相向的溝道區(qū)域的厚度218a、
218b便相互不同，而使各個(gè)MOS晶體管的閾值電壓、電流電壓特 性出現(xiàn)差異。而且，若將這樣形成的半導(dǎo)體裝置應(yīng)用到液晶顯示裝 置中，則液晶顯示裝置的顯示品位下降也是不可避免的。
本發(fā)明正是為了解決上述問題而研究開發(fā)出來的，其目的在于 通過使平坦化膜形成為 一 致的厚度，來將形成有活性區(qū)域的基體層 的厚度一致化，從而使半導(dǎo)體裝置的可靠性提高。 用以解決問題的技術(shù)方案 為達(dá)成上述目的，在該發(fā)明中采用這樣的做法，即在設(shè)在具有 活性區(qū)域的第一 區(qū)域之間的第二區(qū)域的至少一部分形成第 一平坦化 膜，再在該第一平坦化膜之間形成第二平坦化膜。 具體而言，本發(fā)明所涉及的半導(dǎo)體裝置的制造方法是一種制造 具有活性區(qū)域形成在基體層的多個(gè)第一區(qū)域、和設(shè)在該各個(gè)第一區(qū) 域之間且形成有元件隔離區(qū)域的各個(gè)第二區(qū)域的半導(dǎo)體裝置的制造 方法。包括以下各個(gè)工序第一平坦化膜形成工序，在所述各個(gè)第 二區(qū)域的至少一部分平坦區(qū)域以相等的厚度形成具有平坦表面的第
一平坦化膜；第二平坦化膜形成工序，在所述第一平坦化膜之間形 成具有與所述第一平坦化膜的表面相接的平坦表面的第二平坦化
膜；剝離層形成工序，通過所述第一平坦化膜或所述第二平坦化膜 將剝離用物質(zhì)離子注入到所述基體層中來形成剝離層；以及分離工 序，沿著所述剝離層將所述基體層的一部分分離下來。 優(yōu)選在所述第二平坦化膜形成工序中，至少在所述第一平坦化 膜之間使第一絕緣膜形成得高于或等于所述第一平坦化膜的表面高 度，再以所述第一平坦化膜為阻擋膜研磨去除所述第一絕緣膜的一 部分，這樣來進(jìn)行平坦化，以使所述第一絕緣膜的表面與所述第一 平坦化膜的表面相接。
優(yōu)選在所述第一平坦化膜形成工序中，在所述第一區(qū)域與第二 區(qū)域形成第二絕緣膜之后，再至少從所述第一區(qū)域?qū)⑺龅诙^緣 膜去除，而在所述第二區(qū)域的至少一部分殘留下所述第二絕緣膜， 讓所述第一平坦化膜形成為含有殘留在所述第二區(qū)域的第二絕緣膜 的狀態(tài)。 可以在所述第一平坦化膜工序中，形成所述第二絕緣膜來作為 所述第一平坦化膜。在該情況下，優(yōu)選的做法是所述第二絕緣膜是 氮化硅膜；所述第一絕緣膜是氧化硅膜。 可以在所述元件隔離區(qū)域形成有元件隔離用絕緣膜；所述第二 絕緣膜可以由與所述元件隔離用絕緣膜一樣的材質(zhì)形成；在所述第 一平坦化膜形成工序中，可以讓材質(zhì)與所述第二絕緣膜不同的第三 絕緣膜沉積在殘留在所述第二區(qū)域的第二絕緣膜上，來形成所述第 二絕緣膜與所述第三絕緣膜作為第一平坦化膜。在該情況下，優(yōu)選 所述第一絕緣膜與第二絕緣膜是氧化硅膜；所述第三絕緣膜是氮化 硅膜。 優(yōu)選包括在所述第一區(qū)域形成柵電極的柵電極形成工序。在所 述第 一平坦化膜形成工序中，使所述第 一平坦化膜形成得高于或等 于所述柵電極的表面高度。 所述基板可以是玻璃基板或硅基板。 優(yōu)選所述基體層，是硅層、碳化硅層、硅鍺層、鍺層、氮化鉀 層、鉀砷層、銦磷層、LiNb02層、LaA103層以及SrTiOs層中的 一種層。
優(yōu)選所述剝離用物質(zhì)是氫和惰性元素中的至少一種元素。
優(yōu)選在所述第二平坦化膜形成工序中，利用化學(xué)機(jī)械研磨法將
所述第一絕緣膜平坦化。
可以在所述第一區(qū)域形成有金屬氧化物半導(dǎo)體晶體管。
本發(fā)明所涉及的半導(dǎo)體裝置是一種具有活性區(qū)域形成在基體層 的多個(gè)第一區(qū)域、和設(shè)在該各個(gè)第一區(qū)域之間且形成有元件隔離區(qū) 域的各個(gè)第二區(qū)域的半導(dǎo)體裝置。該半導(dǎo)體裝置包括以相等的厚 度形成在所述各個(gè)第二區(qū)域的至少一部分平坦區(qū)域的第一平坦化 膜，以及形成在所述各個(gè)第一平坦化膜之間、具有與所述第一平坦 化膜的表面相接的平坦表面的第二平坦化膜。所述基體層的一部分 被沿著通過離子注入剝離用物質(zhì)而形成的剝離層分離開。
優(yōu)選所述第 一 平坦化膜的與所述基體層相反一側(cè)的表面由氮化 硅膜構(gòu)成，所述第二平坦化膜的與所述基體層相反一側(cè)的表面由氧 化硅膜構(gòu)成。 優(yōu)逸基板貼到所述第一平坦化膜與第二平坦化膜上。
優(yōu)選所述基板是玻璃基板或硅基板。 優(yōu)選所述基體層，是硅層、碳化硅層、硅鍺層、鍺層、氮化鉀 層、鉀砷層、銦磷層、LiNb02層、LaA103層以及SrTiOs層中的 一種層。
優(yōu)選所述剝離用物質(zhì)是氫和惰性元素中的至少 一種元素。
可以在所述第 一 區(qū)域形成有金屬氧化物半導(dǎo)體晶體管。 —作用一
接下來，對本發(fā)明的作用進(jìn)行說明。
本發(fā)明所涉及的半導(dǎo)體裝置，例如具有形成有MOS晶體管的 多個(gè)第 一 區(qū)域和設(shè)在各個(gè)第 一 區(qū)域之間的間隙中的第二區(qū)域。第一 區(qū)域例如在硅層等基體層形成有活性區(qū)域。另一方面，在第二區(qū)域 形成有元件隔離區(qū)域。能夠?qū)⒐鑼?、碳化硅層、硅鍺層、鍺層、氮 化鉀層、鉀砷層、銦磷層、LiNb02層、LaA103層以及SrTi0s層 中的一種層用作基體層。
在制造該半導(dǎo)體裝置的情況下，進(jìn)行笫一平坦化膜形成工序、 第二平坦化膜形成工序、剝離層形成工序以及分離工序。 在第一平坦化膜形成工序中，在各個(gè)笫二區(qū)域的至少一部分平 坦區(qū)域以相等的厚度形成具有平坦表面的第一平坦化膜。例如，首 先，在第一區(qū)域與第二區(qū)域形成第二絕緣膜。當(dāng)在第一區(qū)域形成柵 電極的時(shí)候，讓第一平坦化膜形成得大于或等于柵電極的表面高度。 之后，至少從第一區(qū)域去除第二絕緣膜來讓第二絕緣膜殘留在第二 區(qū)域的至少一部分平坦區(qū)域。形成第一平坦化膜且讓第一平坦化膜 包含殘留在第二區(qū)域的第二絕緣膜。 因?yàn)榈谝黄教够ば纬稍谄教沟牡诙^(qū)域，所以盡管第一區(qū)域 有起伏，所形成的笫一平坦化膜的膜厚也較薄。因此，第一平坦化 膜的厚度在半導(dǎo)體裝置的不同的各個(gè)區(qū)域不容易出現(xiàn)差別。而且，
因?yàn)闊o需進(jìn)行CMP等研磨即可，所以能夠很容易、高精度地、平 坦地形成第一平坦化膜。
在該第一平坦化膜形成工序中，能夠讓氮化硅膜等第二絕緣膜 作為第一平坦化膜來形成。此時(shí)，第二平坦化膜由氧化硅膜等第一 絕緣膜形成。 在第一平坦化膜形成工序中，可以用與元件隔離區(qū)域的元件隔 離用絕緣膜一樣的材質(zhì)即氧化硅膜等形成第二絕緣膜，將與第二絕 緣膜不同的氮化硅膜等第三絕緣膜沉積在殘留在第二區(qū)域的第二絕 緣膜上。于是，第二區(qū)域的第二絕緣膜與第三絕緣膜作為第一平坦 化膜形成。在該情況下，優(yōu)選在這以后形成的第一絕緣膜是氧化硅 膜。 在第二平坦化膜形成工序中，在第一平坦化膜之間形成具有與 第一平坦化膜的表面相接的平坦表面的第二平坦化膜。也就是說， 至少在第一平坦化膜13之間使第一絕緣膜形成得高于或等于第一 平坦化膜的表面高度，再利用CMP等方法以厚度形成得很一致的 第 一 平坦化膜為阻擋膜研磨去除第 一 絕緣膜的 一 部分。這樣一 來， 便能夠?qū)Φ谝唤^緣膜進(jìn)行平坦化來使第一絕緣膜的表面與第一平坦 化膜的表面接起來。于是，第一平坦化膜的與基體層相反一側(cè)的表 面由氮化硅膜構(gòu)成，第二平坦化膜的與基體層相反 一 側(cè)的表面由氧 化硅膜構(gòu)成。 在剝離層形成工序中，通過第一平坦化膜或第二平坦化膜將氫 和惰性元素中的至少 一種元素即剝離用物質(zhì)離子注入到基體層中來 形成剝離層。如上所述，在第一平坦化膜含有材質(zhì)與元件隔離用絕 緣膜相同的絕緣膜的情況下，盡量使離子所通過的層或膜的材質(zhì)相 同，而能夠使剝離層的深度位置一致。 在進(jìn)行貼合工序時(shí)，夾著絕緣膜將例如玻璃基板或硅基板貼到 第一平坦化膜與第二平坦化膜上。之后，在分離工序中，沿著剝離 層將基體層的一部分分離下來。結(jié)果是，因?yàn)樗纬傻牡谝黄教够?膜及第二平坦化膜的厚度在相互離開的區(qū)域也很一致，所以形成有 活性區(qū)域的基體層的厚度被一致化，半導(dǎo)體裝置的可靠性提高。
發(fā)明的效果 根據(jù)本發(fā)明，在設(shè)在具有活性區(qū)域的第一區(qū)域之間的第二區(qū)域 的至少 一部分平坦區(qū)域形成第 一平坦化膜，再在該第 一平坦化膜之 間形成第二平坦化膜。因此，能夠使第一平坦化膜形成為一致的厚 度，而且還能夠配合著該第一平坦化膜，將第二平坦化膜也高精度 地平坦化。結(jié)果是，使形成有活性區(qū)域的基體層的厚度一致，來使 半導(dǎo)體裝置的可靠性提高。 附圖的簡單說明
圖1是示意地顯示本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖 視圖。
圖2是顯示在槽部形成工序中形成了氮化膜后的狀態(tài)的剖視圖。
圖3是顯示在槽部形成工序中形成的槽部的狀態(tài)的剖視圖。
圖4是顯示LOCOS氧化膜形成工序的剖視圖。
圖5是顯示第一離子注入工序的剖視圖。
圖6是顯示柵電極形成工序與柵極布線層形成工序的剖視圖。
圖7是顯示第二離子注入工序的剖視圖。
圖8是顯示第三離子注入工序的剖視圖。
圖9是顯示活性化工序的剖視圖。
圖IO是顯示第一平坦化膜形成工序的剖視圖。
圖ll是顯示第二平坦化膜形成工序及剝離層形成工序的剖視圖。
圖12是顯示導(dǎo)電部形成工序、平坦化膜形成工序以及貼合工序的
剖視圖。
圖13是示意地顯示第二實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖枧圖。 圖14是示意地顯示第三實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。 圖15是顯示形成了第二絕緣膜后的狀態(tài)的剖視圖。 圖16是顯示形成了第一絕緣膜與第三絕緣膜后的狀態(tài)的剖視圖。 圖17是顯示剝離層形成工序的剖視圖。
圖18是顯示導(dǎo)電部形成工序、平坦化膜形成工序以及貼合工序的 剖-脫圖。
圖19是示意地顯示第四實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。
圖20是顯示在現(xiàn)有的SOI襯底的制作工序中形成了氧化硅層后的 狀態(tài)的圖。
圖21是顯示在現(xiàn)有的SOI襯底的制作工序中形成了氫注入層后的 狀態(tài)的圖。
圖22是顯示在現(xiàn)有的SOI襯底的制作工序中貼到了玻璃基板上后 的的狀態(tài)的圖。
圖23是顯示在現(xiàn)有的SOI村底的制作工序中將硅層的一部分分離 后的狀態(tài)的圖。
圖24是顯示形成在硅村底的不同區(qū)域的柵電極的剖視圖。
圖25是顯示在硅村底形成了用于進(jìn)行平坦化的Si02膜后的狀態(tài)的
剖視圖。
圖26是顯示在硅襯底形成氬注入層后的狀態(tài)的剖視圖。
圖27是顯示貼上其它基板將硅襯底的一部分去除后的狀態(tài)的剖視圖。
符號說明
s半導(dǎo)體裝置
Rl第一區(qū)域
R2第二區(qū)域
1基體層、硅襯底、硅層
5LOCOS氧化膜(元件隔離用絕緣膜
8a柵電極
13第一平坦化膜
14第二平坦化膜
16剝離層
17層間絕緣膜
20絕緣膜
21玻璃基板
35平坦化膜
36槽部
40活性區(qū)域
41 元件隔離區(qū)域
42 溝道區(qū)域
50 NMOS晶體管
51 第一絕緣膜
52 第二絕緣膜
53 第三絕緣膜
具體實(shí)施例方式
下面，參考附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。此外，本發(fā)明 并不限于以下各個(gè)實(shí)施方式。而且，在以下各個(gè)實(shí)施方式中，有時(shí) 候，把基體層1稱作硅襯底1或者硅層1。 《發(fā)明的第一實(shí)施方式》
圖1到圖12是顯示本發(fā)明所涉及的半導(dǎo)體裝置及其制造方法 的第一實(shí)施方式的剖視圖。 在該實(shí)施方式中，為便于理解說明，對半導(dǎo)體裝置S中的含有 一個(gè)NMOS晶體管50的區(qū)域進(jìn)行說明。雖然沒有顯示PMOS晶 體管，但通過適當(dāng)?shù)馗淖冸x子注入時(shí)的雜質(zhì)導(dǎo)電型，同樣也能夠形 成NMOS晶體管50。半導(dǎo)體裝置S成為將多個(gè)NMOS晶體管50 與PMOS晶體管制作在同一個(gè)半導(dǎo)體襯底上的結(jié)構(gòu)。 省略了例如對半導(dǎo)體裝置S的圖示，但半導(dǎo)體裝置S能夠直接 形成在構(gòu)成液晶顯示裝置的顯示面板的玻璃基板上，并被作為驅(qū)動、 控制顯示面板的多個(gè)像素的驅(qū)動器用。 圖1是示意地顯示半導(dǎo)體裝置S的剖視圖。半導(dǎo)體裝置S由玻 璃基板21和高密度且高精度地形成在玻璃基板21上的半導(dǎo)體元器 件部31構(gòu)成。半導(dǎo)體元器件部31中含有晶體管50。 另外，在將半導(dǎo)體裝置S應(yīng)用到液晶顯示裝置中的情況下，優(yōu) 選基板21是玻璃基板21等透明基板，而在將半導(dǎo)體裝置S應(yīng)用到 液晶顯示裝置以外的裝置的情況下，則能夠利用硅基板等其它基板 作基板21。 半導(dǎo)體元器件部31具有形成有活性區(qū)域40的多個(gè)第一區(qū)域 Rl (圖1中僅示出了一個(gè)第一區(qū)域R1)、和形成在第一區(qū)域R1之
間的各個(gè)第二區(qū)域R2。在第一區(qū)域Rl形成有是半導(dǎo)體元件的 NMOS晶體管50。在第二區(qū)域R2，形成有將半導(dǎo)體元件50之間 電氣地隔離開的元件隔離區(qū)域41。在元件隔離區(qū)域41形成有是元 件隔離用膜的LOCOS氧化膜5。 活性區(qū)域40具有由低濃度雜質(zhì)區(qū)域9和高濃度雜質(zhì)區(qū)域11構(gòu) 成的淺摻雜漏極區(qū)域(LDD: Lightly Doped Drain)結(jié)構(gòu)，低濃 度雜質(zhì)區(qū)域9形成在溝道區(qū)域42的左右兩外側(cè)，高濃度雜質(zhì)區(qū)域 11形成在低濃度雜質(zhì)區(qū)域9的外側(cè)?；w層l例如是硅層等半導(dǎo)體 層。另外，除了能夠用硅層作基體層1以外，還能夠用碳化硅層、 硅鍺層、鍺層、氮化鉀層、鉀砷層、銦磷層、LiNb02層、LaA103 層以及SrTiO3層中的一種層作基體層1。 如后所述，基體層1的一部分被沿著通過離子注入氫等剝離用 物質(zhì)而形成的剝離層分離開。此外，能夠用氫和惰性元素(也就是 說，氦、氖、氬、氪等)中的至少一種元素作剝離用物質(zhì)。而且， 因?yàn)榻柚心ツ軌蛉コ钚詤^(qū)域40以外的基體層l，所以活性區(qū)域 40本身成為基體層1。此外，可以在活性區(qū)域40的與玻璃基板相 反一側(cè)殘留有活性區(qū)域40以外的基體層1。 如圖l所示，絕緣膜20層疊在玻璃基板21的表面上。該絕緣 膜20上依序?qū)盈B有層間絕緣膜17、平坦化膜35以及層間絕緣膜 12。而且，在層間絕緣膜12上的第一區(qū)域Rl形成有柵極氧化膜7， 另一方面，在第二區(qū)域R2形成有LOCOS氧化膜5。 LOCOS氧化膜5的玻璃基板21 —側(cè)的表面與柵極氧化膜7 的玻璃基板21 —側(cè)的表面構(gòu)成同一個(gè)平面。在柵極氧化膜7上形 成有所述活性區(qū)域40。所述活性區(qū)域40及LOCOS氧化膜5由用 以保護(hù)其表面的保護(hù)膜22覆蓋起來。 在第二區(qū)域R2，柵極布線層8b與側(cè)壁10b形成在層間絕緣膜 12與柵極氧化膜7之間。第二區(qū)域R2的平坦化膜35局部向下凹 形成凹狀，在該下凹處夾著層間絕緣膜12布置有柵極布線層8b與 側(cè)壁10b。
在第一區(qū)域R1，柵電極8a與側(cè)壁10a形成在層間絕緣膜12
與柵極氧化膜7之間。第一區(qū)域R1的平坦化膜35也局部地下凹形 成為凹狀，在該下凹處夾著層間絕緣膜12布置有柵電極8a與側(cè)壁 10a。柵電極8a夾著柵極氧化膜7與溝道區(qū)域42相向。另一方面， 側(cè)壁10a夾著柵極氧化膜7與低濃度雜質(zhì)區(qū)域9相向。 層間絕緣膜17、平坦化膜35、層間絕緣膜12以及柵極氧化膜 7中與各個(gè)高濃度雜質(zhì)區(qū)域11重合的位置貫穿著形成有接觸通孔 18s、 18d。接觸通孔18s、 18d中分別形成有是金屬電極的源電極 19s和漏電極19d。 本發(fā)明的特征是，上述平坦化膜35由在各個(gè)第二區(qū)域R2的至 少一部分平坦區(qū)域以相等的厚度形成的第一平坦化膜13、和形成在 各個(gè)第 一 平坦化膜13之間的第二平坦化膜14構(gòu)成。第二平坦化膜 14具有與第一平坦化膜13的表面相接的平坦表面。 如圖1所示，在第二區(qū)域R2，因?yàn)長OCOS氧化膜5的玻璃 基板21 —側(cè)的表面很平坦，所以直接很薄地形成在其表面的層間 絕緣膜12的玻璃基板21—側(cè)的表面也變平坦了。也就是說，在第 二區(qū)域R2的沒有設(shè)置柵極布線層8b與側(cè)壁10b等結(jié)構(gòu)物的區(qū)域， 層間絕緣膜12的玻璃基板21—側(cè)的表面變平坦了。因此，第一平 坦化膜13僅形成在既是第二區(qū)域R2又是與LOCOS氧化膜5相向 的平坦區(qū)域。這樣一來，對第一平坦化膜13的玻璃基板21—側(cè)的 表面就不需要進(jìn)行什么CMP等研磨工序了，該表面通過沉積等就 能夠很容易且高精度地平坦地形成。而且，第一平坦化膜13的玻 璃基板21 —側(cè)的表面比所述柵電極8a與柵極布線層8b等形成得 更靠近玻璃基板21附近。 另一方面，第二平坦化膜14形成在第一區(qū)域R1、和第二區(qū)域 R2的至少配置有柵極布線層8b與側(cè)壁10b等結(jié)構(gòu)物的區(qū)域。第二 平坦化膜14形成為將各個(gè)第一區(qū)域Rl之間的間隔填充起來的狀 態(tài)。第二平坦化膜14的玻璃基板21 —側(cè)表面與第一平坦化膜13 的玻璃基板21 —側(cè)表面構(gòu)成同一平面。這樣一來，第二平坦化膜 14與第一平坦化膜13共同構(gòu)成將第一區(qū)域Rl與第二區(qū)域R2的 起伏平坦化的平坦化膜35。 也就是說，第一平坦化膜13整個(gè)由氮化硅膜形成，第二平坦 化膜14整個(gè)由氧化硅膜形成。第一平坦化膜13的與基體層l相反 一側(cè)的表面(也就是說，玻璃基板21 —側(cè)的表面)由氮化硅膜構(gòu) 成。另一方面，第二平坦化膜14的與基體層1相反一側(cè)的表面由 氧化硅膜構(gòu)成。 —制造方法一
接下來，對本發(fā)明所涉及的半導(dǎo)體裝置S的制造方法進(jìn)行說明。 該實(shí)施方式的制造方法中包括槽部形成工序、LOCOS氧化 膜形成工序、離子注入工序、柵電極形成工序、柵極布線層形成工 序、活性化工序、第一平坦化膜形成工序、第二平坦化膜形成工序、 剝離層形成工序、導(dǎo)電部形成工序、平坦化工序、貼合工序以及分 離工序。 首先，如圖3所示，在槽部形成工序中，事先針對第二區(qū)域R2 的硅襯底1的表面形成槽部36。該槽部36是這樣形成的。首先， 如圖2所示，通過在1000。C左右的氧氣氣體中對晶圓即硅襯底1 (相當(dāng)于以后的基體層1)進(jìn)行高溫?zé)崽幚?，來形成厚度?0nm 左右的熱氧化膜2。接下來，利用CVD法等形成厚度200nm左右 的氮化硅膜3。 之后，如圖3所示，為形成后述的LOCOS氧化膜5，以抗蝕 膜4為掩護(hù)膜(mask)，對上述氮化硅膜3與熱氧化膜2進(jìn)行圖案 化，同時(shí)將硅村底1蝕刻80nm左右，這樣即形成了槽部36。也 就是說，硅襯底1的第一區(qū)域R1被抗蝕膜4掩護(hù)起來而不被蝕刻， 但硅襯底1的第二區(qū)域R2被蝕刻。 接下來，如圖4所示，在LOCOS氧化膜形成工序中，利用 LOCOS法相對槽部36形成是元件隔離用絕緣膜的LOCOS氧化膜 5，使得該LOCOS氧化膜5的表面與熱氧化膜2的表面(之后形 成的柵極氧化膜7的表面)位于同一個(gè)高度上。也就是說，去除抗 蝕膜4以后，再以氮化硅膜3為掩護(hù)膜在氧氣氣體中利用高溫?zé)崽?理進(jìn)行熱氧化。這樣一來，便形成了厚度在200~500nm左右的 LOCOS氧化膜5。此時(shí)，因?yàn)橛捎谘趸牡舻墓鑼?的膜厚是LOCOS氧化膜5的45%左右，所以，若例如所形成的LOCOS 氧化膜5的膜厚是200nm，則通過控制蝕刻量，可使得上述硅襯底 1的槽部36的深度成為80nm，從而能夠把LOCOS氧化膜5的表 面高度與熱氧化膜2的表面高度調(diào)整到大致相等。
接著，進(jìn)行第一離子注入工序。如圖5所示，在該工序中，利 用濕蝕刻等去除氮化硅膜3以后，為調(diào)整NMOS晶體管50的閾值 電壓，再利用離子注入等將雜質(zhì)元素6導(dǎo)入到之后成為NMOS晶 體管50的活性區(qū)域40的硅村底1的規(guī)定區(qū)域。用例如硼元素作雜 質(zhì)元素。將注入能量設(shè)定為10 30KeV,同時(shí)將摻雜量設(shè)定為1 5x 1012 112左右。 接著，進(jìn)行柵電極形成工序與柵極布線層形成工序。如圖6所 示，在該工序中，在第一區(qū)域R1的柵極氧化膜7的表面形成NMOS 晶體管的柵電極8a，同時(shí)在LOCOS氧化膜5上形成與MOS晶體 管的柵電極8a相連的柵極布線層8b。 也就是說，利用濕蝕刻等將NMOS晶體管形成區(qū)域(以后的 活性區(qū)域40)上的熱氧化膜2去除以后，再在氧氣氣體中進(jìn)行1000 。C左右的熱處理，來在硅村底1上形成厚度在10 20nm左右的柵 極氧化膜7。因此，柵極氧化膜7與LOCOS氧化膜5的表面高度 大致相同。 接著，利用CVD法等對所述柵極氧化膜7及LOCOS氧化膜5 的表面沉積多晶硅來形成厚度300nm左右的多晶硅層。讓磷等N 型雜質(zhì)擴(kuò)散到該多晶硅層中，或者利用離子注入等導(dǎo)入磷等N型雜 質(zhì)來形成一個(gè)層，并以該層作N型多晶硅層。之后，通過對該N 型多晶硅層進(jìn)行光刻工序及蝕刻工序，來在柵極氧化膜7上圖案化 并形成柵電極8a，另一方面，在LOCOS氧化膜5上圖案化并形成 柵極布線層8b。柵電極8a與柵極布線層8b同時(shí)形成。而且，因 為柵極氧化膜7與LOCOS氧化膜5的表面大致高度相等，所以能 夠?qū)烹姌O8a與柵極布線層8b的高度調(diào)整到同一個(gè)高度。
接下來，進(jìn)行第二離子注入工序。如圖7所示，在該工序中， 形成至少在NMOS晶體管形成區(qū)域(以后的活性區(qū)域40)上方開
口的抗蝕膜(未示)以后，再以柵電極8a為掩護(hù)膜來離子注入N 型雜質(zhì)，即形成低濃度雜質(zhì)區(qū)域9。用磷元素等作N型雜質(zhì)。離子 注入條件是，例如將摻雜量設(shè)定在lx 10i2 lx 1013 11-2左右。 接著，進(jìn)行第三離子注入工序。在該工序中，去除省略圖示的 所述抗蝕膜以后，利用CVD法等讓Si02膜沉積在第一區(qū)域Rl與 第二區(qū)域R2。之后，如圖8所示，進(jìn)行各向異性蝕刻來在柵電極 8a與柵極布線層8b的側(cè)壁部分形成Si02膜等側(cè)壁10a、 10b。之 后，形成至少在NMOS晶體管形成區(qū)域(以后的活性區(qū)域40)上 方開口的抗蝕膜(未示)以后，再以柵電極8a與側(cè)壁10a為掩護(hù) 膜離子注入N型雜質(zhì)。這樣即形成高濃度雜質(zhì)區(qū)域11。
之后，如圖9所示，在活性化工序中，形成厚度lOOnm左右 的層間絕緣膜12來將柵電極8a與柵極布線層8b覆蓋起來以后， 再利用熱處理對已經(jīng)利用離子注入等導(dǎo)入到硅村底1的雜質(zhì)元素進(jìn) 行活性化。所進(jìn)行的熱處理是例如在900。C下進(jìn)行10分鐘。這樣 即形成活性區(qū)域40。 接下來，進(jìn)行第一平坦化膜形成工序。如圖10所示，在該工 序中，用與各個(gè)第二區(qū)域R2的至少一部分平坦區(qū)域相等的厚度來 形成具有平坦表面的第一平坦化膜13。 也就是說，首先，在第一區(qū)域R1與第二區(qū)域R2的層間絕緣膜 12的表面進(jìn)行沉積而形成比與柵電極8a與柵極布線層8b相向的 層間絕緣膜12還高(也就是說，高于或者等于柵電極8a的表面高 度)的第二絕緣膜52。之后，至少從第一區(qū)域R1去除第二絕緣膜 52來讓層間絕緣膜12露出。然后進(jìn)一步從第二區(qū)域R2的至少布 置有柵極布線層8b與側(cè)壁10b的區(qū)域去除第二絕緣膜52。這樣， 第二絕緣膜52便殘留在第二區(qū)域R2的至少與 一部分LOCOS氧化 膜5相向的平坦區(qū)域，由該第二絕緣膜52形成第一平坦化膜13。 換句話說，第一平坦化膜13含有殘留在第二區(qū)域R2的第二絕緣膜 52。利用相對氧化硅膜的選擇比大的氮化硅膜來作第二絕緣膜52 (第一平坦化膜13)。
接下來，進(jìn)行第二平坦化膜形成工序。如圖ll所示，在該工序
中，在第一平坦化膜13之間形成具有與第一平坦化膜13的表面相 連的平坦表面的第二平坦化膜14。
也就是說，首先，相對第一區(qū)域R1與第二區(qū)域R2 (至少第一 平坦化膜13之間的間隔)沉積而形成高于或者等于第一平坦化膜 13的表面高度的第一絕緣膜51,再利用CMP法等以笫一平坦化 膜13作研磨阻擋膜研磨而去除一部分第一絕緣膜51。用氧化硅膜 作第一絕緣膜51。在進(jìn)行該機(jī)械化學(xué)研磨時(shí)，為得到相對第二絕緣 膜52即氮化硅膜較大的選擇性，優(yōu)選使用以氧化鈰(Ce02)作磨 粒的懸浮液。 這樣一來，由于在第二絕緣膜52 (氮化硅膜)露出的那一時(shí) 刻第一絕緣膜51的機(jī)械化學(xué)研磨已停下來了 ，因此，如圖11所示， 殘留下的第一絕緣膜51的表面被平坦化為與第一平坦化膜13 (第 二絕緣膜52)的表面相接。結(jié)果是，由上述第一平坦化膜13與第 二平坦化膜14整體來形成平坦化膜35，能夠?qū)呐c柵電極8a相 向的活性區(qū)域40的硅襯底1表面到第一平坦化膜13的表面(與硅 襯底l相反一側(cè)的表面)的距離15調(diào)整成為多個(gè)第一區(qū)域R1中的 各個(gè)第一區(qū)域R1 —致。 接著，如圖ll所示，在剝離層形成工序中，通過第一平坦化膜 13或者第二平坦化膜14 (亦即平坦化膜35)將是剝離用物質(zhì)的氫 元素離子注入而導(dǎo)入到硅^f底1 (亦即基體層1)的內(nèi)部，來形成 剝離層16。注入條件是，例如將摻雜量設(shè)定在2xl0i6cm'2~lx 10"cm^左右，將注入能量設(shè)定在100 200KeV左右。另外，可以 是不僅導(dǎo)入氫元素，還同時(shí)導(dǎo)入其它元素。 此時(shí)，因?yàn)槭箹烹姌O8a和柵極布線層8b形成在同一個(gè)高度的 平面上，所以能夠使平坦化膜35的厚度較薄，從而能夠使是氪注 入層的剝離層16較淺。因此，離子被注入的深度的偏差變小，而 能夠在從平坦化膜35的表面開始一定的深度處比較正確地進(jìn)行離 子注入。 之后，如圖12所示，在導(dǎo)電部形成工序中，形成與MOS晶體 管的源極區(qū)域或者漏極區(qū)域相連接的導(dǎo)電部，即源電極19a與漏電
極19d。也就是說，如圖12所示，在所述平坦化膜35的表面形成 層間絕緣膜17。進(jìn)一步在活性區(qū)域40的漏極區(qū)域與源極區(qū)域的上 方位置分別形成接觸孔18d, 18s，該接觸孔18d, 18s上下貫穿柵 極氧化膜7、層間絕緣膜12、第一平坦化膜13以及層間絕緣膜17。 接下來，通過讓金屬等導(dǎo)電材料沉積并圖案化來將導(dǎo)電材料填充到 接觸孔18的內(nèi)部，同時(shí)形成源電極19s與漏電極19d。 接下來，如圖12所示，在平坦化工序中，相對第一區(qū)城R1與 第二區(qū)域R2的層間絕緣膜17沉積而形成絕緣膜20以后，再利用 機(jī)械化學(xué)研磨等將絕緣膜20的表面平坦化。接下來，在貼合工序 中，夾著層間絕緣膜17與絕緣膜20將玻璃基板21貼到平坦化膜 35上。也就是說，利用RCA清洗等對絕緣膜20的表面進(jìn)行表面 清洗后，再將玻璃基板21貼到該絕緣膜20的表面上。 接下來，在分離工序中，通過對硅村底1進(jìn)行600。C左右的熱 處理，來沿著剝離層16將該硅襯底1的一部分(也就是說，以剝 離層16為界與活性區(qū)域40相反一側(cè)的部分)分離下來而去除。結(jié) 果是，上述硅襯底1的一部分作為基體層1即硅襯底1殘留在玻璃 基板21上，形成在硅襯底1上的半導(dǎo)體元器件部31被轉(zhuǎn)移到玻璃 基板21上。 之后，通過蝕刻等來去除含有氫元素(也就是說，剝離層16 的一部分)的硅襯底1的一部分。蝕刻可以是干蝕刻，或者濕蝕刻， 或者干蝕刻和濕蝕刻的組合。不過，因?yàn)槿魞H進(jìn)行干蝕刻，蝕刻損 壞會殘留硅層l的表面，所以優(yōu)選千蝕刻后進(jìn)行適當(dāng)?shù)臐裎g刻。而 且，通過對硅層1進(jìn)行蝕刻一直蝕刻到LOCOS氧化膜5露出，便 在該工序同時(shí)進(jìn)行元件隔離。結(jié)果是，如圖l所示，僅僅是形成有 活性區(qū)域40的硅層1殘留在第一區(qū)域R1。接下來，為了保護(hù)氫元 素已經(jīng)被去除的硅層1的表面來形成氧化膜等保護(hù)膜22。通過進(jìn)行 上述各個(gè)工序，即制造出了半導(dǎo)體裝置S。 —第一實(shí)施方式的效果一
因?yàn)樵诘谝粎^(qū)域R1，柵電極8a等從柵極氧化膜7的表面突出 而形成，所以第一區(qū)域Rl作為一個(gè)整體起伏變大。另一方面，因
為第二區(qū)域R2的柵極布線層8b等從LOCOS氧化膜5的表面突出 而形成，所以盡管LOCOS氧化膜5的表面是平坦的，第二區(qū)域 R2作為一個(gè)整體起伏也是變大的。因此，若想對整個(gè)第一區(qū)域R1 與第二區(qū)域R2沉積絕緣膜并利用機(jī)械化學(xué)研磨進(jìn)行一次平坦化處 理，則需要在整個(gè)第一區(qū)域R1與第二區(qū)域R2沉積較厚的絕緣膜， 盡量來使其表面的起伏小一些。但是，利用機(jī)械化學(xué)研磨對具有起 伏的絕緣膜進(jìn)行高精度的平坦化是有限度的。而且，若絕緣膜沉積 得較厚，則在硅襯底1上不同的各個(gè)區(qū)域該已沉積的絕緣膜的平均 厚度就容易出現(xiàn)差異。結(jié)果是，機(jī)械化學(xué)研磨后的平坦化膜的厚度 產(chǎn)生偏差就是不可避免的了 。
相對于此，在該實(shí)施方式中，利用第一平坦化膜13與第二平 坦化膜14構(gòu)成平坦化膜35，首先，讓第一平坦化膜13形成在第 二區(qū)域R2的LOCOS氧化膜5上的平坦表面(換句話說，未形成 有柵極布線層8b等的第二區(qū)域R2的表面)。因此，盡管第一區(qū)域 Rl具有很大的起伏，卻能夠以比柵電極8a等還高的、務(wù)必需要的 較薄的膜厚來形成第一平坦化膜13。結(jié)果是，不用對氮化硅膜等第 二絕緣膜52進(jìn)行機(jī)械化學(xué)研磨，僅僅在層間絕緣膜12的表面沉積 氮化硅膜等第二絕緣膜52，就能夠容易且高精度地平坦地形成第二 絕緣膜52的表面。而且，因?yàn)榈诙^緣膜52本身的膜厚較薄，而 不容易在厚度上產(chǎn)生差異，所以能夠一致且平坦地形成第一平坦化 膜13。 接下來，相對第一區(qū)域R1與第二區(qū)域R2，將氧化硅膜等第一 絕緣膜51沉積得比第一平坦化膜13的表面高，利用機(jī)械化學(xué)研磨 對第一絕緣膜51的表面一側(cè)的一部分進(jìn)行研磨來形成第二平坦化 膜14。因此，能夠使已高精度地平坦化的第一平坦化膜13起第一 絕緣膜51的研磨阻擋膜的作用。結(jié)果是，因?yàn)槟軌蚴沟诙教够?膜14形成為與第一平坦化膜13的表面相連的平坦表面，所以能夠 形成一個(gè)作為一個(gè)整體，厚度一致且表面高精度平坦的平坦化膜 35。
這樣一來，通過該平坦化膜35離子注入氪以后，即能夠抑制
氫硅襯底1中的注入深度的偏差，從而能夠在硅村底1的規(guī)定深度 高精度地形成剝離層。之后，進(jìn)行熱處理來沿著剝離層將硅村底1 的一部分分離而去除，便能夠使所殘留的硅襯底1的一部分(也就
是說，基體層1)的厚度在各個(gè)第一區(qū)域R1的形成有活性區(qū)域40 的區(qū)域一致。也就是說，能夠使對基體層1的厚度的控制性提高。 于是，能夠使接下來被研磨的基體層1的溝道區(qū)域42的厚度在各 個(gè)第一區(qū)域R1 —致，從而能夠使各個(gè)NMOS晶體管50的閾值電 壓、電流電壓特性一致。結(jié)果是，能夠使各個(gè)半導(dǎo)體裝置S的可靠 性提高。而且，若將該半導(dǎo)體裝置S應(yīng)用到液晶顯示裝置中，則能 夠使該液晶顯示裝置的顯示質(zhì)量提高。 《發(fā)明的第二實(shí)施方式》
圖13是顯示本發(fā)明的半導(dǎo)體裝置S的第二實(shí)施方式的剖視圖。 另外，在以下各個(gè)實(shí)施方式中，用同一個(gè)符號來表示與圖1到圖12 相同的部分，詳細(xì)說明省略不提。 在該實(shí)施方式中，半導(dǎo)體裝置S連接在已事先形成在玻璃基板 21上的電氣元件25上。 如圖13所示，在玻璃基板21上形成有電氣元件25。電氣元件 25,例如由薄膜晶體管等有源元件，電阻元件、電容元件以及線圈 元件等無源元件，或者布線等構(gòu)成。再就是，大致與上述第一實(shí)施 方式一樣，在玻璃基板21上形成有半導(dǎo)體元器件部31。 在該實(shí)施方式中，保護(hù)膜22覆蓋整個(gè)半導(dǎo)體元器件部31，同 時(shí)也覆蓋其周圍的玻璃基板21與電氣元件25。在半導(dǎo)體元器件部 31的源電極19s的上方位置形成有接觸孔23，該接觸孔23上下貫 穿層間絕緣膜17、第一平坦化膜13、層間絕緣膜12、 LOCOS氧 化膜5以及保護(hù)膜22。另一方面，在電氣元件25上方的保護(hù)膜22 中形成有貫穿該保護(hù)膜22的接觸孔26。 源電極19s與電氣元件25通過金屬布線電極24相互連接。也 就是說，金屬布線電極24填充在各個(gè)接觸孔23、 26的內(nèi)部，同時(shí) 被圖案化而形成，將各個(gè)接觸孔23、 26的開口部連接起來。因此， 例如，源極信號是從電氣元件25經(jīng)過金屬布線電極24與源電極
19s供到活性區(qū)域40的源極區(qū)域11。 《發(fā)明的第三實(shí)施方式》
圖14到圖18是顯示本發(fā)明的半導(dǎo)體裝置S的第二實(shí)施方式的 剖-現(xiàn)圖。該實(shí)施方式與上述第一實(shí)施方式的不同之處在于，第一平 坦化膜13與第二平坦化膜14分別由相亙不同的兩個(gè)絕緣膜構(gòu)成。 如圖14所示，第一平坦化膜13具有疊層在層間絕緣膜17 上的第三絕緣膜53、和介于第三絕緣膜53與層間絕緣膜12之間 的第二絕緣膜52。而且，第二絕緣膜52的側(cè)面被第三絕緣膜53 覆蓋。 第二平坦化膜14由疊層在層間絕緣膜17上的第一絕緣膜51、 位于第一絕緣膜51或者位于層間絕緣膜17與層間絕緣膜12之間 的第三絕緣膜53構(gòu)成。在與柵電極8a或者柵極布線層8b相向的 區(qū)域，第三絕緣膜53位于層間絕緣膜17與層間絕緣膜12之間。 上述第一實(shí)施方式中的第二絕緣膜52是氮化硅膜，該實(shí)施方 式中的第二絕緣膜52是氧化硅膜，這一點(diǎn)不同。也就是說，笫二 絕緣膜52與第一絕緣膜51由材質(zhì)與LOCOS氧化膜5—樣的氧化 硅膜構(gòu)成，第三絕緣膜53由例如氮化硅膜構(gòu)成。 這樣一來，由所述第一平坦化膜13與第二平坦化膜14形成平 坦化膜35,該第一平坦化膜13與第二平坦化膜14的與活性區(qū)域 40相反一側(cè)的表面形成為連續(xù)的平坦平面形狀。而且，第一平坦化 膜13的與活性區(qū)域40相反 一側(cè)的表面由是氮化硅膜的第三絕緣膜 53構(gòu)成。另一方面，第二平坦化膜14的與活性區(qū)域40相反一側(cè) 的表面至少有一部分區(qū)域由是氧化硅膜的第一絕緣膜51構(gòu)成。
—制造方法一
在該實(shí)施方式的半導(dǎo)體裝置S的制造方法中，上述第一實(shí)施方 式的第一平坦化膜形成工序與第二平坦化膜形成工序的一部分(形 成后述的第三絕緣膜53的工序)同時(shí)進(jìn)行。
首先，進(jìn)行到上述第一實(shí)施方式的活性化工序的工序。之后， 如圖15所示，在第一平坦化膜形成工序中，在各個(gè)第二區(qū)域R2的 至少一部分平坦區(qū)域以相等的厚度形成具有平坦表面的第二絕緣膜52。 換句話說，首先，在第一區(qū)域R1與第二區(qū)域R2的層間絕緣膜 12的表面上全部沉積是氧化硅膜的第二絕緣膜52，并使第二絕緣 膜52的高度形成得與柵電極8a與柵電極8a相向的層間絕緣膜12 的高度相等。之后，至少從第一區(qū)域R1去除第二絕緣膜52來讓層 間絕緣膜12露出。進(jìn)一步從第二區(qū)域R2的至少配置有柵極布線層 8b與側(cè)壁10b的區(qū)域去除第二絕緣膜52。于是，平坦的第二絕緣 膜52便殘留在第二區(qū)域R2的至少與一部分LOCOS氧化膜5相向 的平坦區(qū)&戈。 接下來，如圖16所示，在整個(gè)第一區(qū)域R1與第二區(qū)域R2薄 膜狀地形成材質(zhì)與第二絕緣膜52不同的第三絕緣膜53，并使第三 絕緣膜53層疊在層間絕緣膜12與殘留在上述第二區(qū)域R2的第二 絕緣膜52上。利用例如氮化硅膜作笫三絕緣膜53。形成該第三絕 緣膜53的工序成為第一平坦化膜形成工序與第二平坦化膜形成工 序共用的工序。 覆蓋各個(gè)第二絕緣膜52的第三絕緣膜53的表面被統(tǒng)一到同一 個(gè)高度。而且，與柵電極8a或者柵極布線層8b相向的第三絕緣膜 53的表面也被統(tǒng)一到與覆蓋上述各個(gè)第二絕緣膜52的第三絕緣膜 53相等的高度。這樣一來，在第二區(qū)域R2，便形成了由形成在層 間絕緣膜12的表面的第二絕緣膜52、層疊在該第二絕緣膜52的 表面的第三絕緣膜53構(gòu)成的第一平坦化膜13。 之后，在第二平坦化膜形成工序中，在第一區(qū)域Rl與第二區(qū) 域R2的第三絕緣膜53的表面上全部沉積是氧化硅膜的第 一 絕緣膜 51。之后，利用機(jī)械化學(xué)研磨等以第一平坦化膜13為研磨阻擋膜 將第一絕緣膜51的一部分研磨而去除。在該機(jī)械化學(xué)研磨中，使 用以氧化鈰(Ce02)作磨粒的懸浮液。 于是，因?yàn)樵诘谝黄教够?3的第三絕緣膜53 (氮化硅膜)露 出的那一時(shí)刻，停止了對第一絕緣膜51的CMP研磨，所以，如圖 17所示，殘留下的第一絕緣膜51的表面接著第一平坦化膜13的 表面(亦即第三絕緣膜53的表面)和與柵電極8a及柵極布線層 8b相向的第三絕緣膜53的表面而被平坦化。結(jié)果是，由上述第一 平坦化膜13與第二平坦化膜14整體來形成平坦化膜35。能夠?qū)?從與柵電極8a相向的活性區(qū)域40的硅村底1表面到第 一平坦化膜 13的表面(與硅襯底1相反一側(cè)的表面)的距離15調(diào)整為在多個(gè) 第一區(qū)域R1中的各個(gè)第一區(qū)域R1都一致。 接下來，進(jìn)行剝離層形成工序，通過平坦化膜35將是剝離用物 質(zhì)的氫離子注入到硅村底1。也就是說，氫通過構(gòu)成第一平坦化膜 13的笫三絕緣膜53和第二絕緣膜52導(dǎo)入到硅襯底1的內(nèi)部。而 且，氫通過構(gòu)成第二平坦化膜14的第一絕緣膜51與第三絕緣膜 53導(dǎo)入到硅襯底1的內(nèi)部。這樣一來，如圖17所示，使剝離層16 形成在硅村底1的內(nèi)部從平坦化膜35的表面開始一定深度處。 接下來，與上述第一實(shí)施方式一樣，通過進(jìn)行導(dǎo)電部形成工序、 平坦化工序、貼合工序以及分離工序便形成了半導(dǎo)體裝置S,如圖 18所示。 —第三實(shí)施方式的效果一
通過該實(shí)施方式也能夠收到與上述第一實(shí)施方式相同的效果。 除此以外，因?yàn)樽尩谝黄教够?3與第二平坦化膜14含有材質(zhì)與 LOCOS氧化膜5 —樣的氧化硅膜，所以在將氫離子注入到硅村底 1之際，能夠很容易地抑制該氫的注入深度。也就是說，能夠很容 易且高精度地形成平面狀的剝離層16。 《發(fā)明的第四實(shí)施方式》
圖19是顯示本發(fā)明的半導(dǎo)體裝置S的第四實(shí)施方式的剖視圖。 該實(shí)施方式中的半導(dǎo)體裝置S是這樣的，結(jié)構(gòu)大致與上述第三實(shí)施 方式相同的半導(dǎo)體元器件部31連接在已事先形成在玻璃基板21上 的電氣元件25上。
如圖19所示，與上述第二實(shí)施方式一樣的電氣元件25形成在 玻璃基板21上。保護(hù)膜22將半導(dǎo)體元器件部31全部覆蓋起來， 也覆蓋其周圍的玻璃基板21與電氣元件25。在半導(dǎo)體元器件部31 且源電極19s的上方位置形成有接觸孔23，該接觸孔23上下貫穿 層間絕緣膜17、第一平坦化膜13、層間絕緣膜12、 LOCOS氧化
膜5以及保護(hù)膜22。另一方面，在電氣元件25上方的保護(hù)膜22 中形成有貫穿該保護(hù)膜22的接觸孔26。與上述第二實(shí)施方式一樣， 源電極19s與電氣元件25也是經(jīng)由金屬布線電極24而相互連接。
《其它實(shí)施方式》
在上迷各個(gè)實(shí)施方式中，讓LOCOS氧化膜5的表面具有柵極 氧化膜7 —樣的平面，為了使活性區(qū)域40與元件隔離區(qū)域的高度 一致而事先在硅村底1形成了槽部36，但本發(fā)明并不限于此，也可 以在形成LOCOS氧化膜5以后，去除氮化硅膜3，再對LOCOS 氧化膜5進(jìn)行CMP研磨，還可以利用淺溝渠隔離(STI: Shallow Trench Isolation)等方法形成元Y牛隔離區(qū)域。而且，又可以不形 成這樣的槽部36,不將活性區(qū)域40與元件隔離區(qū)域的高度一致起 來。
工業(yè)上的實(shí)用寸生 綜上所述，本發(fā)明對例如應(yīng)用到液晶顯示裝置的半導(dǎo)體裝置及 其制造方法很有用。特別是，適合于在將形成由活性區(qū)域的基體層 的厚度一致化來使半導(dǎo)體裝置的可靠性提高的情況下使用。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置具有活性區(qū)域形成在基體層的多個(gè)第一區(qū)域、和設(shè)在該各個(gè)第一區(qū)域之間且形成有元件隔離區(qū)域的各個(gè)第二區(qū)域，其特征在于包括以下各個(gè)工序第一平坦化膜形成工序，在所述各個(gè)第二區(qū)域的至少一部分平坦區(qū)域以相等的厚度形成具有平坦表面的第一平坦化膜；第二平坦化膜形成工序，在所述第一平坦化膜之間形成具有與所述第一平坦化膜的表面相接的平坦表面的第二平坦化膜；剝離層形成工序，通過所述第一平坦化膜或所述第二平坦化膜將剝離用物質(zhì)離子注入到所述基體層中來形成剝離層；以及分離工序，沿著所述剝離層將所述基體層的一部分分離下來。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述第二平坦化膜形成工序中，至少在所述第一平坦化膜之間使第一絕緣膜形成得高于或等于所述第一平坦化膜的表面高度，再以所述第一 平坦化膜為阻擋膜研磨去除所述第 一 絕緣膜的 一 部分，這樣來進(jìn)行平坦化， 以使所述第一絕緣膜的表面與所述第一平坦化膜的表面相接。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述第一平坦化膜形成工序中，在所述第一區(qū)域與第二區(qū)域形成第二絕緣膜之后，再至少從所述第一區(qū)域?qū)⑺龅诙^緣膜去除，而在所述 第二區(qū)域的至少一部分殘留下所述第二絕緣膜，讓所述第一平坦化膜形成 為含有殘留在所述第二區(qū)域的第二絕緣膜的狀態(tài)。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述第一平坦化膜工序中，形成所述第二絕緣膜來作為所迷第一平坦化膜。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于 所述第二絕緣膜是氮化硅膜；所述第 一 絕緣膜是氧化硅膜。
6. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述元件隔離區(qū)域形成有元件隔離用絕緣膜； 所述第二絕緣膜由與所述元件隔離用絕緣膜一樣的材質(zhì)形成； 在所述第一平坦化膜形成工序中，讓材質(zhì)與所述第二絕緣膜不同的第三絕緣膜沉積在殘留在所述第二區(qū)域的第二絕緣膜上，來形成所述第二絕 緣膜與所述第三絕緣膜作為第 一 平坦化膜。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于 所述第 一 絕緣膜與第二絕緣膜是氧化硅膜； 所述第三絕緣膜是氮化硅膜。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 包括在所述第一區(qū)域形成柵電極的柵電極形成工序； 在所述第一平坦化膜形成工序中，使所述第一平坦化膜形成得高于或等于所述柵電極的表面高度。
9. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置的制造方法，其特征在于 包括隔著絕緣膜將基板貼到所述第 一 平坦化膜與第二平坦化膜上的貼合工序；所述貼合工序在所述分離工序之前進(jìn)行。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于 所述基板是玻璃基板或硅基板。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述基體層，是硅層、碳化硅層、硅鍺層、鍺層、氮化鉀層、鉀砷層、銦磷層、LiNb02層、LaA103層以及SrTi03層中的一種層。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述剝離用物質(zhì)是氫和情性元素中的至少一種元素。
13. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于 在所迷第二平坦化膜形成工序中，利用化學(xué)機(jī)械研磨法將所迷第 一 絕緣膜平坦化。
14. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述第一區(qū)域形成有金屬氧化物半導(dǎo)體晶體管。
15. —種半導(dǎo)體裝置，具有活性區(qū)域形成在基體層的多個(gè)第一區(qū)域、 和設(shè)在該各個(gè)第一區(qū)域之間且形成有元件隔離區(qū)域的各個(gè)第二區(qū)域，其特征在于包括以相等的厚度形成在所述各個(gè)第二區(qū)域的至少一部分平坦區(qū)域 的第一平坦化膜，以及形成在所述各個(gè)第一平坦化膜之間、具有與所述第 一平坦化膜的表面相接的平坦表面的第二平坦化膜；所述基體層的一部分被沿著通過離子注入剝離用物質(zhì)而形成的剝離層 分離開。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于所述第 一 平坦化膜的與所述基體層相反一側(cè)的表面由氮化硅膜構(gòu)成， 所述第二平坦化膜的與所述基體層相反一側(cè)的表面由氧化硅膜構(gòu)成。
17. 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于 基板貼到所述第一平坦化膜與第二平坦化膜上。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于 所述基板是玻璃基板或硅基板。
19. 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于 所述基體層，是硅層、碳化硅層、硅鍺層、鍺層、氮化鉀層、鉀砷層、銦磷層、LiNb02層、LaAlCh層以及SrTi03層中的一種層。
20. 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于 所述剝離用物質(zhì)是氫和惰性元素中的至少一種元素。
21. 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于 在所述第 一 區(qū)域形成有金屬氧化物半導(dǎo)體晶體管。
全文摘要
本發(fā)明公開了一種半導(dǎo)體裝置及其制造方法。進(jìn)行在形成有元件隔離區(qū)域的第二區(qū)域的至少一部分平坦區(qū)域以相等的厚度形成第一平坦化膜的第一平坦化膜形成工序、在第一平坦化膜之間形成具有與第一平坦化膜的表面相接的平坦表面的第二平坦化膜的第二平坦化膜形成工序、通過第一平坦化膜或第二平坦化膜將剝離用物質(zhì)離子注入到基體層中來形成剝離層的剝離層形成工序、以及沿著剝離層將基體層的一部分分離的分離工序。
文檔編號H01L29/786GK101351872SQ20068005035
公開日2009年1月21日 申請日期2006年10月13日 優(yōu)先權(quán)日2006年3月8日
發(fā)明者富安一秀, 福島康守, 竹井美智子, 高藤裕 申請人:夏普株式會社