專利名稱：具有應(yīng)力層的存儲(chǔ)單元的制作方法
具有應(yīng)力層的存儲(chǔ)單元本申請(qǐng)要求享有在2005年12月13日提交的美國(guó)臨時(shí)專利申請(qǐng)?zhí)?60/750,162的優(yōu)先權(quán)，在此引入其全部?jī)?nèi)容作為參考。
背景技術(shù)：
存儲(chǔ)器件用于電子元件的內(nèi)部或外部存儲(chǔ)，所述電子元件包括，但不限于 計(jì)算機(jī)、數(shù)碼照相機(jī)、手機(jī)、MP3播放器、個(gè)人數(shù)字助理(PDA)、視頻游 戲控制臺(tái)和其他器件。存在不同類型的存儲(chǔ)器件，包括易失性存儲(chǔ)器和非易失 性存儲(chǔ)器。易失性存儲(chǔ)器件需要穩(wěn)定的電流以保持其內(nèi)容，諸如，例如隨機(jī)存 取存儲(chǔ)器(RAM)。非易失性存儲(chǔ)器件即使在終止對(duì)電子元件的供電時(shí)，仍 保持或存儲(chǔ)信息。例如，只讀存儲(chǔ)器(ROM)可保持用于操作電子器件的指 令。EEPROM (電可擦除可編程只讀存儲(chǔ)器)是一種非易失性只讀存儲(chǔ)器 (ROM)，可通過(guò)將其暴露于電荷下可擦除。EEPROM通常包括許多存儲(chǔ)單 元，每個(gè)存儲(chǔ)單元具有電絕緣浮柵以存儲(chǔ)通過(guò)編程或擦除操作傳輸?shù)礁呕驈?其移除的電荷。一種EEPROM是存儲(chǔ)單元，其具有能保持電荷的浮柵場(chǎng)效應(yīng)晶體管，諸 如閃存單元。閃存單元既提供易失性存儲(chǔ)器諸如RAM的速度又提供非易失性 ROM的數(shù)據(jù)保持質(zhì)量。有優(yōu)勢(shì)地，存儲(chǔ)單元陣列還可利用單個(gè)電流脈沖進(jìn)行 電擦除或再編程而不是一次電擦除或再編程一個(gè)單元。典型的存儲(chǔ)陣列包括成 組為可擦除塊的大量存儲(chǔ)單元。每個(gè)存儲(chǔ)單元可為通過(guò)對(duì)浮柵充電的電編程基 礎(chǔ)并且存儲(chǔ)的電荷可通過(guò)擦除操作從浮柵移除。因此，存儲(chǔ)單元中的數(shù)據(jù)通過(guò) 浮柵中有無(wú)電荷來(lái)確定。如圖1所示，示例性存儲(chǔ)單元20包括襯底22，該襯底包括源極24和漏 極26，以及兩者之間的溝道28。隧道氧化層30允許在源極24和漏極26之間 運(yùn)動(dòng)的電子移動(dòng)到保持電荷的浮柵32。柵極間電介質(zhì)34位于浮柵32之上以 及控制柵36位于柵極間電介質(zhì)34之上。襯底22通常包括p摻雜硅晶片以及 都是n摻雜區(qū)的源極24和漏極26。浮柵32和控制柵36通常由多晶硅形成，并且柵極間電介質(zhì)34由硅氧化物/硅氮化物/硅氧化物層形成，共同稱為O/N/O 柵極。正在開(kāi)發(fā)具有更高存儲(chǔ)密度的閃存單元20以增加數(shù)據(jù)存儲(chǔ)容量并減少制 作成本。存儲(chǔ)單元20的存儲(chǔ)密度和數(shù)據(jù)存儲(chǔ)容量可通過(guò)減少該單元的最小特 征尺寸來(lái)增加。隨著存儲(chǔ)單元的特征尺寸減少到小于90nm的更小級(jí)別，隧道 氧化物層30的厚度"t"也相應(yīng)減小。更薄的隧道氧化物層30允許更低的操 作電壓，以用于減少?gòu)臏系?8通過(guò)隧道氧化物層30并到達(dá)浮柵32的電子運(yùn) 動(dòng)。用于對(duì)存儲(chǔ)單元20編程的操作電壓越低，則單元20的能耗也越低，而這 是期望的。然而，雖然具有更小特征的存儲(chǔ)單元20可提供增加的數(shù)據(jù)存儲(chǔ)容量和減 少的能耗，但隨著隧道氧化層30變得更薄，單元20的數(shù)據(jù)保持時(shí)間通常不適 宜地減少。數(shù)據(jù)保持時(shí)間是編程的電荷保持在單元20的浮柵32中而沒(méi)有消失 的持續(xù)時(shí)間。通常，浮柵32中的電子在一段時(shí)間內(nèi)逐漸從隧道氧化物層30 隧穿返回。單元20的漏電流是在已編程的單元20的存儲(chǔ)周期或閑置周期期間 由于電子穿過(guò)隧道氧化物層30產(chǎn)生的電流。漏電流最終導(dǎo)致存儲(chǔ)在單元20 中的電荷全部放電，這使得存儲(chǔ)在單元20中的數(shù)據(jù)或信息丟失。更薄的隧道 氧化層30中發(fā)生的更高的漏電流和增加的電荷隧道效應(yīng)減少電荷在浮柵中的 保持時(shí)間。隧道氧化物層30的厚度減少還降低隧道氧化物的質(zhì)量從而進(jìn)一步 增加漏電流的流動(dòng)。另外，隧道氧化物層30由于經(jīng)過(guò)連續(xù)充電和擦除循環(huán)， 因此其特性通常隨時(shí)間降低。雖然更高的存儲(chǔ)密度和降低的能耗是期望的，但還期望增加存儲(chǔ)單元20 的數(shù)據(jù)保持時(shí)間。例如，已經(jīng)開(kāi)發(fā)了操作存儲(chǔ)單元20的各種方法以減少通過(guò) 隧道氧化層30的漏電流同時(shí)仍使其厚度最小化。例如，在此引入全部?jī)?nèi)容作 為參考的授權(quán)給Kao的美國(guó)專利No.6，580,640公開(kāi)了一種操作單元20的方法， 其中正電荷放置在單元20的控制柵36上以增加放置在單元20的浮柵32上的 電子的數(shù)據(jù)保持。正電荷造成浮柵32上的電子遠(yuǎn)離單元20的隧道氧化層30 移動(dòng)從而降低漏電流。雖然這是一種可接受的操作方法，但其需要額外的電力 放置正電荷，從而增加單元20的功耗。因此，期望增加存儲(chǔ)單元的存儲(chǔ)密度和存儲(chǔ)容量同時(shí)仍提供可接受的數(shù)據(jù) 保持時(shí)間。還期望最小化單元的特征尺寸而沒(méi)有過(guò)量的漏電流。對(duì)于節(jié)省能源應(yīng)用而言，使用更少能量的存儲(chǔ)單元也是更期望的。


參照以下描述、所附的權(quán)利要求和示出本發(fā)明的實(shí)施例的附圖，本發(fā)明的 這些特征和優(yōu)點(diǎn)將變得更好理解。然而，應(yīng)當(dāng)理解每個(gè)特征可在本發(fā)明中普遍 使用，而不僅在特定附圖的上下文中，并且本發(fā)明包括這些特征的任何組合， 其中圖1 (現(xiàn)有技術(shù))是包括閃存結(jié)構(gòu)的存儲(chǔ)單元的實(shí)施方式的橫截面?zhèn)纫晥D； 圖2是包括應(yīng)力層以減少相鄰襯底層的應(yīng)力的存儲(chǔ)單元的實(shí)施方式的橫 截面?zhèn)纫晥D；以及圖3是適合用于在襯底上形成應(yīng)力層的沉積腔室的實(shí)施方式的截面圖。
具體實(shí)施方式
圖2示出包括上覆有多層應(yīng)力產(chǎn)生層的襯底的存儲(chǔ)器件100的示例性實(shí)施 方式。本發(fā)明參照包括具有閃存結(jié)構(gòu)的存儲(chǔ)單元110的實(shí)施方式的存儲(chǔ)器件 100進(jìn)行說(shuō)明；然而，本發(fā)明還可與可存儲(chǔ)信息其它類型的存儲(chǔ)器件一起使用， 如本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)將顯而易見(jiàn)的，諸如RAM、 SRAM (靜態(tài)隨機(jī)存 取存儲(chǔ)器)或DRAM (動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)結(jié)構(gòu)；因此，本發(fā)明不應(yīng)當(dāng)限 于所示和所述的示例性實(shí)施方式。另外，閃存結(jié)構(gòu)還可以是其他結(jié)構(gòu)，包括但 不限于在此所示的這些，諸如具有三阱(triple-well)的結(jié)構(gòu)。而且，應(yīng)當(dāng)注 意在此所述的各種層和結(jié)構(gòu)可以任意次序形成在襯底上，以及制造該結(jié)構(gòu)的工 藝不應(yīng)當(dāng)限于對(duì)該結(jié)構(gòu)進(jìn)行描述的次序，該次序僅為方便而選擇。存儲(chǔ)單元110 —般包括p摻雜襯底114，其包括p摻雜硅或其他半導(dǎo)體材 料諸如鍺、硅鍺、砷化鎵或其組合。 一種類型中，襯底114包括上覆P-外延層 116的P^硅晶片。？++硅晶片包括諸如111\族元素的？型元素，例如硼，以濃 度例如，從約1X1(T到約lX10^atoms/cn^摻雜到硅中。上覆F外延層116 包括更低濃度的p型摻雜原子，例如，從約1X10"到約lX1017atoms/cm3。 閃存單元結(jié)構(gòu)實(shí)質(zhì)上建立在F外延層116上。一個(gè)或多個(gè)淺隔離溝槽136形成在襯底上以隔離存儲(chǔ)單元20的陣列，其將制造在襯底114上。淺溝槽136通過(guò)傳統(tǒng)的光刻刻蝕工藝形成，例如，通過(guò) 沉積包括硅氧化物和氮化物層的掩模，對(duì)掩模層構(gòu)圖，以及刻蝕掩模特征之間 襯底的暴露部分來(lái)形成。 一層或更多層溝道襯墊層138a、 b還可形成在隔離溝 槽136的壁140上。例如，第一層138a可以是硅氧化物以及第二層138b可以 是硅氮化物。硅氮化物的溝道襯墊層138b可通過(guò)在含氧氣體和含氧氮化物氣 體的環(huán)境中加熱襯底來(lái)形成，這還用于使溝道的任何不期望的尖角變圓。淺溝 槽136填充有電介質(zhì)，諸如硅氧化物，其用于使存儲(chǔ)單元110與襯底上的其他 有源器件電絕緣。雖然將該溝槽作為初始處理步驟進(jìn)行描述，但是應(yīng)當(dāng)注意淺 溝槽136可在后續(xù)處理步驟中形成。在本發(fā)明的一種實(shí)施方式中，沉積在淺溝槽136中的硅氧化物受到應(yīng)力以 在存儲(chǔ)單元層上產(chǎn)生拉伸應(yīng)變，如圖2的應(yīng)變線132示意性示出。硅氧化物在 工藝條件下沉積以形成受應(yīng)力的硅氧化物以及選擇該應(yīng)力層的應(yīng)力級(jí)別以提 供周圍層中的預(yù)期應(yīng)力幅度。例如，應(yīng)力層可以受足夠高的應(yīng)力以使至少約 0.5GPa或甚至約lGPa的應(yīng)力引入到溝道層128中。應(yīng)力硅氧化物施加拉伸應(yīng) 力，其改善在存儲(chǔ)單元110的操作期間保持在浮柵154中的電荷的保持特性。 例如，應(yīng)力層可減少電子通過(guò)隧道氧化物層150的量子力學(xué)隧道效應(yīng)。當(dāng)硅溝 道層128在單軸拉伸應(yīng)力下應(yīng)變時(shí)，將減少所述隧道效應(yīng)的發(fā)生。由于NAND 和NOR存儲(chǔ)單元的保持時(shí)間直接與通過(guò)電子隧穿隧道氧化物層150并進(jìn)入溝 道128逐漸丟失的電荷相關(guān)，因此存儲(chǔ)單元的保持時(shí)間可得以增加。浮柵154 和溝道128兩者的多晶硅也可應(yīng)變以進(jìn)一步減少由于電子從浮柵154通過(guò)隧道 氧化層150的隧道效應(yīng)而引起的漏電流發(fā)生。減少的隧穿率不僅增加浮柵154 的保持時(shí)間，而且其允許存儲(chǔ)單元110的更高可量測(cè)性(scalability)以具有更 小特征和更薄的隧道氧化層150。 一般認(rèn)為電子隧穿率通過(guò)使硅的導(dǎo)帶和價(jià)帶 分裂以及改變電子的有效質(zhì)量而減少。因此，減少隧穿率將增加浮柵154的電 荷保持時(shí)間同時(shí)還允許存儲(chǔ)單元110的更小特征，這些特性的組合在現(xiàn)有技術(shù) 的存儲(chǔ)單元結(jié)構(gòu)中已經(jīng)難以實(shí)現(xiàn)。應(yīng)力硅氧化物利用在沉積工藝期間導(dǎo)致在層中形成固有的拉伸應(yīng)力的工 藝形成。例如，應(yīng)力硅氧化物可通過(guò)高縱深比工藝(HARP)沉積在淺溝槽層 136中，HARP是03/正硅酸乙酯(TEOS)基的次大氣壓化學(xué)氣相沉積(SACVD) 工藝，其在例如Arghavani等人在2004年5月14日提交的并共同轉(zhuǎn)讓給AppliedMaterials (應(yīng)用材料公司)的美國(guó)專利申請(qǐng)No.10/846，734中描述，在此引入 其全部?jī)?nèi)容作為參考。在示例性硅氧化物沉積工藝中，包括臭氧(o3)和正硅 酸乙酯(TEOS)的工藝氣體激活以在溝槽136中沉積硅氧化物，并且通過(guò)后 沉積退火工藝調(diào)整所沉積層的應(yīng)力。 一種這樣的工藝?yán)冒魉購(gòu)募slOslm 到約lOOslm的03和流速?gòu)募s300mgm到約1000mgm的正硅酸乙酯(TEOS) 的工藝氣體。腔室中的氣壓從約10到約600 Torr (托)。襯底保持在約400 到約600 °C 。在硅氧化物沉積到溝槽136中后，通過(guò)，例如化學(xué)機(jī)械拋光將過(guò)多的溝槽 材料去除。沉積時(shí)，硅氧化物包括拉伸應(yīng)力，并且在低溫退火后，轉(zhuǎn)變?yōu)閴嚎s 應(yīng)力膜，其在溝槽內(nèi)部保持拉伸應(yīng)力。已沉積層的拉伸應(yīng)力級(jí)別還可通過(guò)工藝 參數(shù)來(lái)控制，并還可通過(guò)用紫外或電子輻射處理已沉積層來(lái)改變，如下文描述。 在一種實(shí)施方式中，應(yīng)力硅氧化物層優(yōu)選包括至少約200MPa的拉伸應(yīng)力，甚 至從約800MPa到約lGPa。這種轉(zhuǎn)變?cè)斐沙^(guò)最初的200Mpa的拉伸應(yīng)力轉(zhuǎn) 移到浮柵154和溝道128。為了沉積也可受到應(yīng)力的硅氮化物，工藝氣體包括含氮?dú)怏w，例如，氮?dú)狻?氨或其組合；以及含硅氣體諸如，例如，硅垸、乙硅烷、三甲基硅垸(TMS)、 四二甲氨基硅垸(TDMAS)、雙(叔丁基氨基)硅烷(BTBAS) 、 二氯硅垸(DCS) 或其組合。在一個(gè)實(shí)施方式中，激活的含氮?dú)怏w以流速，例如，從約10sccm 到1000sccm導(dǎo)入腔室中，以及含硅氣體以流速，例如從約10sccm到約500sccm 導(dǎo)入。工藝氣體的壓力保持在從約lOOmTorr到約10Torr。應(yīng)力硅氮化物層可 在40(TC并具有至少約1.2GPa的拉伸應(yīng)力下沉積。應(yīng)當(dāng)注意應(yīng)力硅氮化物可 作為硅氮化物層160既沉積在溝道136中又沉積在存儲(chǔ)單元周圍或沉積在其中 之一。暴露于紫外光也可用于從硅氮化物層去除氫以進(jìn)一步增加該層的拉伸應(yīng) 力級(jí)別。存儲(chǔ)單元110包括覆蓋在硅襯底上的疊層142以保持或保留電荷。疊層 142包括隧道氧化物層150，隧道氧化物層包括厚度小于約IOO埃，例如，約 70到約90埃的硅氧化物，并且利用傳統(tǒng)的氧化物形成方法在襯底上形成。非 常薄的隧道氧化物層允許電子隧道效應(yīng)，但這種隧道效應(yīng)基本上通過(guò)圍繞存儲(chǔ) 單元的應(yīng)力層而減少。用于在存儲(chǔ)單元的操作期間保持電荷的浮柵154形成在 隧道氧化物層150上并通常由多晶硅組成。在各種沉積和刻蝕工藝之前或之后，襯底表面可利用傳統(tǒng)的化學(xué)機(jī)械拋光(CMP)方法拋光以平滑其暴露的表面。該CMP方法利用拋光墊和襯底表面之間的拋光液使拋光墊貼著襯底表面摩擦以拋光襯底表面。已拋光的表面被研 磨光滑從而有助于上覆層的沉積和構(gòu)圖。在一種制造方法中，浮柵154用作掩模以形成兩個(gè)獨(dú)立且隔開(kāi)的n+摻雜區(qū) 域126a、 126b，其充當(dāng)為源極120和漏極124。適合的n型元素包括VA族元 素，例如，磷(P)、砷(As)或銻(Sb)。通常，n摻雜區(qū)域126a、 126b是 n+區(qū)域，例如，其可在從約10到約1000keV的能量級(jí)別和約1到8X 10"atoms/cn^的劑量下注入?？蓤?zhí)行退火工藝以穩(wěn)定離子注入的襯底區(qū)域。源 極120和漏極124限定出兩者之間的溝道128，該溝道128是位于源極120和 漏極124之間的襯底114的p摻雜區(qū)域。在操作中，當(dāng)電場(chǎng)施加到溝道128 之間時(shí)，電子從源極120穿過(guò)溝道128朝漏極124運(yùn)動(dòng)。溝道128的長(zhǎng)度，通 常測(cè)量為源極120和漏極124的內(nèi)側(cè)相對(duì)邊之間的距離，通常為約10到約 90nm。柵極間電介質(zhì)156形成在浮柵154上。柵極間電介質(zhì)156可以是硅氧化物 層，或硅氧化物和硅氮化物的混合物。在優(yōu)選的實(shí)施方式中，柵極間電介質(zhì) 156包括硅氧化物/硅氮化物/硅氧化物層，共同稱為0/N/0結(jié)構(gòu)，其可包括， 例如，順序?qū)盈B的在下的硅氧化物膜、中間的硅氮化物膜，和在上的硅氧化物 膜。控制柵158形成在柵極間電介質(zhì)156上，控制柵158由通過(guò)傳統(tǒng)的沉積方 法形成的多晶硅形成。為可選的上覆接點(diǎn)(未示出)的更好電接觸，硅化物層168 形成在控制柵158上?？蛇x地，在硅化(silicidation)或硅化物(salicidation)工藝中，諸如鎳或 鈷層的金屬層，沉積在控制柵158上并加熱使得所述金屬與下面的硅材料作用 以形成硅化物層168。硅化物層168可以由例如，鎳硅化物、鎢硅化物或鈷硅 化物組成。多晶硅層166a、 b還可形成在源極120和漏極124上，以分別改善區(qū)域 120、 124和無(wú)著點(diǎn)(unlanded)源極觸點(diǎn)170和漏極觸點(diǎn)(未示出)之間的電 接觸，其中源極觸點(diǎn)170和漏極觸點(diǎn)兩者通常都包括導(dǎo)電的含金屬材料?？蓤?zhí)行額外的注入工藝以形成更高的離子注入級(jí)別的區(qū)域，一般稱為暈圈 (halo)或尖端(tip)(未示出)，其用于減少或防止電荷載流子跳躍。存儲(chǔ)單元110進(jìn)一步包括覆蓋層162，該覆蓋層具有可包括氮化物間隔墊 160、氧化物層164和前金屬沉積(PMD)層的多個(gè)層，并形成在疊層142之 上。應(yīng)當(dāng)注意，在不限定本發(fā)明的范圍下，氮化物間隔墊160和氧化物層164 可用作掩模以在襯底114和下面的n摻雜區(qū)域126a、 126b上形成一層或更多 層的多晶硅層166a、 166b。前金屬沉積層174覆蓋分層的疊層以及暴露的襯 底部分可包括，例如，硅氮化物層和/或沉積在該硅氮化物層上的電介質(zhì)層。 電介質(zhì)層可以是，例如，硅氧化物、磷硅酸鹽玻璃、硼磷硅酸鹽玻璃、硼硅酸 鹽玻璃以及磷硅酸鹽玻璃、臭氧-TEOS衍生的硅氧化物等其他材料。觸點(diǎn)170 具有暴露部分172，其通過(guò)覆蓋層162暴露。在另一實(shí)施方式中，疊層142或覆蓋層162的至少一層包括在存儲(chǔ)單元層 上引起拉伸應(yīng)變的上覆的應(yīng)力層。例如，上覆的應(yīng)力層可以是應(yīng)力硅氮化物層 160。如圖2所示，間隔墊160的所述應(yīng)力硅氮化物層將形成在浮柵154和溝 道128上從而導(dǎo)致這些層中的應(yīng)變。所述應(yīng)力硅氮化物層164可通過(guò)如前文描 述的等離子體增強(qiáng)CVD氣體沉積，其中襯底114暴露于包括含硅氣體和含氮 氣體的工藝氣體中。含硅氣體可以是，例如，硅垸、乙硅烷、三甲基硅烷(TMS)、 TDMAS、雙(叔丁基氨基)硅烷(BTBAS) 、 二氯硅烷(DCS)及其組合。含 氮?dú)怏w可以是例如，氨、氮?dú)饧捌浣M合。另外，工藝氣體可包括稀釋氣體， 其通常是不反應(yīng)氣體，諸如氮?dú)?、氦或氬。氮?dú)庖部捎米飨♂寶怏w且至少部分 為含氮?dú)怏w。氣體激發(fā)器，諸如例如，RF (射頻)或微波激發(fā)器激發(fā)氣體， 以將硅氮化物沉積在襯底上。選擇諸如溫度、氣體激發(fā)器功率級(jí)別、氣體流速 和流量比和壓力的工藝參數(shù)以提供具有預(yù)期類型的和應(yīng)力幅度的應(yīng)力硅氮化 物。示例性工藝包括，例如，包括以流速?gòu)募s5到約100sccm的硅烷，以及以 流速?gòu)募s10到約200sccm的氨的工藝氣體。工藝氣體還可包括以流速?gòu)募s 5000到約30,000sccm的氮?dú)?。?dāng)沉積硅氧氮化物材料時(shí)，工藝氣體還可包括 諸如含氧氣體，例如氧氣的額外氣體。除非另外指出，在這些工藝中，典型的 氣壓是從約3到約10Torr;襯底溫度從約300到600°C;電極間距從約5mm (200mil)到約12mm (600mil);以及射頻功率級(jí)別從約5至lj 100瓦。襯底溫 度影響所沉積的硅氮化物層的應(yīng)力值。在約40(TC的溫度下，所沉積的硅氮化 物具有略高于800MPa的拉伸應(yīng)力值;在約475'C的更高溫度下，測(cè)得llOOMPa 的拉伸應(yīng)力值；以及在約55(TC的溫度下，測(cè)得1200MPa的拉伸應(yīng)力值。在沉積后還可對(duì)應(yīng)力氧化物或氮化物層進(jìn)行處理以改變所述層中的應(yīng)力， 例如通過(guò)經(jīng)過(guò)紫外或電子束暴露而修改應(yīng)力層中的氫含量。用于沉積具有預(yù)期類型和應(yīng)力幅度的硅氮化物和其他層的方法的實(shí)施例在Balseanu等人在2004 年11月16日提交的題為"DECOMPOSITION AND TREATMENT OF TENSILE AND COMPRESSIVE STRESSED LAYERS (拉伸和壓縮應(yīng)力層的分 解和處理)"臨時(shí)專利申請(qǐng)No.60/628，600中，以及Balseanu等人在2005年2 月11日提交的題為"TENSILE AND COMPRESSIVE STRESSES MATERIALS FOR SEMICONDUCTORS (用于半導(dǎo)體的拉伸和壓縮應(yīng)力材料)美國(guó)專利申 請(qǐng)No.l 1/055,936中得到描述，在此引入其兩者的全部?jī)?nèi)容作為參考。高溫、 低壓熱CVD工藝提供具有至少約1.7GPa的拉伸應(yīng)力的硅氮化物，例如，在 40(TC下的等離子體增強(qiáng)CVD工藝，提供1.8GPa的拉伸應(yīng)力。適宜的單波長(zhǎng)紫外源包括準(zhǔn)分子紫外源，其提供172nm或222nm的單一 紫外波長(zhǎng)。適宜的寬帶源產(chǎn)生具有從約200到約400nm的波長(zhǎng)的紫外輻射。 這樣的紫外源可從美國(guó)Fusion公司或美國(guó)Nordson公司獲得。應(yīng)力硅氮化物 材料可暴露于具有其他波長(zhǎng)的紫外輻射中，其所述波長(zhǎng)通過(guò)包含當(dāng)電激發(fā)時(shí)在 特定波長(zhǎng)下輻射的氣體的燈產(chǎn)生。例如，適宜的紫外燈可包括Xe (氙)氣體， 其產(chǎn)生具有172nm的波長(zhǎng)的紫外輻射。在其他實(shí)施方式中，該燈可包括具有 不同的相應(yīng)波長(zhǎng)的其他氣體，例如，汞燈在243nm的波長(zhǎng)處產(chǎn)生輻射，気燈 在140nm的波長(zhǎng)處產(chǎn)生輻射，以及KrCL2在222nm的波長(zhǎng)處產(chǎn)生輻射。電子束曝光條件取決于所施加的總劑量，應(yīng)用于沉積材料的電子束能量， 以及電子束電流密度。在一個(gè)實(shí)施方式中，電子束曝光在從約10—5到約l(T2T0rr 的真空下，以及襯底溫度在從約100。C到約40(TC范圍下進(jìn)行。曝光能量可以 在從約0.1到約100keV的范圍內(nèi)，以及電子束電流典型地從約1到約 100，000pC/crn2的范圍內(nèi)。所選的劑量和能量將與待處理的沉積材料的厚度成 正比。 一般地，電子束曝光將持續(xù)約0.5分鐘到約10分鐘。還可選擇通過(guò)電 子束提供的電子的劑量能量以獲得所沉積的硅氮化物材料中的預(yù)定應(yīng)力值。在圖3中示意性示出襯底處理腔室200的一般實(shí)施方式，其可用于在襯底 114上形成各種不同材料層，諸如例如，用于后續(xù)硅化物的氮化物、氧化物或 金屬層的沉積。雖然示例性腔室200用于說(shuō)明本發(fā)明，但對(duì)于本領(lǐng)域技術(shù)人員 來(lái)說(shuō)顯然也可使用具有不同組件和結(jié)構(gòu)的其他腔室，并且單獨(dú)的工藝腔室可用于半導(dǎo)體器件制造工藝中的單獨(dú)步驟。例如， 一個(gè)腔室可提供用于在襯底114上形成應(yīng)力硅氧化物層，以及另一腔室用于沉積應(yīng)力硅氮化物。因此，本發(fā)明 的范圍不應(yīng)當(dāng)限制于在此提供的襯底處理腔室的示例性實(shí)施方式。圖3所示的襯底處理腔室200適合于使用化學(xué)氣相沉積工藝處理諸如硅晶 片的襯底114以沉積一層或更多應(yīng)力層。腔室200包括包圍處理區(qū)203的罩壁 202。在處理循環(huán)中，襯底114通過(guò)諸如，例如，機(jī)械臂的襯底傳送206經(jīng)過(guò) 入口 210放置在襯底支架204上。襯底支架204可移動(dòng)到較低位置，以便裝載 或卸載，并可包括封閉式電極207。襯底支架204可通過(guò)加熱器201加熱，其 可以是電阻加熱元件(如圖所示)、加熱燈(未示出)或等離子體自身。襯底 支架204通常包括陶瓷結(jié)構(gòu)，其具有接收表面以容納襯底114。在使用中，直 流電壓施加給加熱器201。襯底支架204中的電極207還可用于將襯底114與 支架204靜電夾持。襯底支架204還可包括一個(gè)或多個(gè)環(huán)(未示出)其至少部 分圍繞支架204上的襯底114的外圍。在裝載有襯底的支架204升高到處理位置后，更靠近氣體分配器208以提 供其之間的預(yù)期間隔。氣體分配器208是位于處理區(qū)203上方的噴頭，用于分 配其中的工藝氣體。氣體分配器208能夠?qū)⒌谝缓偷诙に嚉怏w的獨(dú)立氣流單 獨(dú)分配給處理區(qū)203，而在它們導(dǎo)入到處理區(qū)之前不會(huì)混合所述氣體流，或者 在將預(yù)混合的工藝氣體提供給處理區(qū)203之前預(yù)先混合該工藝氣體。第一和第 二氣體供應(yīng)224a、 224b經(jīng)由氣體管道232a、 232b和氣閥244a、 244b輸送來(lái) 自第一和第二氣體源228a、 228b的工藝氣體，其中氣閥224a、 224b控制將工 藝氣體供應(yīng)給腔室200的第一和第二氣體入口 211a、 21 lb的氣體流動(dòng)。腔室200還包括氣體排放口 282以將廢棄的工藝氣體和副產(chǎn)物從腔室200 去除并保持處理區(qū)203中工藝氣體的預(yù)定壓力。在一個(gè)實(shí)施方式中，氣體排放 口 282包括排氣管道284，其接收來(lái)自處理區(qū)203的廢棄的工藝氣體、排氣口 285、節(jié)流閥286以及一個(gè)或多個(gè)排氣泵288以控制腔室200中工藝氣體的壓 力。排氣泵288可包括一個(gè)或多個(gè)渦輪分子泵、低溫泵、低真空泵或組合功能 泵。腔室200還可包括貫穿腔室200的底壁270的進(jìn)氣口 272以將凈化氣體輸 送給腔室200。凈化氣體通常從進(jìn)氣口 272經(jīng)過(guò)襯底支架204向上流動(dòng)以在處 理期間保護(hù)支架204的表面和其他腔室組件避免不期望的沉積。腔室200還包括控制腔室200的活動(dòng)和操作參數(shù)的控制器296。控制器296可包括，例如，處理器和存儲(chǔ)器。處理器執(zhí)行腔室控制軟件，諸如存儲(chǔ)在存儲(chǔ) 器中的計(jì)算機(jī)程序。存儲(chǔ)器可以是硬盤驅(qū)動(dòng)器、只讀存儲(chǔ)器、閃存或其他類型的存儲(chǔ)器。控制器296還可包括其他組件，諸如軟盤驅(qū)動(dòng)器和機(jī)架。機(jī)架可包括單片計(jì)算機(jī)、模擬和數(shù)字輸入/輸出板、接口板和步進(jìn)電機(jī)控制器板。腔室 控制軟件包括指示時(shí)序、氣體混合、腔室壓力、腔室溫度、微波功率級(jí)別、高頻功率級(jí)別、底座位置和特定工藝的其他參數(shù)的指令集。腔室200還包括電源 298以將功率輸送給各種腔室組件諸如，例如，電極207、加熱器201或其他 腔室組件。腔室200還可具有各種傳感器，諸如溫度感應(yīng)熱電偶(圖中未示出)、 或干涉儀(圖中也未示出)以檢測(cè)腔室200內(nèi)的組件或襯底表面的溫度。溫度 傳感器和干涉儀能將其數(shù)據(jù)傳遞給腔室控制器296，其然后利用溫度數(shù)據(jù)以控 制處理腔室200的溫度，例如，通過(guò)控制襯底支架204中的電阻加熱元件201。用于為淺溝槽隔離沉積應(yīng)力硅氧化物的詳細(xì)示例性工藝包括兩個(gè)步驟，間 隙填充工藝和塊填充工藝。在間隙填充工藝中，臭氧以流速18slm到27slm供 應(yīng)以形成12%重量百分比到17%重量百分比的工藝氣體，以及TEOS以 300mgm到2700mgm供應(yīng)。腔室中的氣壓設(shè)置在約600Torr。襯底維持在約 54(TC的溫度下，襯底和噴頭氣體分配器之間的間距是約300mil。在塊填充工 藝中，臭氧以從約18slm的流速提供以形成約12.5%重量百分比的工藝氣體， 以及TEOS在流速6000mgm到9000mgm提供。襯底維持在約540°C的溫度下， 以及襯底和噴頭氣體分配器之間的間距為約130mil到約170mil300mil。腔室 中的氣壓是約600Torr?？蛇x地，在其他工藝中，腔室中的工藝氣體可在等離子體工藝中通過(guò)氣體 激發(fā)器212激活，該氣體激發(fā)器將電磁能量，例如，高頻電壓能量耦合以由工 藝氣體形成等離子體。為了激發(fā)第一工藝氣體，氣體激發(fā)器212包括施加在(i) 位于支架204中的電極207，以及(ii)可以是氣體分配器208或腔室壁202 的第二電極209之間的電壓。施加給電極207、209的電壓將能量與處理區(qū)203 中的工藝氣體電容耦合。在一個(gè)實(shí)施方式中，電壓在頻率從350KHz到約 60MHz以及功率級(jí)別從約10到約1000W下施加給第一電極207，同時(shí)第二電 極209接地或浮置。氣體激發(fā)器212還可是感應(yīng)線圈(未示出)。電源298 可用于當(dāng)需要等離子體時(shí)施加所需的電壓。雖然對(duì)閃存單元結(jié)構(gòu)進(jìn)行了描述，但本發(fā)明還可用于其他結(jié)構(gòu)中。例如，襯底114還可包括非易失性存儲(chǔ)單元，作為連接到RAM單元的后備存儲(chǔ)器以 使正常操作的易失性單元獨(dú)立于后備電源，DRAM和非易失性器件的組合稱 為影子RAM (shadow RAM)。例如，在授權(quán)給DiMaria的美國(guó)專利 No.4，471,471，其全部?jī)?nèi)容引用在此作為參考，中公開(kāi)了場(chǎng)效應(yīng)晶體管存儲(chǔ)單 元陣列，其中每個(gè)單元包括DRAM器件，該DRAM器件包括浮柵部分和存儲(chǔ) 節(jié)點(diǎn)，并且非易失性器件包括鄰近浮柵部分但遠(yuǎn)離存儲(chǔ)節(jié)點(diǎn)的雙電子注入器結(jié) 構(gòu)。浮柵和電子注入器結(jié)構(gòu)水平取向并遠(yuǎn)離DRAM。本發(fā)明還可與其他類型存儲(chǔ)器件IOO—起使用，諸如包括RAM、 DRAM 或影子RAM結(jié)構(gòu)的存儲(chǔ)單元llO。包括典型MOS (金屬氧化物半導(dǎo)體)動(dòng)態(tài) DRAM結(jié)構(gòu)的存儲(chǔ)單元110包括與電容器耦接的晶體管，如本領(lǐng)域普通技術(shù) 人員熟知的。存儲(chǔ)單元110的編程狀態(tài)是存儲(chǔ)在電容器上的電荷的函數(shù)。 DRAM中的單個(gè)晶體管和電容器相對(duì)于靜態(tài)RAM具有諸多優(yōu)點(diǎn)；然而， DRAM中電容器的電荷也可能泄漏并在短時(shí)間內(nèi)丟失。為了防止數(shù)據(jù)丟失， 傳統(tǒng)的DRAM設(shè)計(jì)為周期性刷新。因此，由于當(dāng)施加給存儲(chǔ)器的電源電壓失 去或關(guān)閉時(shí)，存儲(chǔ)在DRAM單元中的信息將丟失，因此DRAM被稱為易失性 RAM。在存儲(chǔ)的易失性信息必須保持的情形下，替代電源，諸如電池系統(tǒng)， 在主電源失效的情況下必須與存儲(chǔ)器連接以便使用。參照特定的優(yōu)選實(shí)施方式描述了本發(fā)明，然而，其他實(shí)施方式也是可以的， 例如，其他類型的應(yīng)力產(chǎn)生材料也可使用，如對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將顯而易 見(jiàn)。另外，形成應(yīng)力層的任選步驟也可根據(jù)所描述的實(shí)施方式的參數(shù)使用，如 對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將顯而易見(jiàn)。因此，所附的權(quán)利要求書的精神和范圍不 應(yīng)當(dāng)限制于在此包含的優(yōu)選實(shí)施方式的描述。
權(quán)利要求
1.一種位于襯底上的存儲(chǔ)單元，該存儲(chǔ)單元包括(a)p摻雜襯底；(b)位于所述p摻雜襯底中形成源極和漏極的一對(duì)間隔分開(kāi)的n摻雜區(qū)域，該n摻雜區(qū)域限定出兩者之間的溝道；(c)位于所述溝道上的疊層，該疊層包括(i)隧道氧化物層，(ii)浮柵，(iii)柵極間電介質(zhì)，以及(iv)控制柵；(d)位于所述源極和漏極上的多晶硅層；(e)覆蓋所述疊層的覆蓋層，該覆蓋層包括間隔墊層和前金屬沉積層，并且該覆蓋層具有暴露接點(diǎn)的通孔；以及(f)圍繞n摻雜區(qū)域的淺隔離溝槽，該溝槽包括具有至少約200MPa的拉伸應(yīng)力的應(yīng)力硅氧化物層，從而在所述存儲(chǔ)單元的操作期間該應(yīng)力層減少保持在所述浮柵中的電荷的泄漏。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述應(yīng)力硅氧化物層 包括由正硅酸乙酯(TEOS)沉積的硅氧化物。
3. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述應(yīng)力硅氧化物層 具有從約800MPa到約lGPa的拉伸應(yīng)力。
4. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述間隔墊層進(jìn)一步 包括具有至少約1.5GPa的拉伸應(yīng)力的應(yīng)力硅氮化物。
5. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，進(jìn)一步包括接觸所述 硅化物層并具有貫穿暴露所述覆蓋層的暴露部分的接點(diǎn)。
6. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，包括閃存結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，包括RAM結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，包括DRAM結(jié)構(gòu)。
9. 一種在襯底上制造存儲(chǔ)單元的方法，該方法包括(a) 提供p摻雜襯底；(b) 在所述襯底上形成一對(duì)間隔分開(kāi)的n摻雜區(qū)域，以形成源極和漏極 并限定出兩者之間的溝道；(c) 在所述溝道上形成疊層，該疊層順序地包括(i)隧道氧化物層，(ii)浮柵，(m)柵極間電介質(zhì)，以及(iv)控制柵；(d) 在所述源極和漏極上形成多晶硅層；(e) 形成覆蓋所述疊層的覆蓋層，該覆蓋層包括間隔墊層和前金屬沉積層；(f) 形成接觸所述源極、漏極和硅化物層的多個(gè)觸點(diǎn)，該觸點(diǎn)具有貫穿 暴露所述覆蓋層的暴露部分；以及(g) 形成圍繞n摻雜區(qū)域的淺隔離溝槽，該溝槽包括具有至少約200MPa 的拉伸應(yīng)力的應(yīng)力硅氧化物層，從而該應(yīng)力層在所述浮柵中產(chǎn)生拉伸應(yīng)變，在 所述存儲(chǔ)單元的操作期間減少保持在所述浮柵中的電荷的泄漏。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，步驟(g)包括利用正硅 酸乙酯(TEOS)形成應(yīng)力硅氧化物層。
11. 根據(jù)權(quán)利要求9所述的方法，其特征在于，包括形成包括具有至少約 1.5GPa的拉伸應(yīng)力的應(yīng)力硅氮化物的間隔墊層。
12. 根據(jù)權(quán)利要求9所述的方法，其特征在于，包括制造閃存結(jié)構(gòu)。
13. 根據(jù)權(quán)利要求9所述的方法，其特征在于，包括制造RAM結(jié)構(gòu)。
14. 根據(jù)權(quán)利要求9所述的方法，其特征在于，包括制造DRAM結(jié)構(gòu)。
全文摘要
本發(fā)明公開(kāi)了一種存儲(chǔ)單元。該存儲(chǔ)單元包括p摻雜襯底，在該襯底上具有一對(duì)間隔分開(kāi)的n摻雜區(qū)域，所述n摻雜區(qū)域形成圍繞溝道的源極和漏極。位于溝道上的疊層順序地包括(i)隧道氧化物層，(ii)浮柵，(iii)柵極間電介質(zhì)，以及(iv)控制柵。多晶硅層位于源極和漏極上。覆蓋該疊層的覆蓋層包括間隔墊層和前金屬沉積層。可選地，接點(diǎn)用于每個(gè)接觸源極、漏極和硅化物層，并且每個(gè)接點(diǎn)具有暴露部分。淺隔離溝槽設(shè)置在n摻雜區(qū)域周圍，該溝槽包括具有至少約200MPa的拉伸應(yīng)力的應(yīng)力硅氧化物層。在存儲(chǔ)單元的操作期間該應(yīng)力層減少保持在浮柵中的電荷的泄漏。
文檔編號(hào)H01L27/105GK101331597SQ200680046808
公開(kāi)日2008年12月24日 申請(qǐng)日期2006年12月13日 優(yōu)先權(quán)日2005年12月13日
發(fā)明者希姆·M·薩德, 怡利·葉, 雷扎·阿格哈瓦尼 申請(qǐng)人:應(yīng)用材料股份有限公司