專利名稱：半導(dǎo)體裝置和電氣設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置和電氣設(shè)備，更詳細(xì)而言，涉及在各種電氣設(shè)各的變換器(inverter)控制中使用的功率半導(dǎo)體裝置的改良技術(shù)。
技術(shù)背景作為從降低能量損失的觀點(diǎn)出發(fā)的，打破現(xiàn)有的Si功率電場(chǎng)效應(yīng) 晶體管(以下稱為"Si —MISFET")的極限的半導(dǎo)體材料，寬禁帶半 導(dǎo)體(例如碳化硅SiC)被人們所關(guān)注。由SiC半導(dǎo)體構(gòu)成的功率電場(chǎng)效應(yīng)晶體管(以下稱為"SiC — MISFET")的漂移區(qū)域，因?yàn)槭歉邘端跃哂袃?yōu)異的高耐壓性能， 從而使得確保一定的耐壓，并且在由半導(dǎo)體裝置的每單位面積的導(dǎo)通 電阻(Ron)的降低引起的導(dǎo)通損失的改善中起到重要作用的漂移區(qū)域艮l]，由于使用寬禁帶半導(dǎo)體，SiC — MISFET的導(dǎo)通電阻遠(yuǎn)小于Si 一MISFET的導(dǎo)通電阻，此外，還可以期待其低于電阻值比該Si — MISFET的導(dǎo)通電阻還下降一位數(shù)以上的Si — IGBT的導(dǎo)通電阻，由此， 與這些現(xiàn)有的開關(guān)元件相比，SiC—MISFET能夠抑制其導(dǎo)通動(dòng)作時(shí)的 發(fā)熱，保持低的導(dǎo)通損失。此外，由于是單極性器件，這樣的SiC — MISFET的開關(guān)性能與雙 極性器件(例如IGBT)相比，在高速化上是有利的。但是，即使是SiC—MISFET,通過(guò)由半導(dǎo)體裝置內(nèi)的P型區(qū)域和 n型區(qū)域的PN結(jié)而構(gòu)成的寄生二極管，在從反向偏壓時(shí)的寄生二極管 的導(dǎo)通狀態(tài)向SiC — MISFET的斷開狀態(tài)的切換中有可能伴有反向恢復(fù) 時(shí)間的延遲。例如，在開關(guān)元件的斷開時(shí)，作為由電感負(fù)荷產(chǎn)生的反電動(dòng)勢(shì)的 正電壓施加在源電極上的情況下，通過(guò)寄生二極管，作為少數(shù)載流子 的空穴被注入至n型區(qū)域，從而導(dǎo)致寄生二極管動(dòng)作的反向恢復(fù)時(shí)間的延遲。因此，本發(fā)明的發(fā)明人等以前開發(fā)有一種半導(dǎo)體裝置，由SiC材料構(gòu)成肖特基二極管(Schottky diode)的半導(dǎo)體區(qū)域和MISFET的漂 移區(qū)域，并且將肖特基二極管和MISFET作為單芯片(one chip)裝入 (參照專利文獻(xiàn)1)。根據(jù)在該專利文獻(xiàn)1中記載的半導(dǎo)體裝置(以下稱為"現(xiàn)有的半 導(dǎo)體裝置")，在存在于鄰接的MISFET的P型阱間的n型外延生長(zhǎng)層 的表面上，配置有與n型外延生長(zhǎng)層肖特基接合的金屬電極。該現(xiàn)有 的半導(dǎo)體裝置在源電極上施加正電壓，即使假設(shè)作為少數(shù)載流子的空 穴被注入n型區(qū)域的狀況，在源電極上施加負(fù)電壓的瞬間，肖特基二 極管能夠迅速地吸上少數(shù)載流子(空穴)，能夠縮短上述寄生二極管的 反向恢復(fù)時(shí)間。此外，在該現(xiàn)有的半導(dǎo)體裝置中，肖特基二極管的正方向的上升 電壓(IV左右)低于寄生二極管(PN結(jié))的正方向的上升電壓(3V)。 由此，在源電極上施加正電壓時(shí)，優(yōu)先在肖特基二極管(肖特基電極 與源電極為相同電壓)中流動(dòng)正方向電流，作為其結(jié)果，難以通過(guò)寄 生二極管產(chǎn)生少數(shù)載流子的注入。再者，該現(xiàn)有的半導(dǎo)體裝置因?yàn)槟軌驅(qū)⑿ぬ鼗O管和MISFET 集成為單芯片，還能夠?qū)崿F(xiàn)節(jié)省半導(dǎo)體裝置的空間。但是，在將上述現(xiàn)有的半導(dǎo)體裝置作為構(gòu)成具體的變換器電源電 路(例如，空調(diào)壓縮機(jī)等三相電機(jī)用的變換器電源電路)的開關(guān)元件 使用的情況下，在面向這種開關(guān)元件的實(shí)用化中顯現(xiàn)出以下所述問(wèn)題。肖特基結(jié)的金屬電極(肖特基電極)的配置面積雖不會(huì)對(duì)半導(dǎo)體 裝置的開關(guān)高速化帶來(lái)大的障礙，但如果在MISFET內(nèi)存在的寄生二 極管和肖特基二極管上施加正向電壓，考慮在兩者中流過(guò)電流的狀況， 則從確保適當(dāng)?shù)耐娔芰Φ挠^點(diǎn)出發(fā)，可以說(shuō)是重要的必須考慮的內(nèi) 容。實(shí)際上，當(dāng)在三相電機(jī)用的變換器電源電路中應(yīng)用專利文獻(xiàn)1中 記載的技術(shù)時(shí)，以基于開關(guān)元件斷開時(shí)的電感負(fù)荷的反電動(dòng)勢(shì)為觸發(fā)， 發(fā)現(xiàn)存在由集中在肖特基電極上的電流引起元件的破壞的可能性。此外，專利文獻(xiàn)1的圖2所示的肖特基電極按照在平面視圖中包圍電場(chǎng)效應(yīng)晶體管區(qū)域的方式配置為由細(xì)配線連結(jié)成的正交格子狀。 因此，在半導(dǎo)體裝置的制造過(guò)程中容易誘發(fā)細(xì)配線的斷線，這成為半 導(dǎo)體裝置的制造成品率的惡化的主要原因。專利文獻(xiàn)l:日本特開2002 — 203967號(hào)公報(bào)(圖1、圖2) 發(fā)明內(nèi)容本發(fā)明鑒于上述情況提出，目的在于提供一種半導(dǎo)體裝置和電氣 設(shè)備，能夠?qū)崿F(xiàn)高速開關(guān)動(dòng)作和能量損失降低的并存，并且基于由電 氣設(shè)備的電感負(fù)荷等產(chǎn)生的反電動(dòng)勢(shì)的電流集中耐性優(yōu)異。為了解決上述課題，本發(fā)明的半導(dǎo)體裝置包括由第一導(dǎo)電型的 寬禁帶半導(dǎo)體構(gòu)成的半導(dǎo)體層；形成有使電荷載流子在上述半導(dǎo)體層 的厚度方向移動(dòng)的立式電場(chǎng)效應(yīng)晶體管的晶體管單元；和形成有肖特 基電極與上述半導(dǎo)體層肖特基接合的肖特基二極管的二極管單元，其 中，在上述半導(dǎo)體層上，在平面視圖中，基于假想的分界線劃分為多 個(gè)四邊形的于區(qū)域，并且具有作為上述晶體管單元的上述子區(qū)域、和 作為上述二極管單元的上述子區(qū)域。l(IJ且，上述多個(gè)于區(qū)域可以在相互正交的兩個(gè)方向上矩陣狀排列。 事實(shí)證明根據(jù)這樣構(gòu)成的半導(dǎo)體裝置，通過(guò)使用由寬禁帶半導(dǎo)體 構(gòu)成的電場(chǎng)效應(yīng)晶體管(開關(guān)元件)和使用寬禁帶半導(dǎo)體的肖特基二 極管(內(nèi)置二極管)，與現(xiàn)有的雙極性器件(IGBT)相比，能夠?qū)崿F(xiàn)高 速化。此外，由寬禁帶半導(dǎo)體構(gòu)成的電場(chǎng)效應(yīng)晶體管的導(dǎo)通電阻與現(xiàn)有 的開關(guān)元件(Si — MISFET或IGBT)相比足夠小，由此能夠抑制該電 場(chǎng)效應(yīng)晶體管的導(dǎo)通動(dòng)作時(shí)的發(fā)熱，保持低的導(dǎo)通損失。而且，因?yàn)樾ぬ鼗姌O能夠大范圍地占有晶體管單元的大致整個(gè) 區(qū)域，所以，例如以在開關(guān)元件斷開時(shí)的、基于三相電機(jī)的電感負(fù)荷 的反電動(dòng)勢(shì)為觸發(fā)，能夠適當(dāng)?shù)貞?yīng)對(duì)由集中在肖特基二極管的電極上 的電流引起的元件的破壞。此處，上述電場(chǎng)效應(yīng)晶體管也可以具有設(shè)置在上述半導(dǎo)體層的 表面的第二導(dǎo)電型的阱；設(shè)置在上述阱的內(nèi)側(cè)的第一導(dǎo)電型的區(qū)域； 作為除去上述阱和上述區(qū)域的上述半導(dǎo)體層的漂移區(qū)域；以與上述區(qū)域和上述阱連接的方式設(shè)置的第一源/漏電極；隔著絕緣層在上述阱上 配設(shè)的柵電極；和歐姆連接在上述漂移區(qū)域的背面的第二源/漏電極。其中，該"源/漏電極"的標(biāo)記意味著，這樣的電極既能夠作為晶 體管的源電極起作用，也能夠作為漏電極起作用。此外，上述二極管單元也可以以被上述晶體管單元包圍配置。由此，能夠以保證全部的二極管單元的表面積相對(duì)全部的子區(qū)域 的表面積所占的面積比例在適當(dāng)?shù)姆秶鷥?nèi)的方式，在漂移區(qū)域的表面 適當(dāng)?shù)嘏渲枚O管單元。具體而言，全部的上述晶體管單元的平面視圖的面積相對(duì)全部的上述子區(qū)域的平面視圖的面積的比例可以超過(guò)0.5，且為0.99以下。換言之，全部的上述二極管單元的平面視圖的面積相對(duì)全部的上述子區(qū)域的平面視圖的面積的比例可以超過(guò)O.Ol，且為0.5以下。事實(shí)證明即使在將全部的二極管單元的表面積相對(duì)全部的子區(qū)域 的表面積所占的面積比例設(shè)定為0.01 (1%)和0.5 (50%)的情況下， 與采用現(xiàn)有的PN結(jié)二極管的半導(dǎo)體裝置相比，也實(shí)現(xiàn)損失的降低。另 一方面，當(dāng)該面積比例在0.01以下的范圍時(shí)，流過(guò)肖特基二極管的電 流值超過(guò)其容許電流值的可能性很高，當(dāng)超過(guò)0.5的范圍時(shí)，可發(fā)現(xiàn)由 電場(chǎng)效應(yīng)晶體管的面積占有率的減少產(chǎn)生導(dǎo)通電阻增加的傾向。此外，從兼顧確保沿第二導(dǎo)電型的阱的側(cè)壁表面豎地流過(guò)漂移電 流的空間出發(fā)，也可以使上述晶體管單元所包含的上述阱的平面視圖 的表面積構(gòu)成為比上述二極管單元所包含的上述肖特基電極的平面視 圖的表面積小。此外，本發(fā)明能夠應(yīng)用于構(gòu)成交流驅(qū)動(dòng)裝置的變換器電源電路的 半導(dǎo)體裝置，例如將上述半導(dǎo)體裝置作為ARM模塊組裝加入的設(shè)備。根據(jù)這樣的電氣設(shè)備，因?yàn)榘雽?dǎo)體裝置的導(dǎo)通損失與電流乘以電 壓的值(電流X電壓)對(duì)應(yīng)，所以與現(xiàn)有的PN結(jié)二極管的正向電壓相 比，能夠保持低的肖特基二極管的正向電壓，從而與采用PN結(jié)二極管 的現(xiàn)有的半導(dǎo)體裝置相比，半導(dǎo)體裝置的損失有所改善。而且，從半導(dǎo)體裝置的導(dǎo)通狀態(tài)切換到斷開狀態(tài)的速度變快，從 而能夠減少開關(guān)損失。也可以構(gòu)成為基于由上述交流驅(qū)動(dòng)裝置內(nèi)的電感負(fù)荷產(chǎn)生的反電動(dòng)勢(shì)，施加在上述電場(chǎng)效應(yīng)晶體管的內(nèi)置寄生二極管和上述肖特基 二極管上的電壓，比上述肖特基二極管的正方向的上升電壓大，并且 比上述內(nèi)置寄生二極管的正方向的上升電壓小。上述交流驅(qū)動(dòng)裝置的一個(gè)例子是由上述變換器電源電路驅(qū)動(dòng)的交 流電機(jī)，通過(guò)該交流電機(jī)驅(qū)動(dòng)例如空調(diào)的壓縮器。本發(fā)明的上述目的、其他目的、特征和優(yōu)點(diǎn)，通過(guò)參照附圖，以 及下述的優(yōu)選的實(shí)施方式的詳細(xì)說(shuō)明可變得更加明確。根據(jù)本發(fā)明，能夠獲得一種實(shí)現(xiàn)高速開關(guān)動(dòng)作和能量損失降低的 并存，并且基于由電氣設(shè)備的電感負(fù)荷等產(chǎn)生的反電動(dòng)勢(shì)的電流集中 耐性優(yōu)異的半導(dǎo)體裝置和電氣設(shè)備。


圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的一個(gè)結(jié)構(gòu)例的平面圖。圖2是沿圖1的A — A線的部分的半導(dǎo)體裝置的截面圖。圖3是表示將本實(shí)施方式的半導(dǎo)體裝置應(yīng)用于三相電機(jī)的驅(qū)動(dòng)屮 的變換器電機(jī)驅(qū)動(dòng)系統(tǒng)的一個(gè)結(jié)構(gòu)例的圖。圖4是說(shuō)明本實(shí)施方式的假想的分界線的特定例的圖。 符號(hào)說(shuō)明2半導(dǎo)體基板3 SiC層4 p型阱 4c溝道區(qū)域 5源極區(qū)域 6源電極7柵極絕緣膜 8 柵電極 9肖特基電極 10漏電極 11第一配線 12柵極配線20輸入端子21高電壓供電端子22接地端子30分界線30a橫分界線30b豎分界線100半導(dǎo)體裝置100H上層ARM模塊100L下層ARM模塊101T晶體管單元101S 二極管單元102 SiC — MISFET103肖特基二極管105變換器電機(jī)驅(qū)動(dòng)系統(tǒng)106三相變換器電源電路107 .二相電機(jī)108相開關(guān)電路110接線部分G柵極端子S源極端子D漏極端子Hl、 H2接觸孔具體實(shí)施方式
以下參照

本發(fā)明優(yōu)選的實(shí)施方式。圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的一個(gè)結(jié)構(gòu)例的平面 圖。此外，圖2是沿著圖1的A — A線的部分的半導(dǎo)體裝置的截面圖。 在以下的說(shuō)明中，"n"或者"p"表示導(dǎo)電型，標(biāo)有它們的層或區(qū)域分 別表示電子或空穴為載流子。此外，"+ "表示雜質(zhì)濃度高，"一"表 示雜質(zhì)濃度低。如圖1和圖2所示，在半導(dǎo)體裝置100的平面視圖中，SiC層3 (半導(dǎo)體層)具有下述結(jié)構(gòu)在由假想的橫分界線30a和豎分界線30b構(gòu) 成的多個(gè)分界線30相互交叉(此處為正交)的兩個(gè)方向上，排列有均等(等面積)地劃分為矩陣狀的多個(gè)四邊形(此處為正方形)的子區(qū)域IOIT、 IOIS。在由這樣的分界線30分割的子區(qū)域IOIT、 IOIS中存在有，與形 成有使電子在SiC層3的厚度方向上移動(dòng)的立式電場(chǎng)效應(yīng)晶體管102 (參照?qǐng)D2，以下稱為"SiC —MISFET102")的晶體管單元101T對(duì)應(yīng) 的子區(qū)域，和與形成有與SiC層3 (漂移區(qū)域3a)肖特基接合的肖特 基電極9的二極管單元101S對(duì)應(yīng)的子區(qū)域。其中，從更容易說(shuō)明專利技術(shù)范圍和說(shuō)明書的內(nèi)容的宗旨出發(fā)， 使圖1中標(biāo)有雙點(diǎn)劃線所示的分界線30為以距鄰接的各子區(qū)域101T 的中心為等距離，以及距鄰接的子區(qū)域IOIT、 IOIS各自的中心為等距 離的方式的在豎方向或橫方向上延伸的假想線，并不實(shí)際存在于已實(shí) 現(xiàn)木技術(shù)的制品中。此外，依賴于SiC — MISFET102、肖特基二極管 103的形狀，這樣的分界線30的圖示也可適當(dāng)?shù)刈兏５?，即使以這樣-的假想線劃分子區(qū)域IOIT、 IOIS，該子區(qū)域 IOIT、 101S也都在每個(gè)子區(qū)域IOIT、 101S中形成有SiC—MISFET102 或肖特基電極9。因此，由圖1和后述的圖4的相關(guān)的說(shuō)明可以容易地 理解，如果由柵電極8和肖特基電極9的形狀，定出這些電極8、 9的 中心，則假想的分界線30被決定，作為其結(jié)果，能夠特定這些子區(qū)域 IOIT、 101S的外延。其中此處，作為SiC—MISFET102和肖特基二極管103的實(shí)際的 排列，如圖4所示，假定各種配置圖案。為此，使用圖4說(shuō)明對(duì)應(yīng)于 圖4的各配置圖案的、特定上述假想的分界線30的例子。但是，以簡(jiǎn)化圖4的圖示和以下的說(shuō)明為目的，簡(jiǎn)稱SiC —MISFET102為元件"T"，簡(jiǎn)稱肖特基二極管103為元件"S"。此外， 1l-k/7l、M;tt日日的卡廟'W:去牽 ^擊太苗^V臾娃3n。的W油卡ifn^t士 "y"zu >^//、 ^/u h j 乂j l人l丄'J 〃ih、 jl人1" 乂j — 乂 I j v" (_| j r i w i 「 / 2 v yj i鬥j j在該X方向上排列的各元件(但也存在一個(gè)的情況)的排列作為行方 向排列，使豎分界線30b的延伸方向作為"Y方向"，在該Y方向上排 列的各元件(但也存在一個(gè)的情況)的排列作為列方向排列。在圖4 (a)中例示有以三行和三列的矩陣狀配置的正方形的元件T和元件S，這樣的元件T、 S的配置圖案是與圖1和圖2所示的SiC 一MISFET102、肖特基二極管103同類的配置圖案。在圖4 (a)中例示有正方形的元件S僅存在于中央的第二行X第二列的部位的例子，但這樣的形狀例、配置例只不過(guò)是以說(shuō)明分界線 30的特定例為目的而適當(dāng)設(shè)定的例子。例如，元件T、 S的具體方式 并非必須為正方形，如它們的中心被適當(dāng)?shù)卮_定，也可以為圓形、三 角形或五邊形以上的多邊形。但是，在例如使元件T為正方形、元件S為三角形，使元件T、 S 的形狀大不相同的混合存在于半導(dǎo)體裝置中的情況下，對(duì)于由子區(qū)域 101T的總個(gè)數(shù)和子區(qū)域101S的總個(gè)數(shù)的比例而求取的后述的面積比 例，存在必須基于適當(dāng)?shù)男拚禂?shù)進(jìn)行修正的情況。因?yàn)榇嬖谟谟扇泻腿袠?gòu)成的各部位的元件T、 S為正方形，所 以如圖4 (a)所示，這些元件的中心Pij (i=l 3， j = l 3) -致地 定為該正方形的對(duì)角線的交點(diǎn)。此處，圖4 (a)所示的橫分界線30a是，以距相互在列方向上鄰 接的一對(duì)元件T的中心Pm P2,為等距離、以及距相互在列方向上鄰 接的元件T和元件S的中心P12、中心P22為等距離、以及距相互在列 方向上鄰接的一對(duì)元件T的中心P13、中心P23為等距離的方式，在X 方向上延伸的假想線。圖4 (a)所示的豎分界線30b是，以距相互在行方向上鄰接的一 對(duì)元件T的中心Pn、 P,2為等距離、以及距相互在行方向上鄰接的元 件T和元件S的中心P21、 P22為等距離、以及距相互在行方向上鄰接 的一對(duì)元件T的中心P3,、 P32為等距離的方式，在Y方向上延伸的假想線。其中，圖4 (a)所示的橫分界線30a和豎分界線30b以外的假想 的分界線30，由于參照上述說(shuō)明和圖4 (a)即能夠容易地進(jìn)行特定， 所以在此省略這些分界線30的詳細(xì)的說(shuō)明。圖4 (b)例示有配置為千鳥狀(Z字形(zigzag alignment))的正 方形的元件T和元件S。即，構(gòu)成第二行的排列的元件T或元件S相 對(duì)于構(gòu)成第一行和第三行的排列的各元件T，向X方向偏移構(gòu)成第一 行和第三行的排列的各元件T的間距的一半，各元件T、 S的配置圖案如圖4 (b)所示，為6列。其結(jié)果是，在由三行和六列構(gòu)成的各部位中的一部分(例如2行X3列的部位)上沒(méi)有配置元件T、 S。在圖4 (b)中例示有正方形的元件S僅存在于第二行X第四列的 部位的例子，但這樣的形狀例、配置例只不過(guò)是以說(shuō)明分界線30的特 定例為目的而適當(dāng)設(shè)定的例子。例如，元件T、 S的具體方式并非必須 為正方形，如它們的中心被適當(dāng)?shù)卮_定，也可以為圓形、三角形或五 邊形以上的多邊形。但是，在例如使元件T為正方形、元件S為三角形，使元件T、 S 的形狀大不相同的混合存在于半導(dǎo)體裝置中的情況下，對(duì)于由子區(qū)域 101T的總個(gè)數(shù)和子區(qū)域101S的總個(gè)數(shù)的比例而求取的后述的面積比 例，存在必須基于適當(dāng)?shù)男拚禂?shù)進(jìn)行修正的情況。因?yàn)榇嬖谟谟扇泻土袠?gòu)成的各部位的適當(dāng)位置的元件T、 S為 正方形，所以這些元件的中心Pij (i=l 3， j = l 6，但是除去P,2、 Pl4、 Pl6、 P21、 P23、 P25、 P32、 P34、 P36) —致地定為該正方形的對(duì)角線 的交點(diǎn)。此處，圖4 (b)所示的橫分界線30a (在圖4 (b)中以細(xì)的雙點(diǎn) 劃線表示)是，以通過(guò)相互在行列方向(傾斜方向)鄰接的第一行x 第一列的元件T和第二行X第二列的元件T的中心Pn、 P22間的虛線 的Z形線200上的中點(diǎn)(在圖4 (b)中以黑圓點(diǎn)表示，以下相同)、相 互在行列方向鄰接的第二行X第二列的元件和第一行X第三列的元件 T的中心P22、 Pl3間的Z形線200上的中點(diǎn)、相互在行列方向鄰接的第 一行X第三列的元件T和第二行X第四列的元件S的中心Pl3、 P2J《 的Z形線200上的中點(diǎn)、相互在行列方向鄰接的第二行X第四列的元 件S和第一行X第五列的元件T的中心P24、 P15間的Z形線200上的 中點(diǎn)、和相互在行列方向鄰接的第一行X第五列的元件T和第二行X第六列的元件T的中心P,5、 P26間的Z形線200上的中點(diǎn)的方式，在X方向延伸的假想線。 '圖4 (b)所示的分界線30b (在圖4 (b)中以粗的雙點(diǎn)劃線表示) 是，以距相互在行方向上鄰接的一對(duì)元件T的中心Pn、 Pn為等距離、以及距相互在行方向上鄰接的元件T和元件S的中心P22、 P24為等距 離、以及距相互在行方向上鄰接的一對(duì)元件T的中心P31、 P33為等距離的方式，由在Y方向上延伸的三個(gè)Y部分30Y、和連接這些Y部分 的端點(diǎn)之間，在X方向延伸的兩個(gè)X部分30X構(gòu)成的假想線。其中，圖4 (b)所示的橫分界線30a和豎分界線30b以外的假想 的分界線30，由于參照上述說(shuō)明和圖4 (b)即能夠容易地進(jìn)行特定， 所以在此省略這些分界線30的詳細(xì)說(shuō)明。在圖4 (c)中例示有四個(gè)在X方向上并排配置的長(zhǎng)方形的元件T 和元件S。即，各元件T、S構(gòu)成為在Y方向上不間斷的相連的條紋狀。在圖4 (c)中例示有長(zhǎng)方形的元件S僅存在于第三列的部位的例 子，但這樣的形狀例、配置例只不過(guò)是以說(shuō)明分界線30的特定例為目 的而適當(dāng)設(shè)定的例子。例如，元件T、 S的具體方式并非必須為長(zhǎng)方形， 如它們的中心被適當(dāng)?shù)卮_定，也可以為橢圓形或三角形。但是，在例如使元件T為長(zhǎng)方形、元件S為三角形，使元件丁、 S 的形狀大不相同的混合存在于半導(dǎo)體裝置中的情況下，對(duì)于由子區(qū)域 101T的總個(gè)數(shù)和子區(qū)域101S的總個(gè)數(shù)的比例而求取的后述的面積比 例，存在必須基于適當(dāng)?shù)男拚禂?shù)進(jìn)行修正的情況。因?yàn)樵、 S為長(zhǎng)方形，所以這些元件的中心Pij (i=l， j = l 4) 一致地定為該長(zhǎng)方形的對(duì)角線的交點(diǎn)。此處，圖4 (c)所示的豎分界線30b是以距相互在行方向上鄰接 的一對(duì)元件T的中心Pn、 Pl2為等距離的方式，在Y方向延伸的假想 線。其中，在圖4 (c)中，不存在相互在列方向上鄰接的元件T、 S。 因此，作為橫分界線，選擇在Y方向上距在行方向上鄰接并排的多個(gè) (此處為4個(gè))各元件T的中心Pu、 P12、 Pl3、 P,4為等距離的一對(duì)假 想線。此處，作為這樣的假想線的例子，表示為通過(guò)各元件T、 S的兩 端面的一對(duì)橫分界線30a。其中，圖4 (c)所示的橫分界線30a和豎分界線30b以外的假想 的分界線30，由于參照上述說(shuō)明和圖4 (c)即能夠容易地進(jìn)行特定， 所以在此省略這些分界線30的詳細(xì)說(shuō)明。在圖4 (d)中例示有配置為矩陣狀的正方形的元件T和長(zhǎng)方形的 元件S。圖4 (d)所示的元件T、 S的配置圖案，除了使元件S占據(jù)兩 個(gè)子區(qū)域，以與橫分界線30a交叉的方式在Y方向延伸的結(jié)構(gòu)以外，與圖4 (a)所例示的元件T、 S的配置圖案相同。因而在此省略與該元件S交叉的橫分界線30a以外的分界線30的 說(shuō)明。如圖4 (d)所示的與元件S交叉的橫分界線30a是以距相互在列 方向上鄰接的一對(duì)元件T的中心P2I、 P3I為等距離、以及距相互在列方向上鄰接的一對(duì)元件T的中心P23、 P33為等距離的方式，在X方向上延伸的假想線。即，該橫分界線30a可以基于存在于元件S的X方 向兩側(cè)的一對(duì)元件T而定。但是，在已實(shí)現(xiàn)各元件T、 S的制品等級(jí)中，由于各種外部干擾， 不能按設(shè)計(jì)圖紙制造該配置圖案、形狀的情況很多。例如也存在由元 件T、 S的制造工序的掩模位置偏離引起的，難以在距各元件T、 S間 的中心為等距離的位置特定上述分界線的情況。在這種情況下，例如考慮制造上的元件T、 S的配置偏離，也可以 不保證該分界線距各元件T、 S間的中心為嚴(yán)格的等距離。即，以上所述的分界線的特定例是假定按設(shè)計(jì)方案的理想狀態(tài)形 成各元件T、 S的情況，對(duì)于每個(gè)已實(shí)現(xiàn)元件T、 S的制品，需結(jié)合該 制品，適當(dāng)修正分界線的特定。這樣，以使得排列在相互交叉的兩個(gè)方向上的四邊形的各子區(qū)域 IOIT、 101S的面積相等的方式，通過(guò)假想的橫分界線30a和豎分界線 30b劃分各子區(qū)域IOIT、 IOIS，作為其結(jié)果，后述的面積比例可通過(guò) 子區(qū)域101T的總個(gè)數(shù)和子區(qū)域101S的總個(gè)數(shù)的比例而適當(dāng)?shù)厍笕　６?，作為肖特基二極管103起作用的各個(gè)二極管單元101S以被 作為SiC—MISFET102起作用的晶體管單元IOIT包圍的方式而適當(dāng)?shù)?分散配置，由此，相對(duì)晶體管單元IOIT的個(gè)數(shù)適當(dāng)?shù)卣{(diào)整二極管單元 101S的個(gè)數(shù)。更詳細(xì)而言，在該半導(dǎo)體裝置100中，在使作為肖特基二極管103 起作用的二極管單元101S (子區(qū)域101S)的總個(gè)數(shù)為A個(gè)，作為SiC —MISFET102起作用的晶體管單元IOIT(子區(qū)域101T)的總個(gè)數(shù)為B 個(gè)的情況下，用子區(qū)域IOIS、 101T的總個(gè)數(shù)(A+B)除作為肖特基 二極管103起作用的二極管101S的總個(gè)數(shù)A所得的面積比例的值(A/ (A+B))，由于與后述的半導(dǎo)體裝置100的導(dǎo)通損失保持平衡，設(shè)定在超過(guò)"0.01"且"0.5"以下的數(shù)值范圍內(nèi)。該面積比例(A/ (A+B))明顯地與全部二極管單元101S (子區(qū)域 101S)的平面視圖的面積相對(duì)全部的子區(qū)域101S、 101T的平面視圖的 面積的比例相當(dāng)。此外，基于同一宗旨，將用子區(qū)域101T、 101S的總個(gè)數(shù)(A+B) 除作為SiC—MISFET102起作用的晶體管101T的總個(gè)數(shù)B所得的面積 比例的值(B/ (A + B))，設(shè)定在超過(guò)"0.5"且"0.99"以下的數(shù)值范 圍內(nèi)。該面積比例(B/ (A+B))明顯地與全部的晶體管單元101T (子區(qū) 域101T)的平面視圖的面積相對(duì)全部的子區(qū)域IOIS、 101T的平面視 圖的面積的比例相當(dāng)。如圖1的局部放大圖和圖2所示，平面型(planar型)的SiC — MISFET102在晶體管單元101T的內(nèi)部，具有以下結(jié)構(gòu)由SiC半導(dǎo) 體構(gòu)成的n+型半導(dǎo)體基板2;在該半導(dǎo)體基板2的表面上通過(guò)外延生長(zhǎng) 法形成為規(guī)定的厚度(例如10pm)的n—型SiC層3;設(shè)置在該SiC層 3的表面的正下方，注入有鋁離子等受主，在平面視圖中為正方形(參 照?qǐng)D1的局部放大圖)的p型阱4;在p型阱4的區(qū)域內(nèi)，注入有氮離 子等施主，在平面視圖中為正方形且環(huán)狀(參照?qǐng)D1的局部放大圖) 的n+型的源極區(qū)域5;由SiC層3的源極區(qū)域5和p型阱區(qū)域4以外 的部分構(gòu)成的漂移區(qū)域3a;作為位于p型阱4的源極區(qū)域5的外周的 周圍的部分的、在平面視圖中為正方形且環(huán)狀(參照?qǐng)D1的局部放大 部)的溝道區(qū)域4c;以覆蓋溝道區(qū)域4c并且跨源極區(qū)域5的外周，向 源極區(qū)域5的內(nèi)側(cè)延伸的方式覆蓋源極區(qū)域5的一部分而堆積的、由 Si02材料構(gòu)成的柵極絕緣膜7;在該柵極絕緣膜7的整個(gè)表面區(qū)域上以 相對(duì)溝道區(qū)域4c的方式形成的由鋁(Al)構(gòu)成的柵電極8;以覆蓋p 型阱4的中央部分(位于源極區(qū)域5的中央開口部?jī)?nèi)的部分)，并且跨 源極區(qū)域5的內(nèi)周，向源極區(qū)域5的內(nèi)側(cè)延伸的方式以正方形且環(huán)狀 覆蓋源極區(qū)域5的一部分的、在平面視圖中為正方形(參照?qǐng)D1的局 部放大圖)的源電極6;和以歐姆連接于漏極區(qū)域3a的背面的方式形 成在半導(dǎo)體基板2的整個(gè)背面區(qū)域的漏電極10。作為漏電極10和源電極6的材料，使用例如鎳(Ni)。其中，從圖1和圖2可容易地理解到，多個(gè)SiC—MISFET102共 享漂移區(qū)域3a和漏電極10，集成為單芯片且并列配置。此處，從n+型源極區(qū)域5向漏電極10的電子，如圖2的虛線箭 頭201所示，在p型阱4的附近存在有在橫方向(水平方向)移動(dòng)的 地方，因此，為了確保這樣的電子的移動(dòng)空間，p型阱4的表面積構(gòu)成 為比晶體管單元101T (子區(qū)域101T)的表面積小。此外，柵極絕緣膜7和柵電極8形成在除去接觸孔Hl、 H2的SiC 層3的整個(gè)表面區(qū)域上。另一方面，接觸孔H1以位于晶體管單元101T 內(nèi)的方式形成在柵極絕緣膜7上，其中設(shè)置有源電極6。在源電極6和漏電極10與半導(dǎo)體(SiC層3)之間，各自通過(guò)源 極區(qū)域5和p型阱4以及半導(dǎo)體基板2而歐姆連接。此處，SiC層3(SiC的帶隙3.02eV)由比硅半導(dǎo)體(帶隙l.lleV) 和GaAs半導(dǎo)體(帶隙1.43eV)的帶隙更寬的寬禁帶半導(dǎo)體構(gòu)成。寬禁帶半導(dǎo)體是指，作為帶有半導(dǎo)體性質(zhì)的特征的材料參數(shù)的能 隙(energy bandgap)比硅半導(dǎo)體和GaAs半導(dǎo)體等能隙大的半導(dǎo)體， 在本說(shuō)明書中將具有例如2 e V以上的帶隙的半導(dǎo)體材料總稱為寬禁帶 半導(dǎo)體。作為寬禁帶半導(dǎo)體材料的例子，除了 SiC以外，能舉出GaN (帶 隙3.39eV)或A1N (帶隙6.30eV)等III族氮化物、金鋼石。此外，肖特基二極管103，如圖2所示，接觸孔H2以位于二極管 單元101S內(nèi)的方式形成在柵極絕緣膜7上，其中以覆蓋該二極管單元 101S的SiC層3 (漂移區(qū)域3a)的整個(gè)表面區(qū)域的方式，具有由圖l 所示的平面視圖中為矩形(此處為正方形)的Ni構(gòu)成的肖特基電極9 (陽(yáng)極(anode)側(cè))。其中，從避免電場(chǎng)集中的觀點(diǎn)出發(fā)，也可以將 矩形的肖特基電極9的角變圓。此處，從肖特基電極9向漏電極10的電流貫穿二極管單元101S 的整個(gè)區(qū)域，沿豎方向(垂直方向)流動(dòng)，因此肖特基電極9的表面 積構(gòu)成為與二極管單元101S (子區(qū)域101S)的表面積大致相等，使得 電流充分地大量流動(dòng)。而且，上述漏電極10以從晶體管IOIT跨二極管單元101S的方式， 在相對(duì)二極管單元101S的半導(dǎo)體基板2的背面延伸設(shè)置。通過(guò)該漏電極10，向肖特基二極管103的陰極(cathode)側(cè)的半導(dǎo)體(SiC層3) 施加電壓。此外，各源電極6彼此的電連接以及源電極6和肖特基電極9之 間的電連接通過(guò)第一配線11 (例如，通過(guò)適當(dāng)?shù)膶娱g絕緣層(未圖示) 和適當(dāng)?shù)慕佑|孔(未圖示)構(gòu)建的配線)完成，這些源電極6和肖特 基電極9通過(guò)設(shè)置在半導(dǎo)體封裝體(未圖示)的適當(dāng)位置的源極端子S 接線于電源的接地電位(負(fù)電壓)側(cè)。艮P，肖特基電極9通過(guò)該第一配線11與源電極6電連接。此外，在平面視圖中，在除去接觸孔H1、 H2 (參照?qǐng)D2)的區(qū)域 的SiC層3的表面的大致整個(gè)區(qū)域上形成為正交格子狀的柵電極8，通 過(guò)柵極配線12 (例如，通過(guò)上述層間絕緣層和適當(dāng)?shù)慕佑|孔(未圖示) 構(gòu)建的配線)和設(shè)置在半導(dǎo)體封裝體的適當(dāng)位置的柵極端子G，在其 與源電極6之間施加規(guī)定的控制信號(hào)電壓。此外，漏電極IO通過(guò)設(shè)置在半導(dǎo)體封裝體的適當(dāng)位置的漏極端子 D接線于電源的開關(guān)電壓(正電壓)偵IJ。在這樣的半導(dǎo)體裝置100的SiC — MISFET102中，通過(guò)在柵電極8 上相對(duì)源電極6施加正電壓，電子被吸引至溝道區(qū)域4c，該部分反轉(zhuǎn) 為n型，其結(jié)果是形成溝道，由此導(dǎo)通SiC—MISFET102。從源極區(qū)域 5經(jīng)由溝道區(qū)域4c和SiC層3向漏電極10的電子，主要沿圖2的虛線 箭頭201所示的路徑移動(dòng)，作為其結(jié)果是，漂移電流在SiC層3的內(nèi) 部沿豎方向流動(dòng)。此外，在存在于SiC—MISFET102的寄生二極管(基于p型阱4 和n—型SiC層3之間的PN結(jié)的二極管)和肖特基二極管103 (源極端 子S和漏極端子D之間)上，施加基于例如由三相電機(jī)的電感負(fù)荷產(chǎn) 生的反電動(dòng)勢(shì)的正向電壓的情況下，由于肖特基二極管103的正方向 上升電壓(1V左右)低于寄生二極管(PN結(jié))的正方向上升電壓(3V)， 因此，能夠在肖特基二極管103中優(yōu)先流過(guò)正方向電流，適當(dāng)?shù)乇苊?少數(shù)載流子(空穴)注入SiC層3。由于同樣的理由，在半導(dǎo)體裝置100上施加浪涌電壓等瞬間的過(guò) 電壓時(shí)，通過(guò)優(yōu)先在肖特基二極管103中流過(guò)由過(guò)電壓引起的漏電流， 能夠使該過(guò)電壓緩和，其結(jié)果是，將SiC—MISFET102的絕緣破壞防范于未然。再者，關(guān)于浪涌電壓，因?yàn)樾ぬ鼗姌O9和P/N結(jié)二極管為并列 連接的結(jié)構(gòu)，所以與正向電壓Vf的低的區(qū)域?qū)?yīng)的一定程度的電流高速流過(guò)肖特基二極管103，而且，與正向電壓Vf的高的區(qū)域?qū)?yīng)的大 電流由P/N結(jié)二極管流過(guò)電流，從而能夠抑制肖特基二極管103的電 流集中引起的破壞。艮口，本實(shí)施方式的半導(dǎo)體裝置100是對(duì)浪涌電壓、浪涌電流均具 有高耐性的元件。此外，當(dāng)P/N結(jié)二極管導(dǎo)通時(shí)，即使少數(shù)載流子被分別注入p型 阱4區(qū)域、源極區(qū)域5，在施加反向偏壓之后，緊接著少數(shù)載流子被吸 入肖特基電極9中，能夠迅速使P/N結(jié)二極管成為斷開狀態(tài)。因此， 在本實(shí)施方式的半導(dǎo)體裝置100中，能夠抑制所謂的閂鎖(latch up) 狀態(tài)，即在僅具有現(xiàn)有的P/N結(jié)二極管的FET中所擔(dān)心的不能快速進(jìn) 行斷開動(dòng)作的狀態(tài)。此外，作為SiC—MISFET的結(jié)構(gòu)例，有在半導(dǎo)體層上形成平面狀 的p層和n層的平面型、和制造細(xì)而深的槽，埋入柵電極和柵極絕緣 膜的溝槽型，但本實(shí)施方式的SiC—MISFET102考慮如以下所述的、 與肖特基二極管103的關(guān)聯(lián)性等各種理由，具有平面結(jié)構(gòu)。作為公開有將溝槽型的MISFET和肖特基二極管一體地制作加入 的結(jié)構(gòu)的眾所周知的公報(bào)，例如有日本專利特表2005—501408號(hào)公報(bào) (以下，稱為"先行例")。在該先行例中，在溝槽(掘出的槽或孔)的底面形成半導(dǎo)體和金 屬的肖特基結(jié)部分，構(gòu)成肖特基二極管。溝槽部分本來(lái)是構(gòu)成晶體管 單位元件部分的間隙的部分，與晶體管單位元件(基于本實(shí)施方式的 假想的分界線劃分的多個(gè)四邊形的子區(qū)域101S、 101T)不同。與之相對(duì)，本實(shí)施方式的肖特基二極管103的部分占據(jù)基于假想 的分界線劃分的多個(gè)四邊形的子區(qū)域IOIS、 101T中的一部分的子區(qū)域 IOIS的大致整個(gè)區(qū)域，與上述先行例的在間隙(的溝槽部分)中埋入 肖特基電極的結(jié)構(gòu)完全不同。再者，本實(shí)施方式的平面結(jié)構(gòu)的半導(dǎo)體裝置100具有能夠任意選 擇在基于假想的分界線劃分的多個(gè)四邊形的子區(qū)域IOIS、 IOIT上，設(shè)置SiC—MISFET102或設(shè)置肖特基二極管103的結(jié)構(gòu)上的自由度，相 對(duì)如上述先行例所述的采用溝槽結(jié)構(gòu)的半導(dǎo)體裝置具有優(yōu)異性。艮口， 通過(guò)這種結(jié)構(gòu)上的自由度，能夠任意設(shè)定SiC—MISFET102和肖特基 二極管103的部分的面積比的這種本實(shí)施方式的設(shè)計(jì)思想首次得到實(shí) 現(xiàn)。此外，在先行例中，必須在溝槽的壁面上隔著柵極絕緣膜形成柵 電極，再進(jìn)一步由層間絕緣膜確保絕緣，并在其上形成肖特基電極。 在溝槽壁面上形成上述多層的絕緣/電極/絕緣膜的情況下，在由上述多 層膜部分覆蓋的溝槽的底面部分上，難以形成大面積的肖特基電極， 只有溝槽底面的一部分作為肖特基二極管起作用。因此存在二極管的 形成面積被限制得小的問(wèn)題。與之相對(duì)地，在本實(shí)施方式這樣的平面 結(jié)構(gòu)的半導(dǎo)體裝置100中，能夠適當(dāng)?shù)叵@種面積制約的問(wèn)題。此外，若在先行例的溝槽底面上形成肖特基電極，則成為在接近 背面的漏電極的位置上存在肖特基電極的結(jié)構(gòu)，在肖特基電極上弓I起 電場(chǎng)集中仍殘存對(duì)耐壓的擔(dān)心，但在本實(shí)施方式這樣的平面結(jié)構(gòu)的半 導(dǎo)體裝置100中，對(duì)于肖特基電極9形成在SiC層9的表面上，相鄰 的SiC — MlSFET102的部分的P阱4形成得很深，不會(huì)在肖特基電極9 的部分上引起電場(chǎng)集中，適當(dāng)?shù)卮_保耐壓。如上所述，采用平面結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體裝置100在以下 各要點(diǎn)上相對(duì)先行例所示的溝槽結(jié)構(gòu)的半導(dǎo)體裝置更為有益能夠任 意設(shè)定SiC—MISFET102和肖特基二極管103的面積比；能夠適當(dāng)?shù)?確保耐壓；以及使半導(dǎo)體裝置100的形成工藝簡(jiǎn)單化。此外，從如下所述的二極管的高電流耐性和高電壓耐性的觀點(diǎn)出 發(fā)，本實(shí)施方式的肖特基二極管103使用由Ni構(gòu)成的肖特基電極9作 為陽(yáng)極，并且使用寬禁帶半導(dǎo)體(此處SiC層3作為其一個(gè)例子)作、、在假設(shè)以Ni為陽(yáng)極、以硅為陰極構(gòu)成肖特基二極管的情況下，難 以在肖特基二極管中流過(guò)大電流。即，若在這種肖特基二極管中流過(guò) 大電流，容易在硅和Ni的界面上形成硅化物層，其結(jié)果是，兩者被歐 姆連接，存在無(wú)法發(fā)揮作為二極管的功能的情況。而且如果變成這樣，有可能違反通過(guò)優(yōu)先在肖特基電極上流過(guò)由過(guò)電壓引起的漏電流，能夠防止SiC—MISFET的絕緣破壞的這種本實(shí)施方式的課題解決原理。與之相對(duì)地，在以Ni為陽(yáng)極、以寬禁帶半導(dǎo)體(SiC層3作為一 個(gè)例子)為陰極構(gòu)成肖特基二極管的情況下，從通過(guò)通常使用的通電 動(dòng)作，難以形成硅化物層且二極管的高電流耐性和高電壓耐性的觀點(diǎn) 出發(fā)是適宜的。艮P，在本實(shí)施方式中，肖特基二極管103的陰極的結(jié)構(gòu)上的差異 (硅和SiC中的任一個(gè)的差異)，并不僅僅是本行業(yè)的從業(yè)者的設(shè)計(jì)事 項(xiàng)類問(wèn)題，而是與解決上述課題的原理直接相關(guān)的事項(xiàng)。再者，在半導(dǎo)體裝置100上施加有高電壓的半導(dǎo)體裝置100的周 邊部配置有二極管的情況下，與采用Ni為陽(yáng)極、硅為陰極的肖特基二 極管相比，釆用Ni為陽(yáng)極、SiC為陰極的肖特基二極管耐壓特性更優(yōu) 異，更有利。其中PN結(jié)二極管的高電流耐性和高電壓耐性均優(yōu)異，但關(guān)于采用 Ni為陽(yáng)極、SiC為陰極的PN結(jié)二極管，由正向電壓Vf上升的量引起 的半導(dǎo)體裝置的損失增加。接著參照?qǐng)D2說(shuō)明本實(shí)施方式的半導(dǎo)體裝置100的制造方法。但是此處省略各制造工序過(guò)程中的圖示。因此，在說(shuō)明本制造方 法時(shí)，為了說(shuō)明的方便，制造工序過(guò)程中的各結(jié)構(gòu)部分的參照符號(hào)使 用圖2所示的成品的符號(hào)代替。首先，準(zhǔn)備具有以使氮濃度為3X1018cm—3的方式摻雜有氮的n+ 型4H—SiC (0001) Si面的[11一20]方向8度切余(offcut)面的半導(dǎo) 體基板2。接著，在清洗該半導(dǎo)體基板2之后，在上述切余面上，通過(guò)CVD 法將作為調(diào)整為1.3X1016cm—3濃度的掾雜氮的n—型的外延生長(zhǎng)層的 SiC層3，調(diào)整成膜為厚度l(^m。然后，配置在SiC層3的表面的適當(dāng)位置開口的掩模(未圖示)， 向著SiC層3的表面，適當(dāng)?shù)剡x擇30 700keV范圍內(nèi)的多級(jí)離子能量， 通過(guò)開口以2X10"cm—"農(nóng)度的劑量(dose)注入鋁離子。通過(guò)該離子 注入，在SiC層3的表層，島狀地形成深度0.8pm左右的p型阱4。之后，使用在p型阱4的表面的適當(dāng)位置開口的其他掩模(未圖示)，相對(duì)p型阱4以30 180keV的能量，以1.4X 1015cm—2濃度的劑 量注入氮離子，形成n+型的源極區(qū)域5。接著，將該半導(dǎo)體基板2暴露在Ar氣氛中，保持在170(TC的溫度， 實(shí)施約一個(gè)小時(shí)的熱處理，使上述離子注入?yún)^(qū)域活化。接著，將該半導(dǎo)體基板2在氧化處理爐內(nèi)保持在IIO(TC的溫度， 實(shí)施3個(gè)小時(shí)的濕氧化。通過(guò)該氧化處理，在SiC層3的整個(gè)表面區(qū) 域上形成厚度40nm的氧化硅膜(最終該膜作為柵極絕緣膜7起作用)。使用光刻技術(shù)和蝕刻技術(shù)，在該氧化硅膜上成形并形成接觸孔Hl 、H2。然后，在接觸孔Hl的內(nèi)側(cè)的SiC層3的表面設(shè)置由Ni構(gòu)成的源 電極6，在半導(dǎo)體基板2的背面設(shè)置由Ni構(gòu)成的漏電極10。而且，在 堆積該Ni層之后，實(shí)施適宜的熱處理，由此，在上述電極6、 10與半 導(dǎo)體(SiC層3)之間通過(guò)源極區(qū)域5和p型阱4以及半導(dǎo)體基板2歐 姆連接。此外，在氧化硅膜的表面，選擇性地成形形成由Al構(gòu)成的柵電極 8和柵極配線12。而且，在露出接觸孔H2的底部的SiC層3的表面上選擇性地成形 形成由Ni構(gòu)成的肖特基電極9。這樣得到半導(dǎo)體裝置100 (600V耐壓，3mmX3mm的四邊形)中 電流值額定20A)。這里，說(shuō)明將本實(shí)施方式的半導(dǎo)體裝置ioo應(yīng)用于作為電氣設(shè)備 的電力電子控制裝置的變換器電源電路中的例子。圖3是表示將本實(shí)施方式的半導(dǎo)體裝置應(yīng)用于空調(diào)用壓縮機(jī)的三 相電機(jī)的驅(qū)動(dòng)中的變換器電機(jī)驅(qū)動(dòng)系統(tǒng)的一個(gè)結(jié)構(gòu)例的圖。根據(jù)圖3，變換器電機(jī)驅(qū)動(dòng)系統(tǒng)105包括三相變換器電源電路 106和三相(交流)電機(jī)107 (交流驅(qū)動(dòng)裝置)。二 4-口 7frC +在BE cb 、、/店cb 口々 1 a^C 冃、l々r^Tl卄F主3左士承 k 3士 C;廣一 二 TH又IX "ii *"ti lctT 丄wu 六Tj T^T 乂人H兀it\ a ;i又丄XJ2 jhMISFET102和上述肖特基二極管103的電路集成為單芯片而構(gòu)成的6 個(gè)上層和下層的ARM模塊IOOH、 L (半導(dǎo)體裝置)。更為詳細(xì)而言，該三相變換器電源電路106是并聯(lián)連接三個(gè)ARM 模塊對(duì)108 (以下稱為"相開關(guān)電路108")而構(gòu)成的，而ARM模塊對(duì)108是將上層ARM模塊100H的源極端子S (參照?qǐng)D2)和下層ARM 模塊100L的漏極端子D (參照?qǐng)D2)上下兩層地串聯(lián)接連而成。此外，在各個(gè)相開關(guān)電路108中，上層ARM模塊100H的漏極端 子D與高電壓供電端子21連接，下層ARM模塊100L的源極端子S 與接地端子22連接。此外，接線上層ARM模塊100H的源極端子S和下層ARM模塊 100L的漏極端子D的各個(gè)接線部分(中點(diǎn))110，分別與三相電極107 的三個(gè)輸入端子20連接。而且，各上層和下層ARM模塊IOOH、 IOOL的柵極端子G (參照 圖2)與包括適宜的變換器用微機(jī)的控制電路(未圖示)連接。在上述變換器電機(jī)驅(qū)動(dòng)系統(tǒng)105中，通過(guò)調(diào)整設(shè)置在各個(gè)相開關(guān) 電路108中的上層ARM模塊100H和下層ARM模塊100L的導(dǎo)通和 斷開的時(shí)間，能夠?qū)ο喈?dāng)于相開關(guān)電路108的各個(gè)中點(diǎn)的接線部分110 的電壓進(jìn)行調(diào)制。簡(jiǎn)言之，如果下層ARM模塊IOOL為導(dǎo)通，且上層ARM模塊100H 為斷開，則接線部分110的電壓為接地電位，如果下層ARM模塊100L 為斷開，且上層ARM模塊IOOH為導(dǎo)通，則接線部分IIO的電壓為規(guī) 定的高電壓。這樣，對(duì)應(yīng)于上層和下層ARM模塊IOOH、 IOOL的導(dǎo)通或斷開的 開關(guān)頻率，通過(guò)接線部分110能夠改變由三相變換器電源電路106供 電的三相電機(jī)107的電源頻率，能夠自由、連續(xù)且效率良好地改變?nèi)?相電機(jī)107的電機(jī)旋轉(zhuǎn)速度。根據(jù)這樣的變換器電機(jī)驅(qū)動(dòng)系統(tǒng)105，因?yàn)槭褂肧iC—MISFET102 (幵關(guān)元件)和肖特基二極管103 (內(nèi)置二極管)，所以相比現(xiàn)有的雙 極性器件(IGBT)，能夠?qū)崿F(xiàn)高速化。因而在短時(shí)間內(nèi)執(zhí)行從上層和下層ARM模塊IOOH、 IOOL的導(dǎo)通 向斷開的切換，由此，能夠消除三相變換器電源電路106的頻率上限 值的制約，改善三相變換器電源電路106的幵關(guān)損失。作為具體的數(shù)據(jù)的一個(gè)例子，可確認(rèn)這些上層和下層ARM模塊 IOOH、 100L (600V耐壓，3mmX3mm的四邊形中電流值額定20A) 的100kHz以上的高頻開關(guān)動(dòng)作，在這種情況下的開關(guān)損失在5%以下。此外，SiC — MISFET102的形成區(qū)域的離子電阻與現(xiàn)有的開關(guān)元件 (Si—MISFET或IGBT)相比足夠小，由此，抑制變換器電機(jī)驅(qū)動(dòng)系 統(tǒng)105中的SiC—MISFET102的導(dǎo)通動(dòng)作時(shí)的發(fā)熱，也保持低的導(dǎo)通 損失。再者，在內(nèi)置于上層和下層ARM模塊IOOH、 IOOL中的肖特基二 極管103中，由于肖特基電極9能夠大范圍地占有二極管單元101S的 大致整個(gè)區(qū)域，所以以開關(guān)元件斷開時(shí)的基于三相電機(jī)107的電感負(fù) 荷的反電動(dòng)勢(shì)為觸發(fā)，能夠適當(dāng)?shù)貞?yīng)對(duì)由集中于肖特基電極9的電流 引起的元件的破壞。接著，將全部的二極管單元101S的平面視圖的面積(A; 二極管 單元101S的總個(gè)數(shù))相對(duì)全部的子區(qū)域IOIT、 101S的平面視圖的面 積(A+B)所占的面積比例(A/ (A + B))作為參數(shù)，說(shuō)明已驗(yàn)證變換 器電機(jī)驅(qū)動(dòng)系統(tǒng)105的損失的上層和下層ARM模塊IOOH、 100L的動(dòng) 作例。[面積比例(A/ (A + B)) =0.01 (1%)的情況]上ii和下層ARM模塊IOOH、 100L (600V耐壓，3mmX3mrn的 四邊形中電流值額定20A)的肖特基二極管103的形成區(qū)域的每單位 而積的導(dǎo)通電阻為1 mQcr^左右。此外，位于SiC — MISFET102的p型阱4的正下方的SiC層3如 閣2的虛線箭頭201所示，未作為通電區(qū)域充分發(fā)揮作用，另一方面， 位于肖特基二極管103的肖特基電極9的正下方的SiC層3在其整個(gè) 區(qū)域上作為通電區(qū)域起作用。因此，SiC —MISFET102的形成區(qū)域的平 均化后的單位面積換算的導(dǎo)通電阻表示為比肖特基二極管103的導(dǎo)通 電阻約大一位數(shù)的值(10mQcm2)。而且，肖特基電極9和SiC層3之間的接觸電阻與肖特基二極管 103的形成區(qū)域的導(dǎo)通電阻相比，約小二位數(shù)左右，能夠忽視該值。當(dāng)由以上所述的SiC—MISFET102和肖特基二極管103的形成區(qū) 域的導(dǎo)通電阻估算流過(guò)SiC—MISFET102和肖特基二極管103中的電 流時(shí)，在設(shè)定面積比例(A/ (A+B)) =0.01 (二極管單元IOIS的表面 積子區(qū)域IOIT、 101S的表面積"l : 100)的情況下，如果肖特基二 極管103的正向電壓Vf包括由肖特基勢(shì)壘引起的正方向的上升電壓(約1V)，約為3V左右(電阻分電流引起的正向電壓Vf上升為2V)， 則以元件整體的電流密度換算，能夠在肖特基二極管103中流過(guò)約 20A/cm2的電流。上述電壓值(3V)與在內(nèi)置于SiC—MISFET102中的PN結(jié)的寄 生二極管中以正方向流過(guò)電流時(shí)的最低的正向電壓(即由PN結(jié)的接合 障壁的下降電壓所引起的)相當(dāng)。因此，如果在肖特基二極管103中 以正方向流過(guò)電流時(shí)將其正向電壓Vf保持在3V以下，則優(yōu)先在肖特 基二極管103中流過(guò)電流。此時(shí)，因?yàn)樯蠈雍拖聦覣RM模塊IOOH、 IOOL的導(dǎo)通損失對(duì)應(yīng)于 電流乘以電壓的值(電流X電壓)，所以與現(xiàn)有的PN結(jié)二極管的正向 電壓Vf相比，能夠保持肖特基二極管103的正向電壓Vr較低，從而可 期待采用肖特基二極管103的上層和下層ARM模塊IOOH、 100L的損 失相較采用PN結(jié)二極管的現(xiàn)有的ARM模塊有所改善。更為具體而言，在將上層和下層ARM模塊IOOH、 IOOL的全部二 極管單元101S的表而積(A)相對(duì)上層和下層ARM模塊IOOH、 100L 的全部的子區(qū)域IOIT、 101S的表面積(A+B)所占的面積比例(A/ (A+B))設(shè)定為0.01 (1%)的情況下，因?yàn)閿嚅_速度變快所以開關(guān) 損失減少，可確認(rèn)與采用PN結(jié)二極管的現(xiàn)有的ARM模塊相比，損失 減少約2%，即使肖特基二極管103僅占微小(1%)的比例，也能夠 發(fā)揮變換器電機(jī)驅(qū)動(dòng)系統(tǒng)105的損失改善效果。此時(shí)，SiC—MISFET102的形成區(qū)域的平均化后的單位面積換算的 導(dǎo)通電阻為10 mQcm2。因此，將正向電壓Vf上升作為2V，則估算 SiC—MISFET102導(dǎo)通時(shí)的電流密度(以下簡(jiǎn)稱為"導(dǎo)通電流密度") 為200A/cm2。而且，該SiC—MISFET102導(dǎo)通時(shí)的電流(以下簡(jiǎn)稱為 "導(dǎo)通電流")以相對(duì)流過(guò)上述肖特基二極管103的電流的相反方向流 動(dòng)。艮口，在電流密度為SiC — MISFET102的導(dǎo)通電流密度的約1/10的 電流以與導(dǎo)通電流相反的方向流過(guò)肖特基二極管103的情況下，如果 將面積比例(A/ (A+B))設(shè)定為O.Ol (1%)是合適的。但是，在上層和下層ARM模塊IOOH、 IOOL的連續(xù)動(dòng)作實(shí)驗(yàn)中， 存在由于上層和下層ARM模塊IOOH、 100L的發(fā)熱引起的上層和下層ARM模塊100H、 100L的動(dòng)作不穩(wěn)定的情況。這可推定為因由流過(guò)肖 特基二極管103的電流值超過(guò)上述容許電流值(20A/cm2)而引起。因此，考慮到這種上層和下層ARM模塊100H、 100L的肖特基二 極管103的形成區(qū)域的電流容量界限，優(yōu)選上述比例設(shè)定為超過(guò)0.01 的值。[面積比例(A/ (A+B))為O.l (10%)的情況] 在將上層和下層ARM模塊IOOH、 100L的全部的二極管101S的 表面積(A)相對(duì)上層和下層ARM模塊100H、 100L的全部的子區(qū)域 IOIT、 101S的表面積(A+B)所占的面積比例(A/ (A+B))設(shè)定為 0.1 (10%)的情況下，以元件整體的電流密度換算，流過(guò)肖特基二極 管103的電流的容許值約為200A/cm2，這樣可消除肖特基二極管103 的電流容許量不足引起的問(wèn)題。在這種情況下，與采用PN結(jié)二極管的 現(xiàn)有的ARM模塊比較，可確認(rèn)損失減少約5%，發(fā)揮充分改善變換器 電機(jī)驅(qū)動(dòng)系統(tǒng)105的損失的效果。此時(shí)，SiC — MISFET102的形成區(qū)域的平均化后的單位面積換算的 導(dǎo)通電阻是10mQcm2。因此，將正向電壓Vr上升作為2V，則估算SiC 一MISFET102的導(dǎo)通電流密度為200A/cm2。而且，該SiC—MISFET102 導(dǎo)通電流以相對(duì)流過(guò)上述肖特基二極管103的電流的相反方向流動(dòng)。艮P，在與SiC—MISFET102的導(dǎo)通電流密度相同的電流密度的電 流以與導(dǎo)通電流相反的方向流過(guò)肖特基二極管103的情況下，如果將 面積比例(A/ (A+B))設(shè)定為O. 1 (10%)是合適的。 [面積比例(A/ (A+B))為0.5 (50%)的情況] 如上所述，SiC—MISFET102的形成區(qū)域的平均化后的單位面積換 算的導(dǎo)通電阻是10mrkn^左右，但將來(lái)通過(guò)SiC—MISFET的溝道電 阻的降低等對(duì)策，能夠使SiC—MISFET102的形成區(qū)域的導(dǎo)通電阻減 少，作為其結(jié)果，該導(dǎo)通電阻接近于肖特基二極管103的形成區(qū)域的3;甬Fh RA n v^r^n^2、 "^TAGi^rii 、丄m。(Ln丄i 乂o而且，雖然SiC—MISFET102的形成區(qū)域的導(dǎo)通電阻不會(huì)比肖特 基二極管103的形成區(qū)域的導(dǎo)通電阻小，但存在兩者的導(dǎo)通電阻成為 相同程度的值的情況。在這種情況下，若使分別流過(guò)SiC—MISFET102 和肖特基二極管103的導(dǎo)通電流的導(dǎo)通電流密度相同(但是，電流的方向相互反向)，則將面積比例(A/ (A+B))設(shè)定為0.5 (50%)是合 適的。此處，在將上層和下層ARM模塊IOOH、 IOOL的全部二極管單元 101S的表面積(A)相對(duì)上層和下層ARM模塊IOOH、 100L的全部的 子區(qū)域101T、 IOIS的表面積(A+B)所占的面積比例(A/ (A+B)) 設(shè)定為0.5 (50%)的情況下，與采用PN結(jié)二極管的現(xiàn)有的ARM模 塊相比，可確認(rèn)損失減少約1%，即使肖特基二極管103占有大的比例 (50%)，也能夠發(fā)揮變換器電機(jī)驅(qū)動(dòng)系統(tǒng)105的損失改善效果。但是，若設(shè)定該面積比例(A/ (A+B))超過(guò)0.5，司'發(fā)現(xiàn)SiC — MISFET的形成區(qū)域的面積占有率的減少引起導(dǎo)通電阻的增加，反而會(huì) 擔(dān)心上層和下層ARM模塊IOOH、 100L的損失增加。再者，因?yàn)橐栽w的電流密度換算，如果流過(guò)肖特基電極9 的電流為200 600A/cn^則能夠期待穩(wěn)定的動(dòng)作，所以該面積比例(A/ (A + B))的優(yōu)選范圍為0.1 0.3。如以上所述，若使分別流過(guò)SiC — MISFET102和肖特基二極管103 的導(dǎo)通電流的3通電流密度相同時(shí)(但是，電流的方向相互反向)，在 肖特基二極管103的形成區(qū)域的導(dǎo)通電阻為SiC—MISFET102的形成 區(qū)域的導(dǎo)通電阻的1/10的情況下，設(shè)定面積比例(A/ (A+B)) =0.1 即可，在肖特基二極管103的形成區(qū)域的導(dǎo)通電阻為SiC—MISFET102 的形成區(qū)域的導(dǎo)通電阻的1/3的情況下，設(shè)定面積比例(A/ (A+B)) 二0.3即可。而且，在上述實(shí)施方式的說(shuō)明中，以N溝道型MISFET為例對(duì)SiC 一MISFET進(jìn)行了說(shuō)明，但以源電極和漏電極相反的P溝道型MISFET 也能夠構(gòu)建本實(shí)施方式的半導(dǎo)體裝置100 (ARM模塊)。此外，在上述實(shí)施方式的說(shuō)明中，以由鋁構(gòu)成柵電極為例進(jìn)行了 說(shuō)明，但取而代之，以多晶硅構(gòu)成柵電極也可以。在以多晶硅柵電極 構(gòu)成的情況下，也能夠獲得與上述相同的作用效果。此外，在本實(shí)施方式中，以使用鎳(Ni)作為肖特基電極9、源電 極6和漏電極10的材料為例進(jìn)行了說(shuō)明，但這些電極6、 9、 10的材 料不限于此，也可以使用鈦(Ti)、鋁(Al)和鉬(Mo)等金屬。對(duì)本行業(yè)的從業(yè)者而言，從上述說(shuō)明中能夠明白本發(fā)明的很多改良和其他實(shí)施方式。因此，上述說(shuō)明僅為了作為例示進(jìn)行解釋，以向 本行業(yè)的從業(yè)者教導(dǎo)實(shí)施本發(fā)明的最佳方式為目的而提供。只要不脫 離本發(fā)明的精神，實(shí)質(zhì)上能夠?qū)ζ浣Y(jié)構(gòu)和/或功能的細(xì)節(jié)進(jìn)行變更。 產(chǎn)業(yè)上的可利用性本發(fā)明的半導(dǎo)體裝置實(shí)現(xiàn)高速開關(guān)動(dòng)作和能量損失減少的并存， 并且基于由電氣設(shè)備的電感負(fù)荷等引起的反電動(dòng)勢(shì)的電流集中耐性優(yōu) 異，例如能夠應(yīng)用在電氣設(shè)備的高速變換器電源電路的用途中。
權(quán)利要求
1. 一種半導(dǎo)體裝置，其特征在于，包括由第一導(dǎo)電型的寬禁帶半導(dǎo)體構(gòu)成的半導(dǎo)體層；晶體管單元，其形成有使電荷載流子在所述半導(dǎo)體層的厚度方向移動(dòng)的立式電場(chǎng)效應(yīng)晶體管；和二極管單元，其形成有肖特基電極與所述半導(dǎo)體層肖特基接合的肖特基二極管，其中，在所述半導(dǎo)體層上，在平面視圖中，基于假想的分界線劃分為多個(gè)四邊形的子區(qū)域，并且具有作為所述晶體管單元的所述子區(qū)域、和作為所述二極管單元的所述子區(qū)域。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述多個(gè)子區(qū)域在相互正交的兩個(gè)方向上矩陣狀排列。
3. 如權(quán)利耍求1所述的半導(dǎo)體裝置，其特征在于 所述電場(chǎng)效應(yīng)晶體管具有設(shè)置在所述半導(dǎo)體層的表面的第二導(dǎo)電型的阱；設(shè)置在所述阱的內(nèi)側(cè)的第 一 導(dǎo)電型的區(qū)域；作為除去所述阱和所述區(qū)域的所述半導(dǎo)體層的漂移區(qū)域；以與所述區(qū)域和所述阱連接的方式設(shè)置的第一源/漏電極；隔著絕緣層在所述阱上配設(shè)的柵電極；和歐姆連接在所述漂移區(qū)域的背面的第二源/漏電極。
4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述—極管單元被所述晶體管單元包圍配置。
5. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 全部的所述晶體管單元的平面視圖的面積相對(duì)全部的所述子區(qū)域的平面視圖的面積的比例超過(guò)0.5，且為0.99以下。
6. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 全部的所述二極管單元的平面視圖的面積相對(duì)全部的所述子區(qū)域的平面視圖的面積的比例超過(guò)0.01，且為0.5以下。
7. 如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于 使所述晶體管單元所包含的所述阱的平面視圖的表而積比所述二極管單元所包含的所述肖特基電極的平面視圖的表面積小。
8. —種電氣設(shè)備，其特征在于，包括交流驅(qū)動(dòng)裝置、和構(gòu)成所述交流驅(qū)動(dòng)裝置的變換器電源電路的如 權(quán)利要求1 7中任一項(xiàng)所述的半導(dǎo)休裝置，其中，所述半導(dǎo)體裝置作為ARM模塊而組裝加入。
9. 如權(quán)利要求8所述的電氣設(shè)備，其特征在于，其構(gòu)成為基于由所述交流驅(qū)動(dòng)裝置內(nèi)的電感負(fù)荷產(chǎn)生的反電動(dòng)勢(shì)而施加在 所述I ll場(chǎng)效應(yīng)晶體管的—內(nèi)置寄牛二極管和所述肖特基二極管上的電 壓，比所述肖特基二極管的正方向的上升電壓大，并且比所述內(nèi)置寄 生二極管的正方向的上升電壓小。
10. 如權(quán)利要求8所述的電氣設(shè)備，其特征在于所述交流驅(qū)動(dòng)裝置是由所述變換器電源電路驅(qū)動(dòng)的交流電機(jī)。
全文摘要
本發(fā)明提供一種實(shí)現(xiàn)高速開關(guān)動(dòng)作和能量損失減少的并存，并且基于由電氣設(shè)備的電感負(fù)荷等產(chǎn)生的反電動(dòng)勢(shì)的電流集中耐性優(yōu)異的半導(dǎo)體裝置和電氣設(shè)備。本發(fā)明的半導(dǎo)體裝置(100)包括由第一導(dǎo)電型的寬禁帶半導(dǎo)體構(gòu)成的半導(dǎo)體層(3)；晶體管單元(101T)，其形成有使電荷載流子在半導(dǎo)體層(3)的厚度方向移動(dòng)的立式電場(chǎng)效應(yīng)晶體管(102)；和二極管單元(101S)，其形成有肖特基電極(9)與半導(dǎo)體層(3)肖特基接合的肖特基二極管(103)，其中，在半導(dǎo)體層(3)上，在平面視圖中，基于假想的分界線(30)劃分為多個(gè)四邊形的子區(qū)域(101T、101S)，并且具有作為晶體管單元的子區(qū)域(101T)、和作為二極管單元的子區(qū)域(101S)。
文檔編號(hào)H01L27/04GK101218676SQ200680024996
公開日2008年7月9日 申請(qǐng)日期2006年7月7日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者北畠真 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社