專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。其中晶體管具有通過局部硅氧化(LOCOS)法或淺溝槽隔離(STI)法限定位于器件區(qū)中的柵極、源極和漏極。
背景技術(shù)：
一般地，晶體管具有如圖1所示的結(jié)構(gòu)。晶體管包括在襯底200上形成的柵電極220，其中在該襯底200中形成STI層210。在柵電極220兩側(cè)的襯底中形成源電極230和漏電極240。
以下將描述制造圖1中的晶體管的制造方法。首先在半導(dǎo)體襯底上形成柵極絕緣層，其中在該半導(dǎo)體襯底中形成STI層。將多晶硅沉積在該柵極絕緣層上。所述STI層用于電隔離地分開在半導(dǎo)體襯底中形成的多個(gè)晶體管或其它器件，從而防止所述多個(gè)器件之間的故障。
在該柵極絕緣層和該多晶硅層上進(jìn)行光蝕刻處理以形成柵電極。之后，在所述STI層之間形成柵電極。然后，利用柵電極作為掩模，離子注入裝置將高濃度雜質(zhì)離子注入到半導(dǎo)體襯底的露出的有源區(qū)中，從而在該柵電極的兩側(cè)處形成源極結(jié)區(qū)(junction region)和漏極結(jié)區(qū)。
集成度較高的半導(dǎo)體器件可增加集成到一個(gè)襯底上的晶體管數(shù)目。隨著半導(dǎo)體器件小型化，柵電極的臨界尺寸(critical dimension，簡(jiǎn)寫為CD)可變得較小。較小的柵電極臨界尺寸會(huì)導(dǎo)致位于柵電極下方的溝道長(zhǎng)度變短?？赏ㄟ^利用柵電極作為掩模形成源電極和漏電極并對(duì)源電極和漏電極退火從而注入的離子會(huì)橫向擴(kuò)散。離子的橫向擴(kuò)散會(huì)縮短溝道長(zhǎng)度。如果溝道長(zhǎng)度縮短，則晶體管的閾值電壓Vth會(huì)降低且漏電流會(huì)增加。

發(fā)明內(nèi)容
本發(fā)明涉及一種溝道長(zhǎng)度較長(zhǎng)的晶體管。在本發(fā)明中，溝道長(zhǎng)度較長(zhǎng)的晶體管具有較高的性能。本發(fā)明還涉及一種制造溝道長(zhǎng)度較長(zhǎng)的晶體管的方法。
根據(jù)本發(fā)明，提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括半導(dǎo)體襯底，在該半導(dǎo)體襯底中形成有多個(gè)隔離阱且該半導(dǎo)體襯底的在處于隔離阱之間的區(qū)域中具有溝槽。在所述溝槽內(nèi)形成柵極絕緣層，且在該柵極絕緣層上形成柵電極，所述柵電極填充所述溝槽。在處于所述柵電極和所述隔離阱之間的襯底上形成源電極和漏電極。
根據(jù)本發(fā)明，一種半導(dǎo)體器件的制造方法包括在襯底中形成溝槽，其中在該襯底中形成多個(gè)隔離阱；在所述溝槽內(nèi)形成柵極絕緣層；在該柵極絕緣層上形成填充所述溝槽的柵電極；以及在所述柵電極和所述隔離阱之間的襯底上形成源電極和漏電極。


圖1示出了半導(dǎo)體器件的截面圖。
圖2示出了根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體器件的截面圖。
圖3至圖13是說明根據(jù)本發(fā)明的上述實(shí)施例的半導(dǎo)體器件的制造方法的截面圖。
圖14示出了根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體器件的截面圖。
圖15至圖22是說明根據(jù)本發(fā)明該另一實(shí)施例的半導(dǎo)體器件制造方法的截面圖。
具體實(shí)施例方式
為了使多個(gè)層和多個(gè)區(qū)域清楚，放大了圖中所述層的尺寸。在整個(gè)說明書中，相同的附圖標(biāo)記表示相同的部件。當(dāng)說到將任一部分如層、膜、區(qū)域或板等設(shè)置在另一部分上時(shí)，這意味著該部分直接在另一部分上或者是至少具有一個(gè)中間部分地位于在另一部分上方。另一方面，如果說到將任一部分直接設(shè)置在另一部分上，則意味著在兩個(gè)部分之間沒有中間部分。
如圖2所示，在襯底100中形成多個(gè)隔離阱110。所述隔離阱110用于使得在襯底100中形成的多個(gè)單獨(dú)晶體管彼此電隔離。
在所述隔離阱110之間的襯底100中形成溝槽122。在溝槽122上形成柵極氧化物層120。在柵極氧化物層120上形成柵電極131。柵電極131填充襯底100中的溝槽122。柵電極131的表面與襯底100的未形成柵電極131的區(qū)域的表面共面。
在所述隔離阱110和柵電極131之間的區(qū)域上形成源電極145和漏電極146。根據(jù)該實(shí)施例，該源電極145和該漏電極146不是形成在襯底100中而是如上所述地形成在襯底100上。
如上所述并參考圖2，半導(dǎo)體器件包括將襯底100中的溝槽122填充的柵電極131和在柵電極131側(cè)旁的襯底100上形成的源電極145和漏電極146。
如上所述，該柵電極131形成在襯底100中。因此，在柵電極131下方的溝道長(zhǎng)度可由其內(nèi)形成柵電極131的溝槽122的深度和寬度來控制。
如上所述，該柵電極131形成在該襯底100中，且該源電極145和該漏電極146形成在該襯底100上。因此，當(dāng)源電極145和漏電極146形成時(shí)，可以在對(duì)注入的離子進(jìn)行退火處理中有效地防止離子擴(kuò)散到形成該柵電極的區(qū)域中。
以下將參考圖3至圖13描述半導(dǎo)體器件的制造方法。參考圖3，在襯底100中形成多個(gè)隔離阱110。為了形成隔離阱110，在襯底100中形成溝槽，然后用絕緣材料將所述溝槽填充。
接著參考圖4，在形成有所述多個(gè)隔離阱110的襯底100上制備掩模121，并留出將形成柵電極的區(qū)域。利用所述掩模121蝕刻襯底100，從而在襯底100中形成其內(nèi)將形成柵電極的溝槽122，如圖5所示。溝槽122可形成為U形或V形。
參考圖6，去除所述掩模121并在襯底100的整個(gè)表面上沉積柵極氧化物層120。如圖7所示，在該柵極氧化物層120上沉積多晶硅層130。可選擇地，采用外延生長(zhǎng)法可在該柵極氧化物層120上沉積單晶硅層而不是多晶硅層130。
之后，通過化學(xué)機(jī)械拋光(CMP)法平坦化其上形成有柵極氧化物層120和多晶硅層130的襯底100。現(xiàn)在，柵電極131僅填充襯底100中的溝槽122，如圖8所示。在此，柵電極131的表面所處的高度與襯底100的圍繞柵電極131的區(qū)域的高度近似相同。
接下來，如圖9所示，在襯底100的整個(gè)表面上沉積多晶硅層140。然后，如圖10所示，在將形成源電極和漏電極的區(qū)域上制備掩模141。利用所述掩模141進(jìn)行蝕刻，從而形成源電極145和漏電極146的所需圖案，如圖11所示。然后去除所述掩模141。
如圖12所示，在源電極145和漏電極146周圍的襯底100上制備具有與所述掩模141的圖案反向(inverse)的圖案的掩模151。然后利用所述掩模151將雜質(zhì)離子僅注入到源電極145和漏電極146中。
之后，如圖13所示，使用所述掩模151對(duì)其中注入了雜質(zhì)離子的源電極145和漏電極146的圖案進(jìn)行退火，從而完成如圖2所示的源電極145和漏電極146。
在該實(shí)施例中，在形成了源電極145和漏電極146的圖案之后，利用掩模通過離子注入和退火完成源電極145和漏電極146。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知曉制造半導(dǎo)體器件的其它方法。
在這些方法的實(shí)施例中，可首先形成將襯底100的溝槽122填充的柵電極131。然后在襯底100上方形成多晶硅層140。將雜質(zhì)離子注入到層疊的多晶硅層140的整個(gè)表面中。在退火之后，可制備掩模141且掩模141用于蝕刻出源電極145和漏電極146的圖案。
如果像如上所述的那樣用柵電極填充襯底中形成的溝槽，則在位于柵電極兩側(cè)且處于源極區(qū)和漏極區(qū)之間的溝道被限定在柵電極的下方。因此，根據(jù)每個(gè)半導(dǎo)體器件的特征尺寸，溝道長(zhǎng)度可由其內(nèi)形成柵電極的溝槽的深度和寬度來控制。
此外，如果在襯底中形成的溝槽內(nèi)形成柵電極、且在柵電極兩側(cè)的襯底上形成源電極和漏電極，則可以有效地防止注入到源電極和漏電極中的雜質(zhì)離子向著柵電極的方向橫向擴(kuò)散。根據(jù)這些實(shí)施例，可防止由于所述雜質(zhì)離子的橫向擴(kuò)散所導(dǎo)致的溝道長(zhǎng)度減小，且不會(huì)改變晶體管的特性。
圖14是根據(jù)另一實(shí)施例的半導(dǎo)體器件的截面圖。如圖14所示，在襯底100中形成多個(gè)隔離阱110。所述隔離阱110用于使形成在襯底100中的多個(gè)單獨(dú)晶體管彼此電隔離。
在所述隔離阱110之間的襯底100中形成溝槽122。在溝槽122上形成柵極氧化物層120。在柵極氧化物層120上形成柵電極131。柵電極131填充襯底100中的溝槽122。柵電極131的表面與襯底100的未形成柵電極131的區(qū)域的表面共面。
在位于所述隔離阱110之間的且在填充溝槽122的柵電極131兩側(cè)的襯底100中形成源電極140a和漏電極140b。如果在襯底100中形成柵電極131且在柵電極131的兩側(cè)形成源極區(qū)140a和漏極區(qū)140b，則在溝槽122下方的區(qū)域限定為溝道區(qū)。因此，在柵電極131下方的溝道長(zhǎng)度可通過控制容置柵電極131的溝槽122的深度和寬度來控制。
而且，在襯底中形成柵電極131的情況下，在形成源極區(qū)140a和漏極區(qū)140b時(shí)，可防止注入的雜質(zhì)離子在對(duì)雜質(zhì)離子進(jìn)行退火期間向柵電極方向橫向擴(kuò)散。
以下將參考圖15至圖22描述根據(jù)該另一實(shí)施例的半導(dǎo)體器件制造方法。圖15至圖22示出的半導(dǎo)體器件的制造方法的部分與圖3至圖13示出的相同。因此，為了簡(jiǎn)明扼要起見，不再重復(fù)描述與圖3至圖13所示的那些工藝重復(fù)的圖15至圖20所示的工藝。
現(xiàn)在參考圖21，利用在襯底100中形成的柵電極131和多個(gè)隔離阱110作為掩模，將雜質(zhì)離子注入到位于柵電極131兩側(cè)的襯底100中。然后如圖22所示，對(duì)其內(nèi)注入雜質(zhì)離子的襯底進(jìn)行退火，從而完成圖14所示的源極區(qū)140a和漏極區(qū)140b。
如上所述，根據(jù)每個(gè)半導(dǎo)體器件的特征尺寸，在柵電極下方區(qū)域中的溝道長(zhǎng)度可通過控制其內(nèi)形成柵電極的溝道的形狀、深度和寬度來制作得足夠長(zhǎng)。
而且，即使在退火處理中，也可防止在形成源電極和漏電極時(shí)注入的雜質(zhì)離子向柵電極方向橫向擴(kuò)散。因此，可以防止由于雜質(zhì)離子橫向擴(kuò)散所導(dǎo)致的溝道長(zhǎng)度減小，而并不會(huì)改變半導(dǎo)體器件中晶體管的特征尺寸。
本領(lǐng)域技術(shù)人員明白，對(duì)于本發(fā)明可作出各種改進(jìn)和變化。由此，本發(fā)明旨在覆蓋落入所附權(quán)利要求范圍之內(nèi)的各種修改和變型。
權(quán)利要求
1.一種半導(dǎo)體器件，包括溝槽，形成在半導(dǎo)體襯底中；柵電極，形成在該溝槽中；柵極絕緣層，形成在該溝槽中，其中該柵電極形成在該柵極絕緣層上方；以及至少兩個(gè)隔離阱，形成在該半導(dǎo)體襯底中，其中該溝槽位于所述至少兩個(gè)隔離阱之間。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中在該柵電極和所述至少兩個(gè)隔離阱之間形成源電極和漏電極。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中在該半導(dǎo)體襯底中形成源電極區(qū)和漏電極區(qū)。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中該源電極區(qū)和該漏電極區(qū)形成在該柵電極和所述至少兩個(gè)隔離阱之間。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中，形成有該柵電極的區(qū)域和未形成有該柵電極的區(qū)域拋光成相同的高度。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中該柵電極包括多晶硅。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中該柵電極包括單晶硅。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中該溝槽為V形。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中該溝槽為U形。
10.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底中形成溝槽；在該溝槽中形成柵電極；在該溝槽中形成柵極絕緣層，其中該柵電極形成在柵極絕緣層上方；以及在該半導(dǎo)體襯底中形成多個(gè)隔離阱。
11.如權(quán)利要求10所述的方法，其中所述方法還包括在該半導(dǎo)體襯底上方形成源電極和漏電極。
12.如權(quán)利要求11所述的方法，其中所述形成源電極和漏電極包括在該柵電極和所述至少兩個(gè)隔離阱之間形成源電極和漏電極。
13.如權(quán)利要求11所述的方法，其中所述形成源電極和漏電極包括在該半導(dǎo)體襯底上方沉積多晶硅層；采用第一掩模蝕刻該多晶硅層，以形成源電極區(qū)和漏電極區(qū)的互連的多晶硅層；通過采用具有與第一掩模的圖案反向的圖案的第二掩模，將雜質(zhì)離子注入到該多晶硅層的源電極區(qū)和漏電極區(qū)中；以及利用該第二掩模對(duì)該源電極區(qū)和該漏電極區(qū)進(jìn)行退火。
14.如權(quán)利要求11所述的方法，其中所述形成源電極和漏電極包括在該半導(dǎo)體襯底上沉積多晶硅層；將雜質(zhì)離子注入到該多晶硅層中；對(duì)注入雜質(zhì)離子的該多晶硅層進(jìn)行退火；以及采用掩模對(duì)退火的多晶硅層進(jìn)行蝕刻，以形成源電極和漏電極。
15.如權(quán)利要求10所述的方法，其中所述方法還包括在該半導(dǎo)體襯底中形成源電極區(qū)和漏電極區(qū)。
16.如權(quán)利要求15所述的方法，其中該柵電極和所述隔離阱通過離子注入和退火形成。
17.如權(quán)利要求10所述的方法，其中所述形成柵電極包括沉積多晶硅層。
18.如權(quán)利要求10所述的方法，其中所述形成柵電極包括通過外延生長(zhǎng)方法形成單晶硅層。
19.如權(quán)利要求10所述的方法，其中該溝槽形成為U形。
20.如權(quán)利要求10所述的方法，其中該溝槽形成為V形。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。其中該半導(dǎo)體器件的半導(dǎo)體襯底包括多個(gè)隔離阱，形成于該襯底中并在所述隔離阱之間的區(qū)域中具有溝槽；柵極絕緣層，形成在該溝槽內(nèi)；柵電極，形成在填充該溝槽的柵極絕緣層上；以及源電極和漏電極，形成在該柵電極和所述隔離阱之間的襯底上。
文檔編號(hào)H01L21/336GK1992348SQ20061017277
公開日2007年7月4日 申請(qǐng)日期2006年12月26日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者樸塋澤 申請(qǐng)人:東部電子股份有限公司