專利名稱：半導(dǎo)體器件及其制造方法以及接觸刻蝕停止層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方 法以及接觸刻蝕停止層。
背景技術(shù)：
隨著集成電路的制造向超大規(guī)模集成電路(ULSI)發(fā)展，其內(nèi)部的電路 密度越來越大，器件尺寸越來越小，操作速度越來越快，改善電路中器件的 驅(qū)動(dòng)電流變得越來越重要。電路的驅(qū)動(dòng)電流與器件的柵極長度、柵極電容以 及載流子的遷移率等多個(gè)參數(shù)密切相關(guān)，縮短?hào)艠O長度、增加?xùn)艠O電容或提 高載流子的遷移率都可以有效地改善器件的驅(qū)動(dòng)電流。其中，在不改變柵極 結(jié)構(gòu)的情況下，常利用應(yīng)力工程向器件的溝道施加一定的應(yīng)力，以提高溝道 內(nèi)的載流子的遷移率，改善器件的驅(qū)動(dòng)電流。進(jìn)入65nm工藝技術(shù)節(jié)點(diǎn)，由于 傳統(tǒng)的提高器件驅(qū)動(dòng)電流的方法受到了諸多限制，通過應(yīng)力工程改善器件的 驅(qū)動(dòng)電流已經(jīng)成為半導(dǎo)體產(chǎn)業(yè)的實(shí)際上的工業(yè)標(biāo)準(zhǔn)。
所謂應(yīng)力工程是指，在器件形成過程中，在器件表面生長能引入應(yīng)力的 材料層，可以達(dá)到改善器件特性的目的?，F(xiàn)已證實(shí)，沿溝道方向的壓應(yīng)力 (compressive strain)可以4是高空穴的遷移率，可用于1€高PMOS器件的性能；而 沿溝道方向的張應(yīng)力(tensile strain)可以提高電子的遷移率，可用于提高NMOS 器件的性能。為了對(duì)溝道內(nèi)的載流子遷移率有明顯的改進(jìn)，該引入應(yīng)力的材 料層應(yīng)該形成于接近溝道的表面，通常可以利用在器件上形成具有應(yīng)力的接 觸刻蝕停止層(CESL, Contact Etch Stop Layer)來實(shí)現(xiàn)。
圖1為現(xiàn)有的具有可1入應(yīng)力的接觸刻蝕停止層的器件結(jié)構(gòu)示意圖，如圖1 所示，在硅襯底101上形成了一器件結(jié)構(gòu)，該器件具有一多晶硅柵極104,該 柵極下方為墊氧化硅層103( Pad Oxide ),在柵極側(cè)壁上形成了柵極側(cè)壁層105， 其可形成對(duì)多晶硅柵極的良好保護(hù)；此外，在各器件的柵極兩側(cè)，以柵極結(jié) 構(gòu)和側(cè)壁層為掩膜，在襯底上以離子注入的方式在柵極之間形成了源/漏極摻 雜區(qū)107和108。在本層器件形成后，為了實(shí)現(xiàn)其與上層器件間的隔離，需要 在其上生長接觸刻蝕停止層110和層間介質(zhì)層(圖中未示出)。此時(shí)，為了增 強(qiáng)該器件的載流子遷移率，提高器件電性能，可以將與器件相連接的接觸刻
蝕停止層110生長為具有一定應(yīng)力的應(yīng)力層，該層所具有的應(yīng)力種類和大小可
通過調(diào)節(jié)其沉積時(shí)的工藝條件而實(shí)現(xiàn)。通常，對(duì)于PMOS器件，會(huì)沉積一層具 有壓應(yīng)力的接觸刻蝕停止層，以提高空穴的遷移率；對(duì)于NMOS器件，則會(huì)沉 積一層具有張應(yīng)力的接觸刻蝕停止層，以提高電子的遷移率，最終達(dá)到改善 器件電性能的目的。其中，在一定范圍內(nèi)，該接觸刻蝕停止層能夠引入的應(yīng) 力大小會(huì)隨著其層厚度的增大而增大。
該層用于引入應(yīng)力的CESL通常是由等離子體增強(qiáng)化學(xué)氣相沉積(PECVD ， Plasma enhanced chemical vapor deposition)方法形成，在其沉積形成過程中會(huì) 產(chǎn)生大量的等離子體，而由于該CESL層很接近器件，其形成過程中產(chǎn)生的等 離子體會(huì)對(duì)器件造成損傷，嚴(yán)重時(shí)，將導(dǎo)致器件可靠性較差，并使得柵極漏 電流明顯增大；二是，當(dāng)該層CESL厚度達(dá)到一定程度后(通常為100nm以后)， 該層所引入的應(yīng)力大小不會(huì)再隨其厚度的增大而有明顯的變化，而是趨于飽 和?？梢姡F(xiàn)有的單層CESL制作方法會(huì)對(duì)器件造成等離子體損傷，且其能夠 引入的應(yīng)力有限，因此，現(xiàn)有的具有應(yīng)力的單層CESL對(duì)器件電性能的改進(jìn)也 是有限的。
申請(qǐng)?zhí)枮?00310121332.7的中國專利申請(qǐng)公開了一種引入應(yīng)力的結(jié)構(gòu)，該 結(jié)構(gòu)是利用柵極的側(cè)壁層(spacer)對(duì)溝道引入應(yīng)力，但該應(yīng)力結(jié)構(gòu)同樣存在 著上述引入應(yīng)力大小有限的問題。其中，因?yàn)闁艠O側(cè)壁層的厚度直接涉及到 器件的尺寸，其厚度不能隨便更改，利用層厚調(diào)整應(yīng)力大小本身已不可行， 另外，其生長該側(cè)壁層的方法采用的是高密度等離子化學(xué)氣相沉積(HDP， High density plasma chemical vapor deposition )方法，同才羊存在等離子體對(duì)器 件造成損傷的問題。
本發(fā)明提供一種半導(dǎo)體器件及其制造方法，該器件中應(yīng)用的接觸刻蝕停 止層，可以減小或避免等離子體對(duì)器件的損傷，并改善現(xiàn)有的接觸刻蝕停止 層在器件溝道內(nèi)引入的應(yīng)力有限的問題。
本發(fā)明提供的一種半導(dǎo)體器件，包括襯底、在所述襯底上形成的至少 一個(gè)柵極和源/漏區(qū)；其中，還包括在所述襯底和所述柵極、源/漏區(qū)上形成 的第一接觸刻蝕停止層；在所述第一接觸刻蝕停止層上形成的隔離層；在所
發(fā)明內(nèi)容述隔離層上形成的第二接觸刻蝕停止層。
其中，所述隔離層為未摻雜的硅層，且所述隔離層的厚度在30到100A之間。
其中，當(dāng)所述源/漏區(qū)為N型時(shí)，所述第一接觸刻蝕停止層和第二接觸刻 蝕停止層為具有張應(yīng)力的氮化硅層或氮氧化硅層；當(dāng)所述源/漏區(qū)為P型時(shí)， 所述第一接觸刻蝕停止層和第二接觸刻蝕停止層具有壓應(yīng)力的氮化硅層或氮 氧化硅層。
其中，所述第一接觸刻蝕停止層和第二接觸刻蝕停止層的厚度分別在10 至50nm之間。
本發(fā)明具有相同或相應(yīng)技術(shù)特征的 一種器件的制造方法，包括步驟 提供一襯底，且在所述襯底上至少包含一個(gè)柵極和源/漏區(qū)； 在所述襯底上形成第一接觸刻蝕停止層； 在所述第一刻蝕停止層上形成一隔離層； 在所述隔離層上形成第二接觸刻蝕停止層。
其中，所述隔離層為未摻雜的硅層，且所述隔離層的厚度在30到IOOA 之間。
其中，當(dāng)所述源/漏區(qū)為N型時(shí)，形成的第一接觸刻蝕停止層和第二接觸 刻蝕停止層具有張應(yīng)力，當(dāng)所述源/漏區(qū)為P型時(shí)，形成的第一接觸刻蝕停止 層和第二接觸刻蝕停止層具有壓應(yīng)力。
其中，所述第 一接觸刻蝕停止層和第二接觸刻蝕停止層為氮化硅層或氮 氧化硅層，且所述第一接觸刻蝕停止層和第二接觸刻蝕停止層是由PECVD或 HDP方法形成，形成的厚度在10至50nm之間。
本發(fā)明具有相同或相應(yīng)技術(shù)特征的一種接觸刻蝕停止層，包括第一接觸 刻蝕停止層，在所述第一接觸刻蝕停止層上形成的隔離層，和在所述隔離層 上形成的第二接觸刻蝕停止層。
其中，所述隔離層為未摻雜的硅層，且所述隔離層的厚度在30到IOOA之間。
其中，當(dāng)應(yīng)用于NMOS器件時(shí)，所述第一接觸刻蝕停止層和第二接觸刻 蝕停止層為具有張應(yīng)力的氮化硅層或氮氧化硅層，當(dāng)應(yīng)用于PMOS器件時(shí)， 所述第一接觸刻蝕停止層和第二接觸刻蝕停止層具有壓應(yīng)力的氮化硅層或氮氧化硅層，且所述第一接觸刻蝕停止層和第二接觸刻蝕停止層的厚度分別在
10至50nm之間。
與現(xiàn)有4支術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本發(fā)明的半導(dǎo)體器件，在所應(yīng)用的接觸刻蝕停止層中間增加了 一層隔離 層，在進(jìn)行接觸停止層刻蝕之前，該隔離層具有一定的導(dǎo)電性，并能吸收等 離子體產(chǎn)生的高能光子可以有效降低生產(chǎn)過程中等離子體對(duì)器件的傷害。避 免了因等離子體對(duì)器件的損傷而導(dǎo)致的器件性能下降的問題。
本發(fā)明的半導(dǎo)體器件，在應(yīng)用的接觸刻蝕停止層中間加入了 一隔離層， 將該接觸刻蝕停止層分為了第一接觸刻蝕停止層和第二接觸刻蝕停止層，增 多了引入應(yīng)力的結(jié)構(gòu)的層數(shù)，避免了層厚度到達(dá)一定程度后出現(xiàn)的引入應(yīng)力 趨于飽和的問題，可以進(jìn)一步增大所能引入的應(yīng)力，更有效地提高載流子的 遷移率，改善器件的電性能。
本發(fā)明的器件制造方法，具有簡(jiǎn)單可行，操作方便的優(yōu)點(diǎn)，僅對(duì)形成接 觸刻蝕停止層時(shí)的沉積程序進(jìn)行了調(diào)整，無需增加額外的工藝步驟，對(duì)生產(chǎn) 周期影響不大。
本發(fā)明的接觸刻蝕停止層，中間加入的隔離層不僅可以減小該接觸刻蝕 停止層在形成過程中造成的對(duì)器件的等離子體損傷，而且因其層數(shù)的增多還 可以更有效地向器件引入應(yīng)力，提高其對(duì)器件性能的改善度。


圖l為現(xiàn)有的具有引入應(yīng)力的接觸刻蝕停止層的器件結(jié)構(gòu)示意圖3為加入隔離層前后器件柵極漏電流的統(tǒng)計(jì)結(jié)果示意圖4為說明接觸刻蝕停止層的層數(shù)、總厚度與引入應(yīng)力大小的對(duì)應(yīng)關(guān)系 的示意圖5為本發(fā)明的半導(dǎo)體器件制作方法的流程圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖 對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。
本發(fā)明的處理方法可被廣泛地應(yīng)用到許多應(yīng)用中，并且可利用許多適當(dāng) 的材料制作，下面是通過較佳的實(shí)施例來加以說明，當(dāng)然本發(fā)明并不局限于
該具體實(shí)施例，本領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的一般的替換無疑地涵蓋在 本發(fā)明的保護(hù)范圍內(nèi)。
其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為 了便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，不應(yīng)以此 作為對(duì)本發(fā)明的限定，此外，在實(shí)際的制作中，應(yīng)包含長度、寬度及深度的 三維空間尺寸。
現(xiàn)有的半導(dǎo)體器件中，在形成器件后，需要生長可引入應(yīng)力的接觸刻蝕
停止層(CESL)和層間介質(zhì)層，這兩層通常是利用等離子體方式(PECVD 或HDP)沉積形成，其生長過程中產(chǎn)生的大量等離子體易對(duì)器件造成等離子 損傷，導(dǎo)致器件性能下降，如漏電流增大。另外，雖然應(yīng)力會(huì)隨CESL層厚 度的增大而增大，但當(dāng)其厚度達(dá)到一定程度后，其所引入的應(yīng)力也會(huì)趨于飽
離子體而損傷器件，且其能引入器件的應(yīng)力是有限的。
本發(fā)明提出的半導(dǎo)體器件，采用了具有多層結(jié)構(gòu)的接觸刻蝕停止層，緩 解了上述問題。圖2為本發(fā)明的具有引入應(yīng)力的接觸刻蝕停止層的器件結(jié)構(gòu) 示意圖，如圖2所示，本發(fā)明的半導(dǎo)體器件，包括襯底101，在該襯底上形成 了至少一個(gè)柵極104和源/漏區(qū)(107和108 ),以及在村底和柵極、源/漏區(qū)上 形成的一具有應(yīng)力的第一接觸刻蝕停止層(110)，接著，本發(fā)明還在該第一 接觸刻蝕停止層上形成了 一隔離層201,該隔離層具有的導(dǎo)電性和高能光子吸 收性不僅可以避免在整個(gè)接觸刻蝕停止層生長過程中產(chǎn)生的等離子體對(duì)器件 的損傷，還可以有效防止在層間介質(zhì)層的生長過程中引入的等離子體對(duì)器件 的損傷。在接觸刻蝕停止層形成后，還需要進(jìn)行層間介質(zhì)層的生長，為了得 到較好的生長效果，該層間介質(zhì)層通常是采用HDP的方法沉積形成，其生長 過程中也會(huì)產(chǎn)生大量的等離子體，如果沒有隔離層，這些等離子體也將對(duì)器 件造成損傷。形成該隔離層201后，為進(jìn)一步提高所能引入的應(yīng)力，接著又 在其上形成了具有應(yīng)力的第二接觸刻蝕停止層202。
圖3為加入隔離層前后器件柵極漏電流的統(tǒng)計(jì)結(jié)果示意圖，其中所用的 隔離層為未摻雜的硅層。如圖3所示，圖中的橫坐標(biāo)表示的是柵極漏電流的 對(duì)數(shù)，其值越小表明柵極漏電流越??；圖中的縱坐標(biāo)表示的是統(tǒng)計(jì)幾率，即 器件測(cè)試中某一漏電流出現(xiàn)的幾率。圖中的301為未加入硅層的器件的柵極
漏電流的統(tǒng)計(jì)結(jié)果，302為加入硅層后的器件柵極漏電流的統(tǒng)計(jì)結(jié)果，可以看
出，在未加入硅層時(shí)，器件的柵極漏電情況比較嚴(yán)重，有較多器件的柵極漏
電流較大，且柵極漏電流的分布也較分散，表明器件性能的均勻性較差；而 在加入硅層后，器件的柵極漏電情況明顯好轉(zhuǎn)，絕大部分器件的柵極漏電流 都很小，且均勻性也很好。可見，加入硅層可以有效改善器件的柵極漏電性 能。原因在于，等離子體給器件帶來的損傷主要由兩個(gè)方面造成 一方面是 由于等離子體工藝中產(chǎn)生的帶電電荷造成的電荷損傷，另一方面是等離子體 工藝中產(chǎn)生的高能光子對(duì)器件的損傷。對(duì)于前者，因?yàn)榧尤氲墓鑼涌梢宰鳛?一臨時(shí)導(dǎo)電層，令等離子體產(chǎn)生的電荷在其上流動(dòng)，結(jié)果電荷在襯底上的分 布會(huì)均勻一致，減小了電荷對(duì)器件的損傷。對(duì)于后者，因?yàn)楣璨牧系膸秾?度為l.leV，而等離子體產(chǎn)生的高能光子的波長范圍在250nm到750nm之間， 即高能光子的能量在4.96到1.65eV之間，這就意味著高能光子在經(jīng)過硅材料 時(shí)會(huì)被其吸收，從而避免了高能光子對(duì)器件的損傷?？梢姡摳綦x層--硅 層的存在可以有效地避免等離子體工藝對(duì)器件造成的損傷，因而加入該硅層 后，器件的柵極漏電情況可以得到明顯的改善。
圖4為說明接觸刻蝕停止層的層數(shù)、總厚度與引入應(yīng)力大小的對(duì)應(yīng)關(guān)系 的示意圖，本圖中所采用的應(yīng)力材料為氮化硅材料。如圖4所示，401為在 XX方向的層數(shù)、總厚度與引入的應(yīng)力的關(guān)系圖，402為在YY方向的層數(shù)、 總厚度與引入的應(yīng)力的關(guān)系圖。其中，橫坐標(biāo)代表的是層厚度，縱坐標(biāo)代表 的是應(yīng)力大小，且每一方向上都分別給出了一層、三層和五層，三種層數(shù)的 曲線?？梢钥吹?，無論在XX還是YY方向，產(chǎn)生的應(yīng)力與總層厚的變化關(guān)系 都是相似的同一層數(shù)時(shí)，應(yīng)力隨總厚度的增大而增大，但會(huì)趨于飽和；不 同層數(shù)時(shí)，在總厚度相同的情況下，增加生長的層數(shù)可以明顯提高所能引入 的應(yīng)力。這是因?yàn)閼?yīng)力的產(chǎn)生主要是由各層的界面引起，當(dāng)一層生長完后， 該層表面的應(yīng)力被釋放，其晶格常數(shù)已發(fā)生了變化，此時(shí)，在該釋放了應(yīng)力 的層上再生長新的一層材料時(shí)，二者在界面處的晶格常數(shù)會(huì)不相同，為對(duì)抗 這一兩層間晶格常數(shù)的不匹配會(huì)產(chǎn)生新的應(yīng)力。因?yàn)樽罱K表現(xiàn)出的應(yīng)力是多 層材料產(chǎn)生的應(yīng)力的總和，所以生長多層氮化硅材料所能產(chǎn)生的應(yīng)力遠(yuǎn)遠(yuǎn)大 于單層氮化硅材料所能產(chǎn)生的應(yīng)力。
本發(fā)明的第 一實(shí)施例就是一種生長了具有張應(yīng)力的多層接觸刻蝕停止層的增強(qiáng)型NMOS器件。對(duì)于增強(qiáng)型NMOS器件，其襯底為P型，源/漏摻雜 區(qū)為N型，因其工作時(shí)，在柵極下方的源、漏極之間形成的溝道流動(dòng)的是與 源/漏摻雜區(qū)同型的電子，該器件稱為N溝道器件或NMOS器件。為提高該類 器件溝道內(nèi)的電子的遷移率，需要在其上生長具有張應(yīng)力的CESL,本實(shí)施例 中，該CESL由三層組成，與器件相連接的第一接觸刻蝕停止層，位于中間 的隔離層，以及位于隔離層之上的第二接觸刻蝕停止層。本實(shí)施例中，第一、 第二接觸刻蝕停止層是氮化硅層，隔離層選用了未摻雜的硅層。
本實(shí)施例中，第一接觸刻蝕停止層和第二接觸刻蝕停止層的厚度可以分 別設(shè)置在10至50nm之間，如20nm、 30nm或40nm等。由圖4可以看到， 在這一厚度范圍內(nèi)的應(yīng)力、厚度比是最高的，是較優(yōu)的取值范圍。此外，本 實(shí)施例中的硅層的厚度不需要太厚，以避免增加后面選擇性去除接觸刻蝕停 止層的難度，其最優(yōu)值可以設(shè)置在30到IOOA之間，如為50A或80A等。
本實(shí)施例中所用的可引入應(yīng)力的第 一、第二接觸刻蝕停止層為氮化硅層， 在本發(fā)明的其他實(shí)施例中，其還可以分別由具有一定應(yīng)力的氮氧化硅或氧化 硅材料形成，只要對(duì)其的沉積條件進(jìn)行調(diào)節(jié)，使其具有器件所需要的應(yīng)力即 可。
本實(shí)施例中所用的隔離層為未摻雜的硅層，在本發(fā)明的其他實(shí)施例中， 該隔離層還可以釆用其他材料，只要該材料既可以作為 一 臨時(shí)的導(dǎo)電通道， 又可以吸收等離子體產(chǎn)生的高能光子應(yīng)落入本發(fā)明的保護(hù)范圍。
本實(shí)施例中的器件為NMOS器件，要求所用的接觸刻蝕停止層材料具有 張應(yīng)力，在本發(fā)明的其他實(shí)施例中，也可以將接觸刻蝕停止層應(yīng)用于PMOS 器件中，只是此時(shí)要將對(duì)應(yīng)的接觸刻蝕停止層的材料制作成為具有壓應(yīng)力的 材料。利用工藝條件的調(diào)整實(shí)現(xiàn)應(yīng)力的改變是本領(lǐng)域的普通技術(shù)人員所熟知 的方法，在此不再贅述。
本發(fā)明的半導(dǎo)體器件的制作方法，與現(xiàn)有的器件制作方法基本一致，只 是對(duì)形成接觸刻蝕停止層時(shí)的沉積工藝進(jìn)行了調(diào)整，實(shí)現(xiàn)起來簡(jiǎn)單方便，對(duì) 生產(chǎn)周期的影響不大。
本發(fā)明的第二實(shí)施例詳細(xì)介紹了本發(fā)明的半導(dǎo)體器件的制作方法，圖5 為本發(fā)明的半導(dǎo)體器件制作方法的流程圖，如圖5所示，在制作接觸刻蝕停 止層之前，器件制作的方法與過程與傳統(tǒng)技術(shù)相同，當(dāng)器件制作到在襯底表
面形成了柵極、源/漏區(qū)后(S501)，進(jìn)入接觸刻蝕停止層的制作。
先在該襯底上形成第一接觸刻蝕停止層(S502)，本實(shí)施例中該層是利用 PECVD方法沉積而成的氮氧化硅層，對(duì)于NMOS器件，對(duì)該層的沉積條件 進(jìn)行調(diào)整，令其對(duì)器件溝道形成張應(yīng)力，以提高溝道內(nèi)電子的遷移率。該層 厚度的最優(yōu)值可以設(shè)置在10到50nm之間。
形成第一接觸刻蝕停止層后，在其上接著形成一隔離層(S503 ),本實(shí)施 例中，該隔離層是利用PECVD方法，在同一腔室中在位(in situ)形成的多 晶硅層。其工藝實(shí)現(xiàn)上非常簡(jiǎn)單，只需在沉積完第一接觸刻蝕停止層后，對(duì) 通入腔室的反應(yīng)氣體、工藝條件進(jìn)行調(diào)整，即可實(shí)現(xiàn)該多晶硅層的在位沉積。 本實(shí)施例中，該多晶硅層的厚度可以設(shè)置在30到IOOA之間，如為40A或60A 等。
形成隔離層后，在該層上再形成一第二接觸刻蝕停止層(S504),本實(shí)施 例中，該層采用了氮化硅材料，其也可以在同一腔室中利用PECVD方法沉積 形成，同樣，對(duì)于NMOS器件，要將其調(diào)整為具有張應(yīng)力的薄層。本實(shí)施例 中，該層的厚度最優(yōu)值可以設(shè)置在10到50nm之間。
接著，可以進(jìn)行層間介質(zhì)層的生長(S505 )，該層的生長通常是利用 PECVD或HDP方法，但因本發(fā)明中增加了一層可避免等離子體損傷的隔離 層，在生長層間介質(zhì)層時(shí)產(chǎn)生的等離子體已不能再損傷器件。本步以后所進(jìn) 行的器件制作步驟與現(xiàn)有技術(shù)基本相同，為本領(lǐng)域的普通技術(shù)人員所熟知， 在此不再贅述。
本實(shí)施例中，接觸刻蝕停止層的三層結(jié)構(gòu)均是利用PECVD方法形成，只 需對(duì)沉積程序進(jìn)行調(diào)整，輸入不同的反應(yīng)氣體即可在同 一反應(yīng)腔室中實(shí)現(xiàn)， 操作非常簡(jiǎn)單，對(duì)生產(chǎn)周期基本沒有影響，也不增加工藝的復(fù)雜度。在本發(fā) 明的其他實(shí)施例中，為達(dá)到更好的效果，也可以采用其他方法形成該三層結(jié) 構(gòu)，如用HDP方法。另外，這三層結(jié)構(gòu)也可以分別用不同的方式形成，如第 一接觸刻蝕停止層采用HDP方法形成，隔離層采用PECVD方法形成，第二 接觸刻蝕停止層又采用HDP方法形成。
本實(shí)施例中，針對(duì)NMOS器件生長了上述具有張應(yīng)力的多層結(jié)構(gòu)的接觸 刻蝕停止層，在本發(fā)明的其他實(shí)施例中，也可以在PMOS器件中生長具有壓 應(yīng)力的多層結(jié)構(gòu)的接觸刻蝕停止層。
本實(shí)施例中，第一接觸刻蝕停止層采用的是氮氧化硅層，第二接觸刻蝕 停止層采用的是氮化硅層，在本發(fā)明的其他實(shí)施例中，這兩層還可以采用其 他材料，如第一接觸刻蝕停止層采用氧化硅層，第二接觸刻蝕停止層采用氮 化硅層等。
本發(fā)明的半導(dǎo)體器件中用于引入較大的應(yīng)力，同時(shí)又可避免等離子損傷 器件的接觸刻蝕停止層，有三層結(jié)構(gòu)，包括一第一接觸刻蝕停止層，在該第 一接觸刻蝕停止層上形成的一隔離層和在所述隔離層上形成的一第二接觸刻 蝕停止層。其中，第一接觸刻蝕停止層和第二接觸刻蝕停止層可分別由氮化 硅層或氮氧化硅層形成，且第 一接觸刻蝕停止層和第二接觸刻蝕停止層的厚
度分別在10至50nm之間，隔離層的厚度在30到IOOA之間。
當(dāng)該接觸刻蝕停止層應(yīng)用于NMOS器件時(shí)，將其制作成為具有張應(yīng)力的 多層結(jié)構(gòu)，當(dāng)該接觸刻蝕停止層應(yīng)用于PMOS器件時(shí)，將其制作成為具有壓 應(yīng)力的多層結(jié)構(gòu)上述實(shí)施例中的第一接觸刻蝕停止層和第二接觸刻蝕停止層均為單層介 質(zhì)層，在本發(fā)明的其他實(shí)施例中，第一和/或第二接觸刻蝕停止層也可以是由 多層介質(zhì)層組成，如第一接觸刻蝕停止層可以由1至5層的具有一定應(yīng)力的 介質(zhì)層，如氮氧化硅層組成，第二接觸刻蝕停止層也可以由1至5層的具有 一定應(yīng)力的介質(zhì)層，如氮化硅層組成等等。
本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何 本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和 修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種半導(dǎo)體器件，包括襯底；在所述襯底上形成的至少一個(gè)柵極和源/漏區(qū)；其特征在于，還包括在所述襯底和所述柵極、源/漏區(qū)上形成的第一接觸刻蝕停止層；在所述第一接觸刻蝕停止層上形成的隔離層；在所述隔離層上形成的第二接觸刻蝕停止層。
2、 如權(quán)利要求l所述的半導(dǎo)體器件，其特征在于所述隔離層為未摻雜 的硅層。
3、 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述隔離層的厚度在 30到100A之間。
4、 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于當(dāng)所述源/漏區(qū)為N 型時(shí)，所述第 一接觸刻蝕停止層和第二接觸刻蝕停止層為具有張應(yīng)力的氮化 硅層或氮氧化硅層。
5、 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于當(dāng)所述源/漏區(qū)為P 型時(shí)，所述第一接觸刻蝕停止層和第二接觸刻蝕停止層具有壓應(yīng)力的氮化硅 層或氮氧化硅層。
6、 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述第一接觸刻蝕停 止層和第二接觸刻蝕停止層的厚度分別在10至50nm之間。
7、 一種如權(quán)利要求1所述的器件的制造方法，包括步驟 提供一襯底，且在所述襯底上至少包含一個(gè)柵極和源/漏區(qū)； 在所述襯底上形成第一接觸刻蝕停止層； 在所述第一刻蝕停止層上形成一隔離層；在所述隔離層上形成第二接觸刻蝕停止層。
8、 如權(quán)利要求7所述的制造方法，其特征在于所述隔離層為未摻雜的 硅層。
9、 如權(quán)利要求7所述的制造方法，其特征在于所述隔離層的厚度在30 到IOOA之間。
10、如權(quán)利要求7所述的制造方法，其特征在于當(dāng)所述源/漏區(qū)為N型 時(shí)，形成的第 一接觸刻蝕停止層和第二接觸刻蝕停止層具有張應(yīng)力。
11、 如權(quán)利要求7所述的制造方法，其特征在于當(dāng)所述源/漏區(qū)為P型 時(shí)，形成的第一接觸刻蝕停止層和第二接觸刻蝕停止層具有壓應(yīng)力。
12、 如權(quán)利要求7所述的制造方法，其特征在于所述第一接觸刻蝕停 止層和第二接觸刻蝕停止層為氮化硅層或氮氧化硅層。
13、 如權(quán)利要求7所述的制造方法，其特征在于所述第一接觸刻蝕停 止層和第二接觸刻蝕停止層是由PECVD或HDP方法形成。
14、 如權(quán)利要求7所述的制造方法，其特征在于形成的所述第一和第 二接觸刻蝕停止層的厚度在10至50nm之間。
15、 一種接觸刻蝕停止層，其特征在于包括第一接觸刻蝕停止層，在 所述第一接觸刻蝕停止層上形成的隔離層，和在所述隔離層上形成的第二接 觸刻蝕停止層。
16、 如權(quán)利要求15所述的接觸刻蝕停止層，其特征在于所述隔離層為 未摻雜的硅層。
17、 如權(quán)利要求15所述的接觸刻蝕停止層，其特征在于所述隔離層的 厚度在30到IOOA之間。
18、 如權(quán)利要求15所述的接觸刻蝕停止層，其特征在于當(dāng)應(yīng)用于NMOS 器件時(shí)，所述第一接觸刻蝕停止層和第二接觸刻蝕停止層為具有張應(yīng)力的氮 化硅層或氮氧化硅層。
19、 如權(quán)利要求15所述的接觸刻蝕停止層，其特征在于當(dāng)應(yīng)用于PMOS 器件時(shí)，所述第一接觸刻蝕停止層和第二接觸刻蝕停止層具有壓應(yīng)力的氮化 硅層或氮氧化硅層。
20、 如權(quán)利要求15所述的接觸刻蝕停止層，其特征在于所述第一接觸 刻蝕停止層和第二接觸刻蝕停止層的厚度分別在10至50nm之間。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法以及接觸刻蝕停止層，該器件包括襯底、在所述襯底上形成的至少一個(gè)柵極和源/漏區(qū)，以及由多層結(jié)構(gòu)組成的接觸刻蝕停止層，該接觸刻蝕停止層包括在所述襯底和所述柵極、源/漏區(qū)上形成的第一接觸刻蝕停止層；在所述第一接觸刻蝕停止層上形成的隔離層；在所述隔離層上形成的第二接觸刻蝕停止層。本發(fā)明的半導(dǎo)體器件，可以有效降低器件制作過程中等離子體對(duì)器件的損傷，并進(jìn)一步增大在器件溝道中的應(yīng)力，更有效地提高載流子的遷移率，改善器件的電性能。本發(fā)明器件的制造方法，簡(jiǎn)單可行，操作方便，無需增加額外的工藝步驟，對(duì)生產(chǎn)周期影響不大。
文檔編號(hào)H01L29/78GK101197392SQ200610119148
公開日2008年6月11日 申請(qǐng)日期2006年12月5日 優(yōu)先權(quán)日2006年12月5日
發(fā)明者吳漢明, 磊 靳 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司