專利名稱：非揮發(fā)性半導體存儲器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非揮發(fā)性半導體存儲器，具體地說，本發(fā)明涉及一種含有納 米單晶硅浮柵的非揮發(fā)性半導體存儲器及其制造方法。
背景技術(shù)：
非揮發(fā)性存儲器例如可擦除可編程只讀存儲器(electrically programmable read-only memory, EPROM)、電可才察可編禾呈只讀存卡者器(electrically-erasable programmable read-only memory, EEPROM )以及快閃存儲器(flash memory )目前廣泛用做計算機系統(tǒng)的數(shù)據(jù)存儲器件，在系統(tǒng)關(guān)閉或無電源供應時仍能 保存數(shù)據(jù)信息。一個非揮發(fā)性存儲器(non-volatile memory; NVM )通常也是一個MOS 管，具有一個源極， 一個漏極， 一個控制柵(control gate )以及一個浮柵(floating gate)，浮柵被絕緣體隔絕于其他部分。傳統(tǒng)的非揮發(fā)性存儲器采用多晶硅浮柵，以快閃存儲器為例，參考附圖l, 包含兩個多晶硅柵，其中l(wèi)為控制柵，與字線相連，用來控制存儲單元的導通 以及存儲單元的編程讀出等操作，7為浮柵，完全被隧道氧化層3和阻擋氧化 層2包圍，能夠存儲注入的電子，5為半導體基板，4和6分別為源極和漏極。 所述的隧道氧化層3和阻擋氧化層2材料為二氧化硅。如果浮柵7上沒有存儲電 子電荷，控制柵l對應一個較低的閾值電壓；當浮柵7上存儲了電子電荷，則 控制柵閾值電壓增大，這樣在讀取的時候，控制柵l上加上一個介于高閾值電 壓和低閾值電壓之間的讀取電壓，浮柵7中有電子的單元因為閾值電壓高而不 導通，所以沒有讀出電流，因此該單元就存了信息"0，，；當浮柵7中沒有存儲電 子的時候，閾值電壓低，浮柵7中有電子的單元導通，有較大的讀出電流，該單元就存了信息"l"。隨著技術(shù)的發(fā)展，對存儲器的數(shù)據(jù)存儲以及保持能力的 要求越來越高，這種傳統(tǒng)的存儲器越來越不能滿足社會發(fā)展的需要。為了增加浮柵保持電子的能力，申請?zhí)枮?00510082811.1的中國專利申請 文件提供了一種改進的快閃存儲器，參考附圖2所示，l為多晶硅控制柵，2為 阻擋氧化層，3為隧道氧化層，5為半導體基板，4和6分別為源極和漏極，7為 多晶硅浮柵。所述的多晶硅浮柵7沿溝道方向采用PfP+摻雜多晶硅來代替?zhèn)?統(tǒng)的單一摻雜的多晶硅浮柵，其中P+和N+的摻雜濃度都大于l(T/cm3,如圖2 中8為P+摻雜多晶硅，9為N+摻雜多晶硅。P^Pl參雜多晶硅可通過光刻定義 不同浮柵窗口，分別進行P+和N"兩次離子注入形成。這種存儲器的電子保持 能力雖然得到了一定的提高，但是由于其控制柵為多晶硅，數(shù)據(jù)儲存能力還 不能滿足技術(shù)發(fā)展的需要。發(fā)明內(nèi)容能力不能滿足技術(shù)發(fā)展的需要的缺陷，提供一種非揮發(fā)性半導體存儲器及其 制作方法，這種非揮發(fā)性半導體存儲器實現(xiàn)了單電子存儲，而且納米單晶硅 浮柵中的納米單晶硅離子的密度可調(diào)整形成工藝進行調(diào)節(jié)。針對上述問題，本發(fā)明提供了一種非揮發(fā)性半導體存儲器的制作方法， 包括下列步驟在半導體基體形成隧道氧化層；在隧道氧化層上形成納朱單晶硅層，所述納米單晶硅層為小丘狀的納米單晶珪顆粒；形成覆蓋納米單晶硅層的層間介電層； 在層間介電層上形成多晶硅層； 圖案化多晶硅層，形成控制柵； 圖案化層間介電層，形成阻擋氧化層；
圖案化所述納米單晶硅層，形成浮柵；摻雜半導體基板形成分離的源極和漏極；圖案化隧道氧化層，形成柵氧化層，所述控制柵、阻擋氧化層、浮柵以 及柵氧化層共同構(gòu)成半導體存儲器的柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)上加電壓時，源 極和漏極之間能形成導電溝道。另一方面，本發(fā)明還提供了一種非揮發(fā)性半導體存儲器，包括設(shè)置在半 導體基體內(nèi)并分離的源極和漏極以及半導體基體上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)加電壓時，能在源極和漏極之間形成導電溝道，所述的柵極結(jié)構(gòu)包括位于半導體基體上的柵氧化層；位于柵氧化層上的浮柵，以及隔離浮柵和控制柵的阻擋氧化層，所述的浮柵為小丘狀的納米單晶硅顆粒。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點1、 本發(fā)明提供的非揮發(fā)性半導體存儲器，采用納米單晶硅浮柵，所述納 米單晶硅浮柵由小丘狀的納米單晶硅顆粒組成，由于納米單晶硅鑲嵌在源漏 溝道與控制柵之間的氧化物中，當在控制柵和源極之間加上偏轉(zhuǎn)電壓時，電 子直接隧穿注入納米單晶硅內(nèi)，使柵極電荷受到屏蔽而導致器件閾值改變。 在存儲狀態(tài)下，電子處于勢阱中，當柵極加上反向偏壓時，電子通過直接隧 穿又回到溝道內(nèi)，由此實現(xiàn)電荷的擦除。當一個電荷注入納米單晶硅時，其 產(chǎn)生的庫侖勢能遠大于常溫下熱能，從而阻礙了其它的電荷注入，所以每個 納米晶粒中只能存儲一定數(shù)目的電荷，因而可實現(xiàn)單電子存儲。與傳統(tǒng)的浮 4冊存4諸器相比，納米晶MOSFET (metal-oxide-semiconductor field-effect transistor)存儲器在存儲一位數(shù)據(jù)時所需的電子數(shù)少，絕緣層中電流密度小， 因而可在單位面積內(nèi)存儲更多的信息，提高器件循環(huán)使用的次數(shù)并縮短擦寫 時間。2、 本發(fā)明提供的納米單晶硅浮柵中的納米單晶硅離子的密度可通過控制 形成納米單晶硅的工藝參數(shù)進行調(diào)節(jié)，可#4居需要調(diào)整小丘狀納米單晶硅顆 粒的密度。


圖1為現(xiàn)有技術(shù)快閃存儲器的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)一種改進的快閃存儲器的結(jié)構(gòu)示意圖；圖3至圖12為本發(fā)明非揮發(fā)性半導體存儲器的制備方法工藝流程的截面 結(jié)構(gòu)示意圖；圖13為本發(fā)明形成的半球形多晶硅顆粒的俯視掃描電子顯微鏡圖；圖14為本發(fā)明形成的半球形多晶硅顆粒的截面掃描電子顯微鏡圖。
具體實施方式
下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。本發(fā)明提供了 一種非揮發(fā)性半導體存儲器的制作方法，包括下列步驟在半導體基體形成隧道氧化層；在隧道氧化層上形成納米單晶硅層，所述納 米單晶硅層為小丘狀的納米單晶硅顆粒；形成覆蓋納米單晶硅層的層間介電 層；在層間介電層上形成多晶硅層；圖案化多晶硅層，形成控制柵；圖案化 層間介電層，形成阻擋氧化層；圖案化所述納米單晶硅層，形成浮柵；摻雜 半導體基板形成分離的源極和漏極；圖案化隧道氧化層，形成柵氧化層，所 述控制柵、阻擋氧化層、浮柵以及柵氧化層共同構(gòu)成半導體存儲器的柵極結(jié) 構(gòu)，在柵極結(jié)構(gòu)上加電壓時，源極和漏極之間能形成導電溝道。參考附圖3所示，提供一半導體基板201,所述半導體基體201較好的是 半導體硅，可以為n型或者P型半導體，以P型半導體基體為例，在半導體 基體201內(nèi)形成有隔離結(jié)構(gòu)202,用于隔離不同的存儲單元，所述的隔離結(jié)構(gòu) 較好的是淺溝槽隔離(STI)結(jié)構(gòu)，形成隔離結(jié)構(gòu)202的工藝為本領(lǐng)域技術(shù)人 員熟知的現(xiàn)有技術(shù)，例如在本發(fā)明的一個實施例中，在半導體基板上依次形
成墊氧化層(Si02)和腐蝕阻擋層(SiN),并依次定義腐蝕阻擋層、墊氧化 層和半導體基板，形成溝槽；在溝槽表面形成襯氧化層；在溝槽內(nèi)以及腐蝕阻擋層上形成隔離氧化層以填滿溝槽；去除溝槽之外的隔離氧化層，直至曝 露出腐蝕阻擋層表面；依次去除半導體基板上的腐蝕阻擋層和墊氧化層，形 成隔離結(jié)構(gòu)202。參考圖4所示，在半導體基體201上形成一隧道氧化層203,所述的隧道 氧化層203的材料可以是氧化硅、氮氧化硅(SiON)、富硅氧化物(SRO)、 SiN等。所述隧道氣化層203的作用在于納米單晶硅與硅襯底隔離，厚度設(shè)定 在10埃 500埃。沉積上述隧道門氧化物的技術(shù)為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有 技術(shù)，如采用熱氧化工藝形成氧化硅層。參考附圖5所示，在隧道氧化層203上形成半球形多晶硅顆粒204 (Hemi-Spherical Grained; HSG);在本實施例中，形成半球狀多晶硅顆粒的 工藝采用低壓等離子體化學氣相沉積法，主要包括如下三個步驟1 )沉積非定型多晶硅形成非定型多晶硅的工藝可以是各種常規(guī)的工藝， 本發(fā)明中，沉積工藝可以在等離子體氛圍以及N2、 He或者Ar氣氛下進行， 所述的等離子體氛圍包括硅離子(Si+)、氫離子(H")、以及氧離子(0-)或 者電子氛圍等。使用本領(lǐng)域技術(shù)人員熟知的現(xiàn)有低壓等離子化學氣相沉積設(shè) 備(LPCVD)，在N2氛圍中，將硅基體放置在反應室內(nèi)，通入5sccm至50sccm 的SiH4氣體，調(diào)整反應室內(nèi)的壓力(pressure)為1.0至40torr,溫度為400 至600。C的情況下，反應5至50秒即可形成厚度在lnm 80nm的非定型多晶硅；2)生長半球形多晶硅顆粒通入10至20sccm的SiH4氣體，以及少量的 摻雜氣體如PH3等，并用氮氣或者氬氣稀釋，調(diào)整反應室內(nèi)的壓力(pressure) 低于l.Otorr，將反應室的溫度在沉積非定型多晶硅的1^出上調(diào)高50攝氏度左
右，并保持在溫度在500至600°C的情況下，反應5至20秒(sec )使多晶硅 成核并長成半球狀的多晶硅顆粒；3)退火處理對半導體基體在NH3、 N2、 &或者Ar氣氛圍下進行退火 處理，退火溫度為700至IOO(TC。退火處理可以更好的控制形成的半球形多 晶硅顆粒的尺寸以及尺寸的 一致性。本發(fā)明中，半球形多晶硅顆粒的尺寸控制主要通過調(diào)整成核后多晶硅顆 粒的增長時間以及退火工藝來實現(xiàn)，而半球形多晶硅顆粒的密度是通過控制 沉積過程中的工藝參數(shù)例如SiH4的流量、反應溫度以及形成晶核的時間來控 制的。本發(fā)明形成的半^M犬的多晶硅顆粒的平均顆粒直徑在5nm 80nm之間， 如附圖13所示，為本發(fā)明上述的工藝方法在隧道氧化層203形成的半球型多 晶硅顆粒204的俯視掃描電子顯微鏡圖，從圖中可以看出，多個多晶硅顆粒 的直徑在5nm 80nm之間，分布均勻。附圖14為本發(fā)明上述的工藝方法在隧 道氧化層203形成的半球型多晶硅顆粒204的截面掃描電子顯微鏡圖，從圖 中可以看出，本發(fā)明形成的半球狀的多晶硅顆粒的尺寸一致性較好。參考附圖6所示，使半球形多晶硅顆粒204轉(zhuǎn)化為若干分離的小丘狀納 米單晶珪顆粒205 (individual nano-crystalline silicon; NC-Si )，形成的小丘狀 納米單晶硅顆粒205的密度為lxlO,cr^至lxl012/cm2,顆粒的平均底部寬度 為lnm 20nm。使半球形多晶硅顆粒轉(zhuǎn)化為若干分離的納米單晶硅顆粒205 的工藝方法可以采用干蝕刻，濕蝕刻或者濺射等工藝來形成。所述千蝕刻工藝為采用氯氣、溴氣、或者氯氣與溴氣混合的刻蝕劑，在 等離子體刻蝕條件下，使多晶硅顆?；ハ喔綦x，變成若干單獨的納米單晶硅顆粒。所述濕蝕刻工藝為例如采用用乙酸或H20緩沖的HF/HN03溶液腐蝕半球 形多晶硅顆粒，在常溫下，由于刻蝕使多晶硅顆?；ハ喔綦x，變成若干單獨的納米單晶石圭顆粒，采用本工藝形成的納米單晶石圭顆粒為小丘狀，底部寬度在l腿 20腿之間。所述濺射工藝為用等離子體物理轟擊如Ar離子轟擊使半球形多晶硅顆粒 變成小丘狀納米單晶硅。形成的納米單晶硅顆粒205作為非揮發(fā)性半導體存儲器的浮柵，納米單 晶硅浮柵可以實現(xiàn)了單電子存儲，儲存能力較高，而且，采用本發(fā)明所述的 方法形成的納米單晶硅顆粒的密度、尺寸、形狀都可以通過控制工藝參數(shù)進 行調(diào)節(jié)，因此，可以根據(jù)需要調(diào)整形成的非揮發(fā)性半導體存儲器的存儲能力。參考附圖7所示，在上述的小丘狀納米單晶硅顆粒205上形成完全覆蓋 所述納米單晶硅顆粒205的層間介電層206，所述的層間介電層206可以采用 氧化硅、氮化硅、氮氧化硅以及它們的組合構(gòu)成，厚度范圍為lnm至60nm。 比較優(yōu)選的層間介電層206是氧化硅-氮化硅-氧化硅(ONO )，其中氧化硅、 氮化硅、氧化硅的厚度都為l至20nm。形成所述氧化硅-氮化硅-氧化硅層 的工藝例如化學氣相沉積工藝。參考附圖8所示，在層間介電層206上形成多晶硅層207，所述的多晶硅層厚度在10nm至200nm之間，在非揮發(fā)性半導體存儲器中作為控制柵使用。 沉積多晶硅層207的工藝方法為本領(lǐng)域技術(shù)人員熟知的低壓化學氣相沉積法 (LPCVD)。由于本發(fā)明在小丘狀的納米單晶硅上沉積多晶硅層207,因此， 沉積多晶硅層207之后，需要進行一平坦化工藝，較好的平坦化工藝為化學 機械拋光。參考圖9所示，圖案化多晶硅層207，形成控制柵207a,然后圖案化層 間介電層206,形成阻擋氧化層206a,再圖案化納米單晶硅顆粒205,形成浮 柵205a。圖案化多晶硅層207、層間介電層206、納米單晶硅顆粒205的工藝 為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)。 本實施例中，給出一個比較優(yōu)選的技術(shù)方案在多晶硅層207上形成抗 反射層(圖中未示出)，例如氮氧化硅(SiON)抗反射介電覆膜(DARC)層、 底層抗反射層(BARC)等。在本發(fā)明的一個具體實施例中，沉積氮氧化硅抗 反射介電覆膜層，沉積方法為普通的等離子增強化學氣相沉積法(PECVD); 之后，在氮氧化硅抗反射介電覆膜層上噴涂光刻膠，根據(jù)設(shè)計好的的圖案進 行光刻膠的曝光和顯影，定義出控制柵的位置，然后采用干法刻蝕工藝刻蝕 多晶硅層207，形成控制柵207a;然后，依次采用干法蝕刻工藝刻蝕層間介 電層206,形成阻擋氧化層206a,再采用干法蝕刻工藝刻蝕納米單晶硅顆粒 205，形成浮柵205a，所述浮柵205a含有的納米單晶硅顆粒的數(shù)量為1至100 個，顆粒底部寬度為lnm至20nm之間，最后去除控制對冊207a上殘留的氮氧 化硅抗反射介電覆膜層。參考圖10，在半導體基體201中形成源極209和漏極210，源極209和 漏極210的位置應該保證在由控制柵207a、浮柵205a以及阻擋氧化層206a 和隧道氧化層203組成的柵4及結(jié)構(gòu)上施加電壓時，源極209和漏極210之間 能形成導電溝道。形成源極209和漏極210的工藝為通過隧道氧化層203進 行離子注入， 一個實施例中，基體材料選用p型硅，對源極和漏極進行N型 低摻雜離子注入，注入離子如砷離子、磷離子等。參考圖11，圖案化隧道氧化層203,形成柵氧化層203a。如圖11所示， 控制柵207a，阻擋氧化層206a，浮柵205a,阻擋氧化層203a共同構(gòu)成非揮 發(fā)性存儲器的柵極結(jié)構(gòu)，浮柵205a為納米單晶硅顆粒，可以實現(xiàn)單電子存儲， 存儲密度高，存儲能力強，而且消耗能量小，導通電壓較低。參考附圖12所示，在柵極結(jié)構(gòu)的側(cè)壁形成間隙壁208。所述的間隙壁208 可以采用氧化硅、氮化硅、氮氧化硅以及它們的組合，間隙壁的作用不僅可 以用來環(huán)繞柵極結(jié)構(gòu)，防止更大劑量的源漏注入過于接近溝道以致發(fā)生源漏 穿通，防止短溝道效應，而且還可以用來防止4冊極與源漏極之間的漏電。
本發(fā)明還提供了一種非揮發(fā)性半導體存儲器，參考附圖ll所示，包括設(shè)置在半導體基體201內(nèi)并分離的源極209和漏極210以及半導體基體201上 的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)加電壓時，在源極209和漏極210之間形成導電溝道， 所述的柵極結(jié)構(gòu)包括位于半導體基體201上的一冊氧化層203a;位于隧柵氧 化層203a上的浮柵205a，以及隔離浮柵205a和控制柵207a的阻擋氧化層 203a，所述的浮柵205a由若千被阻擋氧化層203a隔離的小丘狀的納米單晶硅 組成。雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改， 因此本發(fā)明的保護范圍應當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1、一種非揮發(fā)性半導體存儲器的制作方法，其特征在于，包括下列步驟在半導體基體形成隧道氧化層；在隧道氧化層上形成納米單晶硅層，所述納米單晶硅層為小丘狀的納米單晶硅顆粒；形成覆蓋納米單晶硅層的層間介電層；在層間介電層上形成多晶硅層；圖案化多晶硅層，形成控制柵；圖案化層間介電層，形成阻擋氧化層；圖案化所述納米單晶硅層，形成浮柵；摻雜半導體基板形成分離的源極和漏極；圖案化隧道氧化層，形成柵氧化層，所述控制柵、阻擋氧化層、浮柵以及柵氧化層共同構(gòu)成半導體存儲器的柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)上加電壓時，源極和漏極之間能形成導電溝道。
2、 根據(jù)權(quán)利要求1所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，在隧道氧化層上形成納米單晶硅層的工藝包括如下步驟在隧道氧化層上形成若干均勻排列的半球形多晶硅顆粒； 采用刻蝕工藝或者賊射工藝使半球形多晶硅顆粒轉(zhuǎn)化為'j、丘狀納米單晶 硅層。
3、 根據(jù)權(quán)利要求2所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述刻蝕半球形多晶硅顆粒的工藝為干法刻蝕或者濕法刻蝕。
4、 根據(jù)權(quán)利要求2所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述小丘狀的納米單晶硅顆粒的底部寬度為l至20nm。
5、 根據(jù)權(quán)利要求2所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述小丘狀的納米單晶硅顆粒密度為lxlO,cn^至lxl012/cm2。
6、 根據(jù)權(quán)利要求1所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述的隧道氧化層為氧化硅或者氮氧化硅。
7、 根據(jù)權(quán)利要求1所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述的層間介電層為氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
8、 根據(jù)權(quán)利要求1或者6所述的非揮發(fā)性半導體存儲器的制作方法， 其特征在于，所述的層間介電層的厚度為lnm至60nm。
9、 根據(jù)權(quán)利要求1至7中任一項所述的非揮發(fā)性半導體存儲器的制作 方法，其特征在于，還包括在柵極結(jié)構(gòu)的側(cè)壁形成間隙壁的步驟。
10、 根據(jù)權(quán)利要求9所述的非揮發(fā)性半導體存儲器的制作方法，其特征 在于，所述的間隙壁為氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧 化硅。
11、 一種非揮發(fā)性半導體存儲器，包括設(shè)置在半導體基體內(nèi)并分離的源 極和漏極以及半導體基體上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)加電壓時，能在源極和漏 極之間形成導電溝道，所述的柵極結(jié)構(gòu)包括位于半導體基體上的柵氧化層； 位于柵氧化層上的浮柵，以及隔離浮柵和控制柵的阻擋氧化層，其特征在于， 所述的浮柵為小丘狀的納米單晶硅顆粒。
12、 根據(jù)權(quán)利要求11所述的非揮發(fā)性半導體存儲器，其特征在于，所述 浮柵具有的小丘狀納米單晶硅顆粒的密度為lxlO,cn^至lxl012/cm2。
13、 根據(jù)權(quán)利要求11所述的非揮發(fā)性半導體存儲器，其特征在于，所述 的柵氧化層材料為氧化硅、氮氧化硅。
14、 根據(jù)權(quán)利要求11所述的非揮發(fā)性半導體存儲器，其特征在于，所述 的阻擋氧化層材料為氧化硅，氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化 硅。
15、 根據(jù)權(quán)利要求11所述的非揮發(fā)性半導體存儲器，其特征在于，所述
16、根據(jù)權(quán)利要求15所述的非揮發(fā)性半導體存儲器，其特征在于，所述 的間隙壁材料為氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
全文摘要
本發(fā)明提供一種非揮發(fā)性半導體存儲器及其制作方法，這種非揮發(fā)性半導體存儲器采用納米單晶硅浮柵、實現(xiàn)了單電子存儲，而且納米單晶硅浮柵中的納米單晶硅離子的密度高，存儲能力強。所述非揮發(fā)性半導體存儲器的制作方法包括在半導體基體形成隧道氧化層；在隧道氧化層上形成納米單晶硅層，所述納米單晶硅層為小丘狀的納米單晶硅顆粒；形成覆蓋納米單晶硅層的層間介電層；在層間介電層上形成多晶硅層；圖案化多晶硅層，形成控制柵；圖案化層間介電層，形成阻擋氧化層；圖案化所述納米單晶硅層，形成浮柵；摻雜半導體基板形成分離的源極和漏極；圖案化隧道氧化層，形成柵氧化層。
文檔編號H01L21/02GK101154592SQ200610116859
公開日2008年4月2日 申請日期2006年9月30日 優(yōu)先權(quán)日2006年9月30日
發(fā)明者李若加, 肖德元, 金鐘雨, 陳國慶 申請人:中芯國際集成電路制造(上海)有限公司