專利名稱：一種裸晶及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種裸晶的制造方法，尤其是關(guān)于所制成裸晶具有貫穿裸晶的制程基材、但不貫穿裸晶的半穿隧式電路接點(diǎn)。
背景技術(shù)：
一般集成電路的現(xiàn)有制法，如圖1所示，包括以下步驟a)提供一半導(dǎo)體基材01；b)對(duì)步驟a)的半導(dǎo)體基材01的正面(active side)制作半導(dǎo)體組件02的電極、離子布植及擴(kuò)散單元02a；c)制作其它電極或單元02b以構(gòu)成一完整半導(dǎo)體組件02；d)制作電路06及電路銜接點(diǎn)05以制成一顆完整裸晶10；e)利用裸晶10表面的電路銜接點(diǎn)05與其它電路或組件相接，并進(jìn)行封裝。
以前述現(xiàn)有制法所制得的裸晶10，其基本結(jié)構(gòu)為裸晶10的正面(active side)包含電路、組件及電路銜接點(diǎn)，但裸晶10的背面(inactive side)僅為半導(dǎo)體基材01且沒有電路銜接點(diǎn)存在，故裸晶10的電路或電性導(dǎo)通路徑無法從正面到達(dá)背面。
因此，裸晶10的傳統(tǒng)封裝結(jié)構(gòu)，只能從裸晶10的正面與其它電路連接，根本不能從背面與其它電路連接。
例如，單顆IC的傳統(tǒng)封裝結(jié)構(gòu)，如圖2a所示，將裸晶10背面貼在金屬導(dǎo)線架09上，再以金線07連接裸晶10正面的電路銜接點(diǎn)05及該金屬導(dǎo)線架09，以構(gòu)成單顆IC 08的傳統(tǒng)導(dǎo)線架封裝結(jié)構(gòu)。
例如，單顆IC的覆晶封裝結(jié)構(gòu)，如圖2b所示，就是將裸晶10的正面翻過來覆蓋在電路基板11上，且讓裸晶10正面的電路銜接點(diǎn)05通過使用錫球12與電路基板11的電路銜接點(diǎn)11a構(gòu)成電性連接。
例如，使用兩顆裸晶的系統(tǒng)整合封裝結(jié)構(gòu)，如圖3a所示，就是使兩顆裸晶10的背面貼在同一電路基板11上，再以金線07各別連接單顆裸晶10正面的電路銜接點(diǎn)05與電路基板11的電路銜接點(diǎn)11a，以構(gòu)成一種經(jīng)系統(tǒng)整合封裝的單顆IC 08。這種IC 08通過兩顆裸晶10封裝在同一電路基板11上可縮短兩顆裸晶10之間的傳輸距離，故可提升效率。
例如，使用兩顆裸晶的另一種系統(tǒng)整合封裝結(jié)構(gòu)，如圖3b所示，就是使用兩顆裸晶10以覆晶封裝結(jié)構(gòu)與電路基板11的電路銜接點(diǎn)11a構(gòu)成電性連接，并構(gòu)成一種經(jīng)系是統(tǒng)整合封裝的單顆IC 08。
例如，使用兩顆裸晶的堆棧封裝結(jié)構(gòu)，如圖4a所示，就是其中一顆裸晶10先封裝成單顆IC 08a，再通過打金線07使得兩顆裸晶10以堆棧方式封裝在同一電路基板11上，并構(gòu)成一種使用堆棧封裝結(jié)構(gòu)的單顆IC 08。這種IC 08通過兩顆裸晶10以堆棧方式封裝在同一電路基板11上，可以減少電路基板的使用數(shù)目和降低電路基板及封膠的厚度。
例如，使用兩顆IC的另一種堆棧封裝結(jié)構(gòu)，如4b所示，就是利用打金線07及覆晶方式使得兩顆裸晶10可以堆棧封裝，并構(gòu)成一種含覆晶封裝結(jié)構(gòu)及堆棧封裝結(jié)構(gòu)的IC 08。
以上各種IC 08所使用的傳統(tǒng)裸晶10，其缺點(diǎn)就是裸晶10的背面沒有電路銜接點(diǎn)存在。因此，使用兩顆裸晶10做系統(tǒng)整合封裝或堆棧封裝結(jié)構(gòu)的時(shí)候，裸晶10與裸晶10之間必須通過使用電路基板11才可相互連通。這種結(jié)構(gòu)導(dǎo)致IC 08的堆棧層數(shù)及封裝厚度受到使用電路基板11的限制，在有限空間及面積之下，IC 08的封裝厚度無法更薄。其原因如下所述1.堆棧層數(shù)受限制如圖4a所示，裸晶10與裸晶10之間必須通過使用電路基板11才可相互連通，所以電路基板11必須預(yù)留許多電路銜接點(diǎn)11a以提供給金線07相接，但在有限的面積范圍之下，電路基板11上的電路銜接點(diǎn)11a無法大量增加，導(dǎo)致裸晶10能夠堆棧的層數(shù)受到限制。
2.封裝厚度無法更薄如圖4b所示，兩顆裸晶10上下堆棧的時(shí)候，在兩顆裸晶10之間必須通過由金線07或電路基板11相連，而金線07所形成的弧形高度及電路基板11厚度難以降低，故IC 08的堆棧封裝厚度很難減少。
為了突破現(xiàn)有堆棧封裝技術(shù)，各式貫穿半導(dǎo)體制程基材的技術(shù)相繼而生。如圖5a所示，美國專利第6429096號(hào)的內(nèi)容，則揭示在裸晶10制作完成之后，從裸晶10正面的電路銜接點(diǎn)05開設(shè)一貫穿孔15且貫穿至裸晶10的背面。之后，再通過對(duì)所開設(shè)的貫穿孔15填入導(dǎo)電金屬16，使得該貫穿孔15形成一貫穿式接點(diǎn)13。
所以，如圖5b所示，依據(jù)美國專利第6429096號(hào)所制成的裸晶10具有貫穿式接點(diǎn)13，且從裸晶10的正面貫穿到裸晶10的背面。因此，裸晶10的正面及背面可設(shè)成具有電路銜接點(diǎn)05a及05b，且該裸晶10通過貫穿式接點(diǎn)13使得正面的電路接點(diǎn)05a與背面的電路接點(diǎn)05b構(gòu)成相通。
如圖5c所示，使用二顆以上的這種裸晶10做上下堆棧的時(shí)候，通過使用焊接材料12，可使每顆裸晶10應(yīng)用貫穿式接點(diǎn)13形成并聯(lián)連接，因此，多顆這種裸晶10得以上下堆棧且構(gòu)成電性并聯(lián)連接的方式直接封裝在同一電路基板11上。
如圖6a所示，另一篇美國專利第6982487號(hào)的內(nèi)容，則揭示在裸晶10制作完成之后，從裸晶10正面的電路銜接點(diǎn)05開挖一凹孔15a深入到制程基材01。接著，從裸晶10背面將制程基材01磨除直到露出凹孔15a為止，之后，再在凹孔15a的孔壁上沉積導(dǎo)電金屬16。
如圖6b所示，該專利是利用一特殊載具19使裸晶10與特殊載具19共同組成一裸晶組件10a，此裸晶組件10a的正面及背面就具有電路銜接點(diǎn)05a及05b。
如圖6c所示，使用二顆以上的裸晶組件10a做上下堆棧的時(shí)候，應(yīng)用設(shè)于每顆裸晶組件10a正面的電路銜接點(diǎn)05a與背面的電路銜接點(diǎn)05b為電性相通的特性，再通過使用焊接材料12，可使多顆這種裸晶組件10a以上下堆棧且構(gòu)成電性并聯(lián)連接的方式直接封裝在同一電路基板11上。
上述這兩篇美國專利雖然揭示設(shè)于裸晶10或裸晶組件10a正面的電路接點(diǎn)05a與背面的電路接點(diǎn)05b構(gòu)成電性相通，但其所揭示的制造方法或在實(shí)際使用上卻有下述的缺點(diǎn)1.制備過程不容易且具風(fēng)險(xiǎn)。
上述兩篇美國專利都揭示在裸晶制作完成之后才進(jìn)行電路貫穿制程，但在電路貫穿制程中必須貫穿裸晶的導(dǎo)電層及組件層，故易造成裸晶損壞。
2.在裸晶正面的電路銜接點(diǎn)正下方不得設(shè)有電路或半導(dǎo)體組件。
當(dāng)裸晶正面的電路銜接點(diǎn)正下方設(shè)有電路或半導(dǎo)體組件的時(shí)候，上述兩篇美國專利在裸晶制作完成之后才進(jìn)行電路貫穿制備過程的制造方法必定會(huì)造成裸晶損壞。在這種情況下，為避免裸晶的電路或半導(dǎo)體組件在進(jìn)行電路貫穿制備過程的時(shí)候造成損壞，如圖7a所示，裸晶的電路或半導(dǎo)體組件必須繞過電路銜接點(diǎn)，但如果電路接點(diǎn)數(shù)目太多，裸晶的電路設(shè)計(jì)就會(huì)造成困擾。
3.只能作并聯(lián)式堆棧封裝。
如圖7b所示，由于裸晶10正面與反面的電路銜接點(diǎn)05呈上下位置對(duì)正布置，這種結(jié)構(gòu)只能做電性并聯(lián)的堆棧封裝，無法做其它變化及應(yīng)用。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的是提供一種裸晶的制造方法，在裸晶的制備過程中，先對(duì)制程基材預(yù)制貫穿或不貫穿該制程基材的半穿隧式電路接點(diǎn)，再繼續(xù)進(jìn)行裸晶制備過程，以制得一種裸晶的制程基材背面具有電路銜接點(diǎn)的裸晶。
本發(fā)明的另一目的是提供一種裸晶的結(jié)構(gòu)，其特征為裸晶的正面及/或背面設(shè)有電路銜接點(diǎn)，且具有至少一個(gè)半穿遂式電路接點(diǎn)貫穿制程基材，而且，半穿遂式電路接點(diǎn)的一端露出在制程基材的背面，且構(gòu)成該制程基材背面的電路銜接點(diǎn)，另一端與裸晶的內(nèi)層電路相連接。
本發(fā)明的裸晶可以將電路銜接點(diǎn)布局在裸晶的正面及/或背面上之外，也可將電路銜接點(diǎn)布局在裸晶內(nèi)部的組件層及導(dǎo)線層的上面或下面，因此，本發(fā)明的裸晶具有多樣性的電路銜接點(diǎn)布局及設(shè)計(jì)，并可視需求進(jìn)行電性并聯(lián)或電性串聯(lián)堆棧封裝及系統(tǒng)整合封裝，可以減少裸晶的封裝體積。


圖1是一般集成電路的傳統(tǒng)制法示意圖。
圖2a及圖2b是單顆IC的傳統(tǒng)封裝結(jié)構(gòu)示意圖。
圖3a及圖3b是使用兩顆芯片的IC傳統(tǒng)系統(tǒng)整合封裝示意圖。
圖4a及圖4b是傳統(tǒng)堆棧封裝結(jié)構(gòu)示意圖。
圖5a至圖5c是美國專利6429096的堆棧封裝結(jié)構(gòu)說明圖。
圖6a至圖6c是美國專利6982487的堆棧封裝結(jié)構(gòu)說明圖。
圖7a及圖7b是傳統(tǒng)堆棧封裝的缺點(diǎn)說明圖。
圖8a至圖8d是本發(fā)明的半穿遂式電路接點(diǎn)技術(shù)的其中一實(shí)施方法。
圖9是本發(fā)明半穿遂式電路接點(diǎn)技術(shù)的另一種實(shí)施方法。
圖10a及圖10b是本發(fā)明的半穿遂式電路接點(diǎn)技術(shù)的其中一實(shí)施方法。
圖11a至圖11f是本發(fā)明的裸晶有各種電路銜接點(diǎn)布局及設(shè)計(jì)的說明圖。
圖12a至圖12e是運(yùn)用本發(fā)明的半穿遂式電路接點(diǎn)技術(shù)做單一IC封裝的結(jié)構(gòu)說明圖。
圖13a至圖13e是運(yùn)用本發(fā)明半穿遂式電路接點(diǎn)技術(shù)做IC堆棧封裝的結(jié)構(gòu)示意圖。
圖14a至圖14e是運(yùn)用本發(fā)明的半穿遂式電路接點(diǎn)技術(shù)做IC系統(tǒng)整合封裝及堆棧結(jié)構(gòu)示意圖。
圖15a至圖15c是本發(fā)明用在光電組件及機(jī)電組件的具體實(shí)施例。
組件符號(hào)簡(jiǎn)單說明01、半導(dǎo)體基材或制程基材 02、機(jī)電組件或半導(dǎo)體組件03、組件層 04、介電材質(zhì)層05、電路銜接點(diǎn) 05a、電路銜接點(diǎn)05b、電路銜接點(diǎn)05c、電路銜接點(diǎn)06、電路 07、金線08、IC(集成電路) 08a、IC(集成電路)09、金屬架(導(dǎo)線架) 10、裸晶
10a、裸晶組件11a、電路銜接點(diǎn)11、電路基板 12、焊接材質(zhì)(錫球)13、貫穿式接點(diǎn) 15、貫穿孔15a、凹孔16、導(dǎo)電金屬17、預(yù)制層 18、半隧式電路接點(diǎn)18d、半隧式電路接點(diǎn)的一端19、特殊載具20、導(dǎo)電材質(zhì) 21、透光材質(zhì)22、電子組件具體實(shí)施方式
本發(fā)明所揭示的裸晶，是應(yīng)用半導(dǎo)體晶圓制程制成，且在裸晶的制造過程中先對(duì)半導(dǎo)體基材(或稱制程基材)預(yù)制將來進(jìn)行封裝時(shí)可使用于對(duì)外連接的電路接點(diǎn)，由于這種電路接點(diǎn)只有貫穿裸晶的制程基材，而不會(huì)直接貫穿裸晶，故以下將此電路接點(diǎn)稱為“半穿隧式電路接點(diǎn)”。因此，本發(fā)明的裸晶制法，是先對(duì)制程基材完成半穿隧式電路接點(diǎn)的制作之后，再繼續(xù)進(jìn)行裸晶未完成的制程。
根據(jù)這種制法所制得的裸晶，其制程基材至少具有一個(gè)半穿遂式電路接點(diǎn)，而且該半穿遂式電路接點(diǎn)是貫穿裸晶的制程基材，使得半穿遂式電路接點(diǎn)的一端構(gòu)成該制程基材背面的電路銜接點(diǎn)，而半穿遂式電路接點(diǎn)的另一端與設(shè)于裸晶內(nèi)部的電路相連接。
本發(fā)明所示的一種裸晶制法，如圖8a所示，包括以下步驟
a)提供一半導(dǎo)體基材或制程基材01；本發(fā)明所使用的制程基材01，一般選用以單晶硅、石英、三五族元素為半導(dǎo)體基材。而且，所提供的制程基材01可使用尚未加工的制程基材01，也可使用如圖9所示的已完成部份組件02制作的制程基材01。
b)對(duì)步驟a)的制程基材01制作半穿遂式電路接點(diǎn)18，包括b1)利用半導(dǎo)體微影及蝕刻等技術(shù)，對(duì)步驟a)所提供的制程基材01的正面進(jìn)行凹槽15制作；其中，凹槽15的形狀可以制成圓形、環(huán)形或其它形狀。凹槽15的制作方法，除了利用半導(dǎo)體微影或蝕刻技術(shù)外，也可使用傳統(tǒng)機(jī)械加工或雷射加工。
b2)對(duì)步驟b1)所制成的凹槽15表面進(jìn)行保護(hù)層、接著層或種子層等預(yù)制層17的制作；b3)對(duì)完成步驟b2)的凹槽15內(nèi)部填入導(dǎo)電材質(zhì)20；其中，所使用的導(dǎo)電材質(zhì)20為鎳、銅、金、鋁、鎢及其合金、或其它導(dǎo)電金屬或?qū)щ姺墙饘佟?br> 將導(dǎo)電材質(zhì)20填入凹槽15內(nèi)的方法，主要是利用現(xiàn)有的沉積技術(shù)來達(dá)成，例如，物理氣相沉積、化學(xué)氣相沉積、電鍍、或化學(xué)鍍。
b4)移除多余的保護(hù)層、接著層及種子層，使得填入凹槽15內(nèi)部的導(dǎo)電材質(zhì)20成為半穿遂式電路接點(diǎn)18。
c)對(duì)完成步驟b)的制程基材01制作半導(dǎo)體組件02、相關(guān)電路06及電路銜接點(diǎn)05，包括c1)對(duì)完成步驟b)的制程基材01制作組件層03，并通過組件層03來制作電極、離子布植、離子擴(kuò)散等半導(dǎo)體組件02及相關(guān)電路06；c2)對(duì)完成步驟c1)的制程基材01制作介電材質(zhì)層04，并通過介電材質(zhì)層04制作后續(xù)電路06及對(duì)外使用的電路銜接點(diǎn)05；d)對(duì)完成步驟c)的制程基材01進(jìn)行背面除料，使半穿遂式電路接點(diǎn)18的一端18d顯露出來和成為電路銜接點(diǎn)。
本發(fā)明進(jìn)行步驟d)的時(shí)候，可通過機(jī)械研磨、化學(xué)機(jī)械研磨、各種干式蝕刻或濕蝕刻、或其它物理、化學(xué)蝕刻手段對(duì)制程基材01背面進(jìn)行移除材料，直到預(yù)先制作的半穿遂式電路接點(diǎn)18的一端18d顯露出來為止。
如圖9所示，本發(fā)明所示的制法在進(jìn)行步驟a)提供一制程基材01的時(shí)候，如上所述，可以直接使用已經(jīng)完成半導(dǎo)體組件02的這種制程基材01，接著再進(jìn)行步驟b)至步驟d)，以完成裸晶10的制作。
因此，如圖8b所示，根據(jù)本發(fā)明的上述制法所制成的裸晶10，其結(jié)構(gòu)特征為裸晶10的正面及/或背面設(shè)有電路銜接點(diǎn)05，且具有至少一個(gè)半穿遂式電路接點(diǎn)18貫穿制程基材01，故半穿遂式電路接點(diǎn)18的一端18d露出在制程基材01的背面，且構(gòu)成該制程基材01背面的電路銜接點(diǎn)，另一端則穿越裸晶10的組件層03再與介電材質(zhì)層04的內(nèi)層電路06相連接。
此外，這種裸晶10的結(jié)構(gòu)還可依需求對(duì)電路銜接點(diǎn)05做其它加工。例如，這種裸晶10背面的電路銜接點(diǎn)05可以制成如圖8c所示高凸出于制程基材01，或者，如圖8d所示，在這種裸晶10的電路銜接點(diǎn)05的表面覆蓋上一層焊料12以提供焊接時(shí)使用。
如圖10a所示，本發(fā)明所示的裸晶制法，在進(jìn)行步驟b)對(duì)制程基材01制作半穿遂式電路接點(diǎn)18的時(shí)候，也可以使半穿遂式電路接點(diǎn)18直接制成貫穿制程基材01，接著再進(jìn)行步驟c)對(duì)制程基材01制作半導(dǎo)體組件02、相關(guān)電路06及電路銜接點(diǎn)05，以完成裸晶10的制作。這種方式的裸晶制法，可以省略掉步驟d)。但若有厚度考慮時(shí)，也可進(jìn)行步驟d)，使裸晶厚度減少。
而且，圖10b所示，上述制法在完成步驟b)使半穿遂式電路接點(diǎn)18制成貫穿制程基材01之后，可以在制程基材01背面對(duì)半穿遂式電路接點(diǎn)18預(yù)先制作電路銜接點(diǎn)05b等其它加工，使得所制成的裸晶10其制程基材01的背面具有電路銜接點(diǎn)05b。
上述制法在步驟b)對(duì)凹槽15表面進(jìn)行保護(hù)層、接著層及種子層等預(yù)制層17制作的目的，是利用保護(hù)層阻絕導(dǎo)電材質(zhì)20與以單晶硅為材質(zhì)的制程基材01產(chǎn)生離子擴(kuò)散而影響電性；以及，利用接著層來防止導(dǎo)電材質(zhì)20與單晶硅的接著特性不佳而脫落。而種子層的主要目的，則使凹槽15的表面可進(jìn)行導(dǎo)電及沉積金屬。因此，保護(hù)層、接著層及種子層的材質(zhì)選定，是根據(jù)導(dǎo)電材質(zhì)20而定，若選用無上述疑慮的導(dǎo)電材質(zhì)20時(shí)，在上述制法的步驟b)中可省略保護(hù)層或接著層的制作。
以下通過列舉實(shí)施例來說明本發(fā)明的實(shí)際應(yīng)用，但本發(fā)明的應(yīng)用范圍不是僅限于實(shí)施例而已。各實(shí)施例所示的裸晶，是根據(jù)上述的本發(fā)明制法所制成，因此，裸晶的結(jié)構(gòu)為至少設(shè)有一個(gè)半穿遂式電路接點(diǎn)，且每個(gè)半穿遂式電路接點(diǎn)是貫穿裸晶的制程基材，但所述的半穿遂式電路接點(diǎn)與裸晶正面所設(shè)電路銜接點(diǎn)則可構(gòu)成相通或不相通兩種。
此外，各實(shí)施例所示的裸晶可以將電路銜接點(diǎn)布局在裸晶的正面及/或背面上之外，亦可將電路銜接點(diǎn)布局在裸晶內(nèi)部的組件層及導(dǎo)線層的上面或下面，因此，根據(jù)本發(fā)明的制法所制成的裸晶，是具有多樣性的電路銜接點(diǎn)布局及設(shè)計(jì)。
以下，以實(shí)施例1～6說明本發(fā)明的裸晶可根據(jù)需求將電路銜接點(diǎn)設(shè)成各式各樣的布局。
實(shí)施例1如圖11a所示，本實(shí)施例的裸晶10具有三個(gè)半穿隧式電路接點(diǎn)18a、18b及18c，且所述的半穿遂式電路接點(diǎn)18a、18b及18c貫穿制程基材01。
其中，半穿隧式電路接點(diǎn)18a及18b的|端都在制程基材01的背面上顯露出來，但半穿隧式電路接點(diǎn)18a的另一端，經(jīng)過組件層03與介電材質(zhì)層04的內(nèi)層電路06與設(shè)于裸晶10正面的電路銜接點(diǎn)5a相通，而半穿隧式電路接點(diǎn)18b的另一端，經(jīng)過組件層03的半導(dǎo)體組件02與設(shè)于裸晶10正面的電路銜接點(diǎn)5b相通。
裸晶10的半穿隧式電路接點(diǎn)18c的一端，也在制程基材01的背面上顯露出來，不過，裸晶10的正面上則沒有設(shè)置對(duì)應(yīng)半穿隧式電路接點(diǎn)18c的電路銜接點(diǎn)。
實(shí)施例2如圖11b所示，本實(shí)施例的裸晶10將所有電路銜接點(diǎn)05皆設(shè)計(jì)在裸晶10的背面上。
實(shí)施例3如圖11c所示，本實(shí)施例的裸晶10將電路銜接點(diǎn)05設(shè)于裸晶10的正面及背面上。
實(shí)施例4如圖11d所示，本實(shí)施例的裸晶10具有三個(gè)半穿隧式電路接點(diǎn)18a、18b及18c，其中半穿遂式電路接點(diǎn)18b通過電路06穿越組件層03及導(dǎo)線層04與設(shè)于裸晶10正面且位置處于正上方的電路銜接點(diǎn)05b相通。
實(shí)施例5如圖11e所示，本實(shí)施例的裸晶10具有三個(gè)半穿隧式電路接點(diǎn)18a、18b及18c，且半穿遂式電路接點(diǎn)18a、18b及18c均通過電路06穿越組件層03及導(dǎo)線層04與設(shè)于裸晶10正面且位置處于正上方的相對(duì)應(yīng)電路銜接點(diǎn)05a、05b及05c相通。
實(shí)施例6如圖11f所示，本實(shí)施例的裸晶10具有三個(gè)半穿隧式電路接點(diǎn)18a、18b及18c，但半穿遂式電路接點(diǎn)18a、18b及18c與設(shè)于裸晶10正面的電路銜接點(diǎn)05a、05b及05c卻都不相通。
以下，以實(shí)施例7～11說明本發(fā)明的裸晶可根據(jù)需求將電路銜接點(diǎn)設(shè)成各式各樣的布局，故本發(fā)明所示的裸晶有多樣性的電路連結(jié)及封裝結(jié)構(gòu)。
實(shí)施例7如圖12a所示，本實(shí)施例的裸晶10可從背面與其它組件或電路基板11構(gòu)成電路連接和進(jìn)行封裝。
實(shí)施例8如圖12b所示，本實(shí)施例的裸晶10可從正面與其它組件或電路基板11構(gòu)成電路連接和進(jìn)行封裝。
實(shí)施例9如圖12c所示，本實(shí)施例的裸晶10可同時(shí)從正面與背面與其它組件或電路基板11構(gòu)成電路連接和進(jìn)行封裝。
實(shí)施例10如圖12d所示，本實(shí)施例的裸晶10的正面及背面利用不同電路連接技術(shù)與其它組件或電路基板11構(gòu)成電路連接和進(jìn)行封裝。
實(shí)施例11如圖12e所示，本實(shí)施例的裸晶10的正面及背面與不同的組件21或電路基板11構(gòu)成電路連接和進(jìn)行封裝。
以下，以實(shí)施例12～14說明本發(fā)明的裸晶可根據(jù)需求進(jìn)行堆棧封裝。
實(shí)施例12如圖13a所示，本實(shí)施例的裸晶10通過設(shè)于正面及背面的電路銜接點(diǎn)，可以輕易做兩顆相同裸晶10的堆棧相連。
實(shí)施例13如圖13b及13c所示，本實(shí)施例的裸晶10為背面設(shè)有電路銜接點(diǎn)d、e、f，其位置位于裸晶10正面的電路銜接點(diǎn)a、b、c的正下方，且通過裸晶10內(nèi)部的電路06使裸晶10背面的電路銜接點(diǎn)d、e、f與裸晶10正面的電路銜接點(diǎn)a、b、c構(gòu)成電性相通。
因此，如圖13c所示，將兩顆相同裸晶10進(jìn)行堆棧封裝時(shí)，堆棧在最上方的裸晶10其設(shè)于正面的電路銜接點(diǎn)a、b、c與堆棧在最下方的裸晶10其設(shè)于背面的電路銜接點(diǎn)d、e、f直接構(gòu)成電性相通。這種堆棧方式可以使得兩顆相同裸晶10成為并聯(lián)堆棧相連結(jié)構(gòu)。
實(shí)施例14圖13d及13e所示，本實(shí)施例的裸晶10為背面設(shè)有電路銜接點(diǎn)d、e、f，其位置雖然位于裸晶10正面的電路銜接點(diǎn)a、b、c的正下方，且裸晶10背面的電路銜接點(diǎn)e與裸晶10正面的電路銜接點(diǎn)b通過裸晶10內(nèi)部的電路06直接構(gòu)成電性相通，但裸晶10背面的電路銜接點(diǎn)d及f與裸晶10正面的電路銜接點(diǎn)a及c則沒有直接構(gòu)成電性相通。
因此，如圖13e所示，將兩顆相同裸晶10進(jìn)行堆棧封裝時(shí)，堆棧在最上方的裸晶10只有設(shè)于正面的電路銜接點(diǎn)b與堆棧在最下方的裸晶10其設(shè)于背面的電路銜接點(diǎn)e直接構(gòu)成電性相通。這種堆棧方式可以使得兩顆相同裸晶10成為串聯(lián)堆棧相連結(jié)構(gòu)。
以下，以實(shí)施例15～19說明本發(fā)明的裸晶可視需求進(jìn)行系統(tǒng)整合封裝。
實(shí)施例15如圖14a所示，本實(shí)施例的裸晶10通過設(shè)于正面及背面的電路銜接點(diǎn)，可以與不相同的裸晶10’或電子組件22進(jìn)行系統(tǒng)整合封裝。
實(shí)施例16如圖14b所示，本實(shí)施例的裸晶10通過設(shè)于正面及背面的電路銜接點(diǎn)，可以輕易堆棧兩顆相同的裸晶10，再與不相同的裸晶10’或電子組件22進(jìn)行系統(tǒng)整合封裝。
實(shí)施例17圖14c所示，本實(shí)施例的裸晶10及10’通過設(shè)于正面及背面的電路銜接點(diǎn)，可以輕易做兩層以上的系統(tǒng)整合封裝。
實(shí)施例18如圖14d所示，使用4顆本實(shí)施例的裸晶10進(jìn)行封裝時(shí)，通過設(shè)于裸晶10正面及背面的電路銜接點(diǎn)，可將4顆相同裸晶10直接堆棧封裝在一電路基板11上。
如果本實(shí)施例的裸晶10是用于封裝成內(nèi)存IC時(shí)，多顆內(nèi)存IC可以通過這種堆棧封裝結(jié)構(gòu)組合成一體，這種封裝結(jié)構(gòu)可以大幅減少多顆內(nèi)存IC的使用空間。
實(shí)施例19
如圖14e所示，本實(shí)施例的裸晶10及10’具不同的使用功能，與其它IC或電子組件22進(jìn)行系統(tǒng)整合封裝時(shí)，可使上下堆棧的二顆裸晶10及其它IC或電子組件22直接堆棧在一顆裸晶10’上面，再一起堆棧封裝在同一電路基板11上。
裸晶10及10’的具體實(shí)施例可為CPU或內(nèi)存IC，而電子組件22的具體實(shí)施例可為電阻或電容等。因此，這種堆棧封裝結(jié)構(gòu)可以縮短CPU、內(nèi)存IC及電子組件間的傳輸距離，更增加了系統(tǒng)整合封裝的多變性。
以下，以實(shí)施例20～21說明本發(fā)明所示的裸晶可視需求制作半導(dǎo)體組件且封裝結(jié)構(gòu)具有特殊優(yōu)點(diǎn)。
實(shí)施例20如圖15a所示，當(dāng)本實(shí)施例的裸晶10設(shè)有光電組件02的時(shí)候，或者，如圖15b所示，當(dāng)本實(shí)例的另一顆裸晶10’設(shè)有偵測(cè)壓力或溫度感測(cè)組件02a的時(shí)候，所述的裸晶10或10’都是利用制程基材01背面的半穿遂式電路接點(diǎn)18通過使用焊錫12與電路基板11的電路接點(diǎn)11a連接。
這種電路連接及封裝結(jié)構(gòu)，可使得所述的裸晶10或10’的光電組件02或偵測(cè)壓力或溫度感測(cè)組件02a的上層表面不會(huì)受到其它電路或基板的阻擋或者阻礙。
實(shí)施例21如圖15c所示，本實(shí)施例的裸晶10設(shè)有光電組件02，且裸晶10利用制程基材01背面的半穿遂式電路接點(diǎn)18通過使用焊錫12與電路基板11的電路接點(diǎn)11a連接，尤其光電組件02的上層表面可覆蓋一透光材質(zhì)21，例如玻璃，來保護(hù)光電組件02。
根據(jù)上述各實(shí)施例的說明，本發(fā)明的裸晶結(jié)構(gòu)，為至少設(shè)有一個(gè)半穿遂式電路接點(diǎn)貫穿裸晶的制程基材，且裸晶正面及/或背面設(shè)有電路銜接點(diǎn)。這種結(jié)構(gòu)可輕易使本發(fā)明的裸晶做各種不同封裝、堆棧封裝及系統(tǒng)整合封裝。
權(quán)利要求
1.一種裸晶的制造方法，在裸晶的制備過程中，先對(duì)制程基材預(yù)制貫穿或不貫穿該制程基材的半穿隧式電路接點(diǎn)，再繼續(xù)進(jìn)行裸晶制備過程，以制得一種裸晶的制程基材背面具有電路銜接點(diǎn)的裸晶。
2.根據(jù)權(quán)利要求1所述的制造方法，其步驟包括a)提供一制程基材；b)對(duì)步驟a)的制程基材制作半穿遂式電路接點(diǎn)且貫穿該制程基材；c)使用已完成步驟b)的制程基材來制作裸晶，且所制成的裸晶以貫穿制程基材的半穿遂式電路接點(diǎn)的一端為該制程基材背面的電路銜接點(diǎn)。
3.根據(jù)權(quán)利要求1所述的制造方法，其步驟包括a)提供一制程基材；b)對(duì)步驟a)的制程基材制作半穿遂式電路接點(diǎn)，但不貫穿該制程基材；c)使用已完成步驟b)的制程基材來制作一種裸晶；d)對(duì)步驟c)所制得的裸晶進(jìn)行制程基材的背面除料，使得該裸晶的半穿遂式電路接點(diǎn)的一端從該制程基材的背面顯露出來，并成為該制程基材背面的電路銜接點(diǎn)。
4.根據(jù)權(quán)利要求2或3所述的制造方法，其中，步驟a)所提供的制程基材是一種已完成部份組件加工的制程基材。
5.一種裸晶，由權(quán)利要求1所述的制造方法制成，其特征在于，裸晶的正面及/或背面設(shè)有電路銜接點(diǎn)，且裸晶的制程基材至少具有一個(gè)半穿遂式電路接點(diǎn)貫穿該制程基材，其中，該半穿遂式電路接點(diǎn)的一端構(gòu)成該制程基材背面的電路銜接點(diǎn)，半穿遂式電路接點(diǎn)的另一端與裸晶的內(nèi)層電路相連接。
6.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，該裸晶設(shè)有一個(gè)以上的電路銜接點(diǎn)，且全部電路銜接點(diǎn)設(shè)在制程基材的背面。
7.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，裸晶的正面及背面設(shè)有位置呈上下方向?qū)?yīng)的電路銜接點(diǎn)，且裸晶正面的電路銜接點(diǎn)通過裸晶的內(nèi)部電路與裸晶背面的相對(duì)應(yīng)電路銜接點(diǎn)構(gòu)成電性導(dǎo)通。
8.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，裸晶的正面及背面各設(shè)有電路銜接點(diǎn)，且裸晶正面的電路銜接點(diǎn)通過裸晶內(nèi)部的半導(dǎo)體組件與裸晶背面的電路銜接點(diǎn)構(gòu)成電性導(dǎo)通。
9.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，裸晶的正面及背面各設(shè)有電路銜接點(diǎn)，但裸晶正面的電路銜接點(diǎn)與裸晶背面的電路銜接點(diǎn)沒有構(gòu)成電性導(dǎo)通。
10.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，裸晶的正面及背面各設(shè)有電路銜接點(diǎn)，但裸晶正面的電路銜接點(diǎn)在位置或數(shù)目上與裸晶背面的電路銜接點(diǎn)不相同。
11.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，該裸晶的封裝結(jié)構(gòu)是以制程基材背面的電路銜接點(diǎn)構(gòu)成對(duì)外的電路連接。
12.根據(jù)權(quán)利要求5所述的裸晶，其特征在于，該裸晶的正面設(shè)有電路銜接點(diǎn)，且該裸晶的封裝結(jié)構(gòu)是以裸晶正面及制程基材背面的電路銜接點(diǎn)構(gòu)成對(duì)外的電路連接。
全文摘要
一種裸晶的制造方法，在裸晶的制備過程中先對(duì)制程基材預(yù)制貫穿該制程基材的半穿隧式電路接點(diǎn)，再繼續(xù)進(jìn)行裸晶制備過程，使得所制成的裸晶至少具有一個(gè)半穿遂式電路接點(diǎn)貫穿的裸晶的制程基材，但不貫穿該裸晶，且該半穿遂式電路接點(diǎn)的一端構(gòu)成該制程基材背面的電路銜接點(diǎn)，而半穿遂式電路接點(diǎn)的另一端與該裸晶的內(nèi)層電路相連接；這種裸晶結(jié)構(gòu)具有多樣性的電路銜接點(diǎn)布局及設(shè)計(jì)，可以減少裸晶的封裝體積，而且更容易做裸晶的堆棧封裝及系統(tǒng)整合封裝。
文檔編號(hào)H01L21/60GK1851865SQ200610078458
公開日2006年10月25日 申請(qǐng)日期2006年5月26日 優(yōu)先權(quán)日2006年5月26日
發(fā)明者董玟昌 申請(qǐng)人:董玟昌