專利名稱：微細圖案形成方法
技術領域：
本發(fā)明涉及一種微細圖案形成方法。
背景技術：
通常，為了制造半導體器件，要進行在層積在半導體晶片(下面稱為“晶片”)上的薄膜上形成所需的微細圖案的蝕刻處理。在該蝕刻處理中，為了形成微細圖案電路，使用光刻(photolithography)技術。具體地說，首先，在作為蝕刻對象的被蝕刻層上均勻地涂布光致抗蝕劑材料，干燥后，實施向該光致抗蝕劑膜上照射規(guī)定波長的光的曝光處理，轉印微細電路等圖案。
例如，在光致抗蝕劑材料是正型的情況下，通過顯像處理除去光致抗蝕劑膜上被光線照射的部分，形成圖案化的掩模層。接著，使用該掩模層作為掩模實施等離子體蝕刻處理等，由此，將被蝕刻層刻畫出期望的圖案。
在這樣使用光刻技術形成各種圖案的半導體器件的制造領域中，圖案尺寸的微細化和集成化日益發(fā)展。例如，對于半導體裝置，伴隨著其設計規(guī)則的微細化，各圖案的尺寸也不斷變小。但是，微細化的程度與光刻技術的分辨率相關，能夠由光刻法形成的尺寸成為微細加工的極限。
最近，已提出在曝光光源中使用KrF受激準分子激光器(248nm)或ArF受激準分子激光器(193nm)的曝光方法，但即使使用這樣的曝光技術，在以往的方法中，對單獨配線，大約60nm寬的微小尺寸(Critical DimensionsCD，臨界尺寸)是極限。另外，也嘗試過同時使用變形照明或移相法，但在變形照明時，由于將一部分光源遮住，有曝光時間延長、生產(chǎn)能力降低的問題，另外，根據(jù)移相法，雖然分辨率提高，但有掩模制造方法變得非常復雜的問題。因此，在專利文獻1中，公開了向抗蝕劑膜中注入離子后，蝕刻出期望的圖案的方法。

發(fā)明內容
這樣，在半導體器件的制造領域中，已采取了用于進行微細加工的各種對策，但在通常的加工中，CD 60nm左右的寬度依然是極限。例如是作為半導體器件的MOSFET的情況下，試圖通過縮短柵的長度來提高性能，但現(xiàn)在的曝光技術難以制成50nm以下的短柵。
本發(fā)明是鑒于這樣的問題而做出的發(fā)明，其目的在于提供一種能夠進行微細加工的微細圖案形成方法。
為了解決上述課題，根據(jù)本發(fā)明，提供一種微細圖案形成方法，其特征在于，具有在圖案化的掩模層的側壁上堆積等離子體反應生成物，使上述掩模層的圖案寬度變寬的第一工序；以上述圖案寬度變寬的掩模層作為掩模，對第一被蝕刻層進行蝕刻的第二工序；在進行了上述蝕刻的第一被蝕刻層上產(chǎn)生的間隙中埋入掩模材料的第三工序；保留埋入上述間隙中的掩模材料，對上述第一被蝕刻層進行蝕刻的第四工序；和以上述保留的掩模材料作為掩模，對第二被蝕刻層進行蝕刻的第五工序。
按照該方法，通過將圖案寬度變寬的掩模層作為掩模對第一被蝕刻層進行蝕刻，能夠在第一被蝕刻層上形成寬度窄的間隙。然后，通過以埋入該間隙中的掩模材料作為掩模，能夠使第二被蝕刻層形成與在第一被蝕刻層上形成的間隙同樣程度的寬度窄的圖案。
在該方法中，上述掩模層由例如光致抗蝕劑材料構成。該光致抗蝕劑材料只要對ArF光是感光型的即可。在上述第一工序中，可以使用例如CF系氣體、CHF系氣體或CH系氣體中的任何一種作為處理氣體。例如，如果使用CHF3作為處理氣體，則在第一工序中，掩模層的圖案寬度有效地擴張。例如上述間隙的寬度能夠達到50nm以下。上述第二工序，也能夠通過在對掩模層的下方形成的防反射層進行蝕刻后、對第一被蝕刻層進行蝕刻來進行。在此情況下，能夠采用有機系的防止反射膜。上述第三工序，例如可以通過在以覆蓋第一被蝕刻層的方式將堆積物堆積后，利用CMP處理或回蝕處理，使得上述第一被蝕刻層露出來進行。在上述第三工序中，埋入上述間隙中的掩模材料，可以是與上述第一被蝕刻層不同的材質。上述第一被蝕刻層與上述第二被蝕刻層是相同的材質，上述第一被蝕刻層與上述第二被蝕刻層之間可以形成蝕刻停止層。在此情況下，上述第五工序，可以通過除去在第一被蝕刻層的下方形成的蝕刻停止層之后，對第二被蝕刻層進行蝕刻來進行。上述第一被蝕刻層和上述第二被蝕刻層是多晶硅，上述蝕刻停止層可以是硅氧化膜或硅氮化膜。上述第一被蝕刻層是低介電常數(shù)膜材料，上述第二被蝕刻層是多晶硅，而上述掩模材料可以是無定形碳。在上述第五工序之后，還可以具有除去掩模材料的第六工序。
根據(jù)本發(fā)明，通過利用寬度窄的間隙形成寬度窄的掩模，從而能夠形成微細的圖案。


圖1是用來實施本發(fā)明的實施方式的微細圖案形成方法的等離子體處理裝置的概略結構圖。
圖2是表示利用圖1所示的等離子體處理裝置進行蝕刻處理的被處理體的膜結構的概略截面圖。
圖3是本發(fā)明的實施方式的微細圖案形成方法的工序說明圖。
圖4是本發(fā)明的實施方式的微細圖案形成方法的工序說明圖。
符號說明W 晶片1 等離子體處理裝置10 腔室(chamber)13 基座35 上部電極44 處理氣體供給源70 硅基板71 絕緣層72 第二被蝕刻層73 蝕刻停止層74 第一被蝕刻層
75 防止反射膜76 掩模層80 間隙81 掩模材料具體實施方式
下面，參照附圖詳細說明本發(fā)明的優(yōu)選實施方式。此外，在本說明書和附圖中，對具有實質上相同的功能結構的結構要素，標注相同的符號，省略重復說明。
作為實施本實施方式的微細圖案形成方法的等離子體處理裝置的一個例子，將平行平板型的等離子體處理裝置1的概略結構示于圖1。
該等離子體處理裝置1具有由例如表面被陽極氧化處理(鋁陽極化處理)的鋁構成的腔室(處理容器)10，該腔室10被接地。在腔室10內的底部，經(jīng)過陶瓷等絕緣板11設有用來載置作為被處理體的半導體晶片(下面稱為“晶片”)W的基座支持臺12。在該基座支持臺12上，設有構成下部電極的基座13。該基座13與高通濾波器(HPF)14連接。
在基座支持臺12的內部，設有溫度調節(jié)介質室20。于是，溫度調節(jié)介質經(jīng)過導入管21導入到溫度調節(jié)介質室20中，進行循環(huán)，從排出管22排出。通過這樣的溫度調節(jié)介質的循環(huán)，能夠將基座13調節(jié)到期望的溫度。
基座13的上側中央部形成為凸狀的圓板狀，其上設有與晶片W大致相同形狀的靜電卡盤25。靜電卡盤25形成為電極26存在于絕緣材料中間的結構。靜電卡盤25由與電極26連接的直流電源27施加例如2.5kV的直流電壓。由此，晶片W被靜電吸附在靜電卡盤25上。
于是，絕緣板11、基座支持臺12、基座13和靜電卡盤25形成了用于向作為被處理體的晶片W的背面供給傳熱介質(例如He氣等背面氣體)的氣體通路28。通過該傳熱介質，基座13和晶片W之間進行熱傳導，晶片W被維持在規(guī)定的溫度。
在基座13的上端周邊部，以包圍靜電卡盤25上載置的晶片W的方式配置有環(huán)狀的聚焦環(huán)30。該聚焦環(huán)30由陶瓷或石英等絕緣材料，或者導電性材料構成。通過配置聚焦環(huán)30，蝕刻的均勻性提高。
另外，在基座13的上方，設有與該基座13平行相對的上部電極35。該上部電極35通過絕緣材料36被支持在腔室10的內部。上部電極35由構成與基座13相對的面并具有多個排出孔37的電極板38、和支持該電極板38的電極支持體39構成。電極板38由例如石英構成，電極支持體39由例如表面被鋁陽極化處理的鋁等導電性材料構成。此外，基座13和上部電極35之間的間隔可以調節(jié)。
在上部電極35的電極支持體39的中央，設有氣體導入口40。該氣體導入口40與氣體供給管41連接。該氣體供給管41進一步通過閥門42和質量流量控制器43與處理氣體供給源44連接。
從該處理氣體供給源44供給用于進行等離子體蝕刻的蝕刻氣體。此外，圖1只顯示了由氣體供給管41、閥門42、質量流量控制器43和處理氣體供給源44等構成的一個處理氣體供給系統(tǒng)，但等離子體處理裝置1具有多個處理氣體供給系統(tǒng)。例如，CF4、CHF3、C4F8、N2、O2、Cl2、HBr和Ar等處理氣體，各自獨立地進行流量控制并被供給到腔室10內。
腔室10的底部連接有排氣管50，該排氣管50與排氣裝置51連接。排氣裝置51具有渦輪分子泵等真空泵，將腔室10內調節(jié)到規(guī)定的減壓氣氛(例如0.67Pa以下)。另外，在腔室10的側壁上設有閘閥52。通過開啟該閘閥52，能夠將晶片W搬送到腔室10內和從腔室10內搬出晶片W。此外，晶片W的搬送例如可以使用晶片盒。
上部電極35與第一高頻電源55連接，在其供電線上插入有第一匹配器56。另外，上部電極35與低通濾波器(LPF)57連接。該第一高頻電源55能夠輸出具有50～150MHz范圍的頻率的電力。通過這樣向上部電極35施加高頻電力，能夠在腔室10內形成處于優(yōu)選的離解狀態(tài)而且高密度的等離子體，與以往相比，能夠進行低壓條件下的等離子體處理。第一高頻電源55輸出電力的頻率，優(yōu)選為50～80MHz，典型地調節(jié)為如圖所示的60MHz或其附近的頻率。
作為下部電極的基座13與第二高頻電源60連接，在其供電線上插入有第二匹配器61。該第二高頻電源60能夠輸出具有幾百kHz～十幾MHz范圍的頻率的電力。通過向基座13施加上述范圍的頻率的電力，不會對作為被處理體的晶片W帶來損害而能夠帶來適當?shù)碾x子作用。第二高頻電源60輸出電力的頻率，典型地調節(jié)為如圖所示的13.56MHz或2MHz等。
接著，一邊參照圖2一邊對作為利用圖1所示的等離子體處理裝置1進行蝕刻處理的被處理體的一個例子的晶片W的膜結構進行說明。
如圖2所示，作為該實施方式中所示的被處理體的晶片W，在硅基板70上，具有依次疊層的絕緣層71、第二被蝕刻層72和蝕刻停止層73，在蝕刻停止層73上還具有依次疊層的第一被蝕刻層74、防止反射膜75和掩模層76。
掩模層76由光致抗蝕劑材料構成。構成該掩模層76的光致抗蝕劑材料是對例如ArF光(波長193nm)感光型的材料，其厚度為例如200～260nm。
防止反射膜(Bottom Anti-Reflecting CoatingBARC，底部抗反射涂層)75，為了在用ArF光等對掩模層76進行曝光時，吸收曝光光線從而抑制來自底層的反射光，被配置在掩模層76的下面。由于設置了該防止反射膜75，使得更微細的圖案成為可能。此外，這里的防止反射膜75的厚度為例如40～90nm。
第一被蝕刻層74由例如多晶硅構成，其厚度為例如50～150nm。
蝕刻停止層73由例如TEOS(TetraEthyl OrthoSilicate原硅酸四乙酯)構成，在對第一被蝕刻層74進行蝕刻時，作為蝕刻停止層起作用。此外，這里的蝕刻停止層的厚度為例如10～30nm。
第二被蝕刻層72由例如多晶硅構成，其厚度為例如100～150nm。另外，絕緣層71由例如硅氧化膜構成，其厚度為例如1～2nm。例如，在由晶片W制造作為晶體管的MOSFET時，第二被蝕刻層72成為柵電極，絕緣層71成為柵氧化膜。
具有如上所述的膜結構的晶片W，在利用等離子體處理裝置1進行蝕刻處理之前，要預先實施光刻處理。該光刻處理對掩模層76進行，在掩模層76上形成例如線條-間隙圖案。
將實施光刻時的晶片W的縱截面示于圖3(a)。如該圖(a)所示，在通過光刻處理而圖案化的掩模層76上，形成了具有規(guī)定間隔L的間隙80。該間隙80的間隔L為例如130nm左右。
這樣，首先，在第一工序中，在光刻工序中預先被圖案化的掩模層76的側壁上堆積等離子體反應生成物，設定工藝條件使得掩模層76的各圖案寬度增大。在此情況下，設定工藝條件，不僅使得圖案寬度增大，而且使得掩模層76的各圖案之間形成的間隙80的間隔L在第一工序結束時達到期望的長度。將第一工序中的具體的工藝條件的例子示于下面。此外，在該第一工序中，配置在掩模層76下面的防止反射膜75幾乎沒有被蝕刻。
處理氣體CHF3(流量200sccm)腔室內壓力10mTorr在上部電極上施加的高頻電力200W在下部電極上施加的高頻電力100WHe氣壓力(中心/邊緣)3/3Torr腔室內溫度(頂部/壁/底部)80/60/30℃處理(堆積)時間185sec在上述工藝條件下實施第一工序時，通過在掩模層76的側壁上堆積等離子體反應生成物，如圖3(b)所示，掩模層76的圖案寬度增加，在掩模層76的各圖案之間形成的間隙80的間隔L變窄到例如50nm左右。
此外，關于該第一工序的處理時間(185sec)，例如，基于如下的方法來決定。即，預先使用具有同樣的膜結構的晶片試樣，測定掩模層的圖案寬度(初期值)。接著，在相同的條件下實施第一工序，在適當?shù)臅r間停止處理，測定此時掩模層的圖案寬度。求出此時測定出的圖案寬度與初期值的差。然后，如果根據(jù)該圖案寬度差和處理時間計算出第一工序中掩模層的圖案寬度增加率(線段的斜率)，則可以按照該增加率調節(jié)掩模層76的各圖案之間形成的間隙80的間隔L。此外，也可以通過改變各種工藝參數(shù)來調節(jié)處理時間(第一工序的實施時間)。
可是，在光刻工序中，在由光致抗蝕劑材料構成的掩模層76上形成線條-間隙圖案時，線條端(側壁部分)沒有做成完全的直線，而是產(chǎn)生輕微的粗糙(起伏)，這成為線條邊緣粗糙度(LERLine EdgeRoughness)的主要原因。LER很小，通常只有幾nm左右，但是圖案的微細化進步時，這樣的數(shù)量級也不能忽視。為了制造具有更高性能的超微細半導體裝置，必須降低LER。關于這一點，根據(jù)本實施方式，在第一工序中掩模層76的圖案寬度變寬，與此相伴，也實現(xiàn)了線條端的平坦化。
這樣，在結束第一工序時，掩模層76的圖案寬度變寬，掩模層76的各圖案間形成的間隙80的間隔L變窄到例如50nm左右，而且LER降低。然后，在接下來的第二工序中，使用圖案寬度一致的掩模層76作為掩模，對防止反射膜75和第一被蝕刻層74進行蝕刻。
在該第二工序中，以在上述的第一工序中圖案寬度變寬的掩模層76作為掩模，首先，如圖3(c)所示，對在掩模層76的下面形成的防反射層75進行蝕刻，然后，如圖3(d)所示，對第一被蝕刻層74進行蝕刻。將對防反射層75進行蝕刻時的具體的工藝條件的例子示于下面。
處理氣體CF4(流量40sccm)+O2(流量40sccm)腔室內壓力20mTorr在上部電極上施加的高頻電力600W在下部電極上施加的高頻電力100W此外，在第二工序中，當檢測出作為防反射層75的底層的第一被蝕刻層74露出以后，接著對第一被蝕刻層74進行蝕刻。將第一被蝕刻層74為多晶硅時的具體的蝕刻條件的例子示于下面。
處理氣體HBr(流量400sccm)+O2(流量2sccm)腔室內壓力30mTorr在上部電極上施加的高頻電力200W在下部電極上施加的高頻電力150W在上述工藝條件下實施第二工序時，如圖3(d)所示，間隔L被變窄到例如50nm左右的間隙80，一直達到第一被蝕刻層74中，第一被蝕刻層74以同樣的間隔L被圖案化。
接著，在第三工序中，在通過上述蝕刻而達到第一被蝕刻層74的間隙80中埋入掩模材料。在該第三工序中，通過預先進行灰化處理，如圖3(e)所示，除去掩模層76和防反射層75。這樣，由于露出了第一被蝕刻層74，如圖3(f)所示，以覆蓋第一被蝕刻層74的方式在晶片W上整體堆積作為掩模材料81的堆積物，在第一被蝕刻層74的各圖案之間形成的間隙80中埋入掩模材料81。其后，進行CMP處理或回蝕處理，除去覆蓋第一被蝕刻層74上表面的掩模材料81，如圖4(g)所示，露出第一被蝕刻層74。在該第三工序中，用于掩模材料81的堆積物是例如硅氧化膜，通過基于TEOS(TetraEthyl OrthoSilicate原硅酸四乙酯)和氧的等離子體CVD法或者使用TEOS和臭氧的常壓CVD法堆積。另外，也可以堆積硅氮化膜代替硅氧化膜。
接著，在第四工序中，如圖4(h)所示，對第一被蝕刻層74進行蝕刻，保留在第一被蝕刻層74上形成的各間隙80中埋入的掩模材料81。這樣，通過蝕刻除去第一被蝕刻層74，成為在蝕刻停止層73上只留下寬度L縮小到例如50nm左右的掩模材料81的狀態(tài)。此外，將在該第四工序中第一被蝕刻層74為多晶硅時的具體的蝕刻條件的例子示于下面。
處理氣體HBr(流量400sccm)+O2(流量2sccm)腔室內壓力30mTorr在上部電極上施加的高頻電力200W在下部電極上施加的高頻電力150W接著，在第五工序中，以蝕刻停止層73上殘留的掩模材料81作為掩模，對第二被蝕刻層72進行蝕刻。此時，首先，以蝕刻停止層73上殘留的掩模材料81作為掩模，如圖4(i)所示，將蝕刻停止層73蝕刻除去，其后，如圖4(j)所示，對第二被蝕刻層72進行蝕刻。將蝕刻停止層73為硅氧化膜時的具體的蝕刻條件的例子示于下面。
處理氣體C4F8(流量20sccm)+Ar(流量400sccm)腔室內壓力50mTorr在上部電極上施加的高頻電力600W在下部電極上施加的高頻電力500W此外，在第五工序中，在檢測出作為蝕刻停止層73的底層的第二被蝕刻層72露出之后，接著對第二被蝕刻層72進行蝕刻。第二被蝕刻層72為多晶硅的情況下的具體蝕刻條件的例子示于下面。
處理氣體HBr(流量400sccm)+O2(流量2sccm)
腔室內壓力30mTorr在上部電極上施加的高頻電力200W在下部電極上施加的高頻電力150W在該第五工序中，通過以寬度L縮小到例如50nm左右的掩模材料81作為掩模進行蝕刻，能夠將蝕刻停止層73和第二被蝕刻層72圖案化成為與掩模同樣的例如50nm左右的寬度L。
接著，在第六工序中，通過灰化處理，除去掩模材料81和蝕刻停止層73。由此，如圖4(k)所示，成為在絕緣層71上只留下被圖案化至寬度縮小為例如50nm左右的第二被蝕刻層72。
如上所述，根據(jù)該實施方式的微細圖案形成方法，在由光刻處理產(chǎn)生的圖案中，即使在掩模層76上形成的間隙80的間隔L為例如130nm左右的情況下，也能夠將第二被蝕刻層72圖案化至縮小到例如50nm左右。這樣，能夠形成超過光刻處理的極限分辨率的微細圖案。通過利用該微細圖案形成方法，即使在形成例如作為半導體器件的MOSFET的柵的情況下，也有可能實現(xiàn)CD為20nm寬度左右的微細加工。
另外，根據(jù)該微細圖案形成方法，即使在使用光刻技術進行圖案化的掩模層76的圖案寬度有偏差的情況下，也能夠消除該偏差，并在晶片W整體上形成均勻的電路。因此，除了MOSFET的柵以外，也適用于形成細的配線電路等。
以上參照附圖對本發(fā)明的優(yōu)選實施方式進行了舉例說明，但本發(fā)明并不限于在此說明的實施方式。在權利要求記載的范疇內能夠想到的各種變更例或修正例，對本領域的專業(yè)人員都是顯而易見的，它們當然都屬于本發(fā)明的技術范圍。
例如，在圖示的方式中，通過在掩模層76下面配置防止反射膜75，在對掩模層76進行曝光時，能夠抑制來自底層的反射光從而得到微細的圖案，但也可以省略防止反射膜75。在此情況下，在上述第二工序中，對防反射層75進行蝕刻的工序就可省略。另外，所舉例子中在第一被蝕刻層74和第二被蝕刻層72之間具有蝕刻停止層73，但通過適當選擇第一被蝕刻層74和第二被蝕刻層72的材質，能夠省略蝕刻停止層73。在此情況下，在上述第二工序中，對蝕刻停止層73進行蝕刻的工序可省略。例如，如果用低介電常數(shù)膜材料(所謂的Low-k膜材料)構成第一被蝕刻層74，用多晶硅構成第二被蝕刻層72，則能夠省略蝕刻停止層73。作為低介電常數(shù)膜材料，有SiOF(SFG)系、SiOC(Carbon-deped SiO2)系、硅氧烷系(Si-O-Si)的HSQ(Hydrogen-SilsesQuioxane)和MSQ(Methyl-hydrogen-SilsesQuioxane)等。另外，有時也采用該硅氧烷系以外的有機系的材料。此外，這樣第一被蝕刻層74為低介電常數(shù)膜材料、第二被蝕刻層72為多晶硅的情況下，作為埋入間隙80的掩模材料，可以使用例如無定形碳。
在上述第一工序中記載的是用CHF3氣體作為處理氣體，但本發(fā)明并不限于此，也可以使用其它的CHF系氣體、CF系氣體、CH系氣體等作為處理氣體。即，可以選擇在掩模層76的側壁上堆積反應生成物的其它處理氣體。
產(chǎn)業(yè)上的可利用性本發(fā)明能夠適用于例如將處理氣體等離子體化以對被處理體實施蝕刻處理的微細圖案形成方法。
權利要求
1.一種微細圖案形成方法，其特征在于，具有在圖案化的掩模層的側壁上堆積等離子體反應生成物，使所述掩模層的圖案寬度變寬的第一工序；以所述圖案寬度變寬的掩模層作為掩模，對第一被蝕刻層進行蝕刻的第二工序；在進行了所述蝕刻的第一被蝕刻層上產(chǎn)生的間隙中埋入掩模材料的第三工序；保留埋入所述間隙中的掩模材料，對所述第一被蝕刻層進行蝕刻的第四工序；和以所述保留的掩模材料作為掩模，對第二被蝕刻層進行蝕刻的第五工序。
2.如權利要求1所述的微細圖案形成方法，其特征在于所述掩模層由光致抗蝕劑材料構成。
3.如權利要求1或2所述的微細圖案形成方法，其特征在于在所述第一工序中，使用CF系氣體、CHF系氣體、或CH系氣體中的任一種作為處理氣體。
4.如權利要求1～3中任一項所述的微細圖案形成方法，其特征在于所述間隙的寬度為50nm以下。
5.如權利要求1～4中任一項所述的微細圖案形成方法，其特征在于所述第二工序，通過在對掩模層的下方形成的防反射層進行蝕刻后、對第一被蝕刻層進行蝕刻來進行。
6.如權利要求1～5中任一項所述的微細圖案形成方法，其特征在于所述第三工序，通過在以覆蓋第一被蝕刻層的方式將堆積物堆積后，利用CMP處理或回蝕處理使得所述第一被蝕刻層露出來進行。
7.如權利要求1～6中任一項所述的微細圖案形成方法，其特征在于在所述第三工序中，埋入所述間隙中的掩模材料是與所述第一被蝕刻層不同的材質。
8.如權利要求1～7中任一項所述的微細圖案形成方法，其特征在于所述第一被蝕刻層和所述第二被蝕刻層是相同的材質，在所述第一被蝕刻層和所述第二被蝕刻層之間形成有蝕刻停止層。
9.如權利要求8所述的微細圖案形成方法，其特征在于所述第五工序通過除去在第一被蝕刻層的下方形成的蝕刻停止層之后，對第二被蝕刻層進行蝕刻來進行。
10.如權利要求8或9所述的微細圖案形成方法，其特征在于所述第一被蝕刻層和所述第二被蝕刻層為多晶硅，所述蝕刻停止層為硅氧化膜或硅氮化膜。
11.如權利要求1～7中任一項所述的微細圖案形成方法，其特征在于所述第一被蝕刻層為低介電常數(shù)膜材料，所述第二被蝕刻層為多晶硅，所述掩模材料為無定形碳。
12.如權利要求1～11中任一項所述的微細圖案形成方法，其特征在于所述第五工序之后，還具有除去掩模材料的第六工序。
全文摘要
本發(fā)明提供一種能夠進行微細加工的微細圖案形成方法，其特征在于，具有在圖案化的掩模層(76)的側壁上堆積等離子體反應生成物，使掩模層(76)的圖案寬度變寬的第一工序；以圖案寬度變寬的掩模層(76)作為掩模，對第一被蝕刻層(74)進行蝕刻的第二工序；在進行了蝕刻的第一被蝕刻層(74)上產(chǎn)生的間隙(80)中埋入掩模材料(81)的第三工序；保留埋入間隙(80)中的掩模材料，對第一被蝕刻層(74)進行蝕刻的第四工序；和以保留的掩模材料(81)作為掩模，對第二被蝕刻層(72)進行蝕刻的第五工序。
文檔編號H01L21/00GK1832105SQ20061005772
公開日2006年9月13日 申請日期2006年2月23日 優(yōu)先權日2005年3月9日
發(fā)明者櫛引理人, 清水昭貴 申請人:東京毅力科創(chuàng)株式會社