專利名稱：一種具有窗口的雙介質soi耐壓結構及其soi功率器件的制作方法
技術領域：
具有窗口的雙介質SOI耐壓結構及其采用這種耐壓層結構的SOI功率器件，屬于半導體功率器件技術領域，它特別涉及SOI(Semiconductor On Insulator)功率器件耐壓技術領域。
背景技術：
SOI(Silicon on Insulator)功率器件(簡稱SOI功率器件)具有更高的工作速度和集成度、更好的絕緣性能、更強的抗輻射能力以及無可控硅自鎖效應，因此SOI功率器件在VLSI領域的應用得到廣泛關注。但SOI器件有兩個重要缺點較低的擊穿電壓和自熱效應。SOI器件的擊穿電壓取決于橫向擊穿電壓和縱向擊穿電壓的較低者。SOI功率器件的橫向耐壓設計沿用成熟的Si基器件橫向耐壓設計原理和技術，如RESURF原理和結終端技術。但由于結構和工藝的限制，如何提高器件的縱向耐壓，成為SOI橫向功率器件研究中的一個難點。
典型的常規(guī)SOILDMOS的結構如圖1所示，1為襯底層，2為介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極。n+下縱向電場分布如圖2所示，常規(guī)SOI結構的縱向擊穿電壓主要由S層和I層承擔，根據(jù)高斯定理，縱向擊穿時的絕緣層電場為Ei＝εsEC.s/εi≈3EC.s，其中，EC.s是S層(Semiconductor層)的臨界擊穿電場，εs和εi分別是S層和I層(Insulator層)的介電常數(shù)，從而縱向耐壓為VBO＝EC.s(0.5ts+3ti)(1)其中ti和ts分別是I層和S層的厚度?？梢姡琁層電場受S層擊穿電場的限制，縱向耐壓隨S層厚度和I層厚度的增加而提高，且同樣厚度的I層耐壓為S層的6倍，但受器件結構和工藝的限制，S層和I層都不能太厚。這是因為S層太厚，將為介質隔離帶來困難；I層太厚，不僅工藝實施難度大，而且不利于器件散熱。這方面的內(nèi)容可見參考文獻F.Udrea，D.Garner，K.Sheng，A.Popescu，H.T.Lim and W.I.Milne，“SOI power devices”，Electronics &Communication Engineering Journal，pp27-40(2000)；或，Warmerdan Land Punt，W.，“High-voltage SOI for single-chip power”，Eur.Semicond.，June 1999，pp19-20(1999)。
為了提高SOI器件縱向耐壓，學者們提出了一系列器件結構。如美國專利YasuhiroUemoto，Katsushige Yamashlta，Takashi Miura，United states Patent，6，531738，Mar.11，2003，如圖3所示，在氧化層2和頂層硅7之間插入一層p+耐壓層12，使得漂移區(qū)耗盡而p+層不完全耗盡，且源端下的p+層耗盡區(qū)比漏端下的p+層耗盡區(qū)寬，這有利于頂層硅的耗盡層在漂移區(qū)均勻的擴展，從而提高器件耐壓。這種器件結構可將擊穿電壓從常規(guī)結構的200V提高到400V。文獻N.Yasuhara，A.Nakagawa and K.Fumkawa，“SOI device structures implementing 650Vhigh voltage output devices on VLSIs”，IEDM Tech.Dig.，pp141～144，(1991)則是在氧化層2和頂層硅3之間插入一層n+耐壓層13，如圖4所示，n+層在增強埋氧層電場強度的同時屏蔽了埋氧層高電場對Si有源層的影響，從而避免器件過早在Si/SiO2界面的Si側擊穿，在ts＝20μm，ti＝3μm的情況下得到了650V的耐壓。但為了有效提高耐壓，要求p+層和n+層的濃度高、厚度薄，且漂移區(qū)要滿足RESURF(REduce SURface electric Field)原理，所以p+層和n+層厚度和濃度需要準確控制，否則容易導致表面提前擊穿。文獻S.Merchant，E.Arnold，H.Baumgart，et al.Realization of high breakdown voltage(＞700V)in thin SOI device.InProcISPSD，1991，31-35采用超薄漂移區(qū)(ts＝0.1um)線性摻雜，利用薄Si層臨界擊穿電場顯著增加而提高埋氧層電場和器件耐壓，但源端極低的漂移區(qū)濃度使得源端形成“熱點”而提前擊穿。文獻羅小蓉等，可變低k介質層SOI高壓器件的耐壓特性，半導體學報，2006；27(5)881-85，采用低k介質作為埋層而提高埋層電場和器件耐壓，但低k介質SOI與常規(guī)CMOS工藝兼容方面遇到挑戰(zhàn)。文獻J.M.Park，T.Grasser，H.Kosina，S.Selberherr.A numerical study ofpartial-SOILDMOSFETs，Solid-State Electronics，2003，47275-281中partial SOI(PSOI)結構利用埋層和襯底共同承受耐壓，既能提高器件耐壓，又能利用硅窗口克服自熱效應。然而對于傳統(tǒng)PSOI結構，600V以上的耐壓需要4μm以上的埋氧層且為薄漂移區(qū)線性摻雜才能實現(xiàn)，工藝難度相對較大，相關內(nèi)容可參見Tadikonda R，Hardikar S，Narayanan EMS.Realizing highbreakdown voltages(＞600V)in partial SOI technology.Solid-State Electronics，2004，481655。同時，PSOI也犧牲了SOI寄生電容小、無襯底漏電流的優(yōu)點。

發(fā)明內(nèi)容
本發(fā)明針對上述SOI器件低縱向耐壓和自熱效應兩個缺點，提出一種具有窗口的雙介質層SOI耐壓結構，以及采用這種耐壓結構的功率器件，其耐壓比常規(guī)結構SOI器件的耐壓大大提高；同時，在相同耐壓情況下，因介質層更薄且第一層介質有窗口而使自熱效應顯著降低。
為解決上述技術問題，本發(fā)明采用的技術方案如下一種具有窗口的雙介質SOI耐壓層結構，包括襯底層1、介質埋層2、14、有源半導體層3，其特征在于介質埋層包括第一介質層2和第二介質層14，第一介質層2與第二介質層14之間設有中間層15，第一介質層2另一側與有源半導體層3相連，第二介質層14另一側與襯底層相連；所述第一層介質2層具有填充有中間層材料或有源層材料的窗口A。
所述窗口A設置在SOI器件源區(qū)、陰極或陽極下方或下方附近。
所述有源半導體層材料為Si或SiC半導體材料，或其他半導體材料。
所述中間層的材料為半導體材料或半絕緣材料，如摻雜或不摻雜的多晶硅。
所述兩層介質埋層采用Si02或Si3N4，也可以采用其它絕緣材料。
所述兩層介質埋層材料為同種絕緣材料或為異種絕緣材料。
一種具有窗口的雙介質SOI功率器件，其耐壓層包括襯底層1、介質層2、14、有源半導體層3，其特征在于介質層有第一介質層2和第二介質層14，第一介質層2與第二介質層14之間設有中間層15，第一介質層2另一側與有源半導體層3相連，第二介質層14另一側與襯底層相連；所述第一層介質2層具有填充有中間層材料或有原層材料的窗口A。
所述窗口A設置在SOI器件源區(qū)、陰極或陽極下方或下方附近。
所述有源半導體層材料為Si或SiC半導體材料，或其他半導體材料。
所述中間層的材料為半導體材料或半絕緣材料，如摻雜或不摻雜的多晶硅。
所述兩層介質層采用SiO2或Si3N4，也可以采用其它絕緣材料。
所述兩層介質層材料為同種絕緣材料或為異種絕緣材料。
本發(fā)明的有益效果及本發(fā)明的工作原理下面以SOI LDMOS為例，對上述耐壓層的工作機理進行詳細說明。
在縱向，電場作用使中間層上下界面形成界面電荷，從而提高了介質層電場強度，尤其是第二層介質的電場強度(如圖7所示)，使第二層介質承受電壓增加，從而提高器件耐壓。在橫向，窗口的存在調(diào)制了漂移區(qū)電場，使有源層等勢線均勻分布如圖8a所示。仿真結果表明，第二層介質的電勢被鉗位，此電勢為窗口靠近源端某點的電勢(見圖6)，因此第二層介質上的電壓降與其厚度無關，僅由源端介質長度即窗口位置和長度決定。由此可見，在確保第二層介質不擊穿的前提下，第二層介質的厚度可以較薄。通過優(yōu)化窗口的位置和長度，使第二層介質電場臨界化以獲得較高的擊穿電壓。而該器件結構的自熱效應取決于第二層介質的厚度，所以本發(fā)明提出的器件結構能夠緩解自熱效應。綜上，本發(fā)明提出的具有窗口的雙介質層SOI功率器件結構在提高耐壓的同時緩解了自熱效應，其工藝與常規(guī)CMOS工藝兼容。


圖1是常規(guī)SOILDMOS器件結構示意圖。
其中，1為襯底層，2為介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極。
圖2是常規(guī)SOILDMOS器件的縱向電場分布示意圖。
圖3是具有p+緩沖層的SOILDMOS器件結構示意圖。
其中，1為襯底層，2為介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極，12為p+緩沖層。
圖4是具有n+緩沖層的SOILDMOS器件結構示意圖。
其中，1為襯底層，2為介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極，13為n+緩沖層。
圖5是本發(fā)明所述的具有開窗口雙介質層的SOI結構其中，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，14為第二介質層(埋層)，15為中間層，A為位于第一層介質層的窗口。
圖6是本發(fā)明所述的具有開窗口雙介質層的SOILDMOS器件結構示意圖。
其中，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極，14為第二介質層(埋層)，15為中間層，A為位于第一層介質層的窗口。
圖7是本發(fā)明所述的具有開窗口雙介質層SOILDMOS在反向擊穿時候的縱向電場。
圖8a是常規(guī)SOILDMOS在反向擊穿時候的二維電勢圖。
圖8b是本發(fā)明所述的具有開窗口雙介質層SOILDMOS在反向擊穿時候的二維電勢圖。
圖8中每相鄰兩根等勢線之間電勢差為15V圖9是本發(fā)明所述的具有開窗口雙介質層的SOIIGBT器件結構示意圖。
其中，1為襯底層，2為第一層介質層，3為有源半導體層(S層)，6為柵電極，7為p(或n)阱，8為n+(或p+)陰極區(qū)，9為n+(或p+陽極區(qū)，14為第二介質層(埋層)，15為中間層，A為位于第一層介質層的窗口。17為陽極，18為陰極，19為p(或n)阱。
圖10是本發(fā)明所述的具有開窗口雙介質層的VLk SOI PN二極管器件結構示意圖。
其中，1為襯底層，2為第一層介質層，3為有源半導體層(S層)，14為第二介質層(埋層)，15為中間層，A為位于第一層介質層的窗口，20為陽極，21為陰極，22為p(或n)阱，23為p+(或n+)陽極區(qū)，24為n+(或p+陰極區(qū)。
具體實施例方式
本發(fā)明提供了一種用于功率器件的具有窗口的雙介質層SOI結構，以及采用具有窗口的雙介質層SOI結構的SOI功率器件。如圖5所示，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，14為第二介質層(埋層)，15為中間層，其中第一層介質層有一個窗口A里面可以填滿中間層材料或者有源層材料。該窗口可理解為第一層介質層上開的孔。
所述窗口A的設置相對于LDMOSFET器件設置在SOI器件源區(qū)下方或下方附近；相對于pn結二極管，pin結二極管設置在陰極下方或下方附近相對于IGBT器件設置在陽極下方或下方附近。
具有窗口的雙介質層的SOI功率器件其有源層可以是Si，SiC或者其它的半導體材料，介質層材料可以是SiO2、Si3N4或其它介質材料；中間層的材料可以是半導體材料或半絕緣材料，如摻雜或不摻雜的多晶硅。
具有開窗口雙介質層的SOI功率器件，其窗口大小、窗口位置可以根據(jù)有源層厚度、濃度，以及陰極陽極施加的電壓進行調(diào)整、優(yōu)化，使性能達到最優(yōu)。
具有開窗口雙介質層的SOI功率器件，包括通常功率器件的所有結構組成部分，它還具有本發(fā)明所述的開窗口雙介質層SOI結構。這樣的功率器件包括具有窗口雙介質層SOILDMOS器件，具有窗口雙介質層SOIIGBT、具有窗口雙介質層SOI PN結二極管、具有窗口雙介質層SOI PiN結二極管、具有窗口雙介質層SOI橫向晶閘管。
本發(fā)明的工作原理下面以SOILDMOS為例，對上述耐壓層的工作機理進行詳細說明。
圖6是一種典型具有雙介質層的SOILDMOS結構示意圖，其中，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極，14為第二介質層(埋層)，15為中間層，其中第一層介質層的窗口及中間層填充多晶硅。
在縱向，電場作用使中間層上下界面形成界面電荷，從而增強了介質埋層的電場強度，尤其是第二層介質的電場強度(如圖7所示)，使第二層介質承受電壓增加，從而提高器件耐壓。在橫向，窗口的存在調(diào)制了漂移區(qū)電場，使有源層等勢線均勻分布如圖8a所示。仿真結果表明，第二層介質的電勢被鉗位，此電勢為窗口靠近源端某點的電勢(見圖6)，因此第二層介質上的電壓降與其厚度無關，僅由源端介質長度即窗口位置和長度決定。由此可見，第二層介質厚度可以較薄，從而通過第二層介質電場臨界化以獲得較高的擊穿電壓。而該器件結構的自熱效應取決于第二層介質的厚度，所以本發(fā)明提出的器件結構緩解了自熱效應。綜上，本發(fā)明提出的具有窗口的雙介質層SOI功率器件結構在提高耐壓的同時緩解了自熱效應，其工藝與常規(guī)CMOS工藝兼容。
實施例1具有雙介質埋層的SOI結構圖5是本發(fā)明所述的具有雙介質埋層的SOI結構示意圖。
如圖5所示，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，14為第二介質層(埋層)，15為中間層。中間層15位于第一介質層(埋層)2與第二介質層(埋層)14之間，第一介質層另一側與有源半導體層3相連，第二介質層14另一側與襯底層1相連。第一層介質層有一個窗口里面可以填滿中間層材料或者可以填充有源層材料。實施例2具有雙介質埋層的SOILDMOS器件結構圖6是本發(fā)明所述的具有雙介質埋層的SOILDMOS器件結構示意圖，圖7是本發(fā)明所述的具有雙介質埋層的SOILDMOS器件的縱向電場分布圖。圖8a是常規(guī)結構SOILDMOS器件擊穿時候的二維等勢圖。圖8b是本發(fā)明所述的具有雙介質埋層的SOILDMOS器件擊穿時候的二維等勢圖。
如圖6-8所示，1為襯底層，2為第一介質層(埋層)，3為有源半導體層(S層)，4為介質隔離區(qū)，5為柵氧化層，6為柵電極，7為p(或n)阱，8為n+(或p+)源區(qū)，9為n+(或p+)漏區(qū)，10為漏電極，11為源電極，14為第二介質層(埋層)，15為中間層，中間層15位于第一介質層(埋層)2與第二介質層(埋層)14之間，第一介質層另一側與有源半導體層3相連，第二介質層14另一側與襯底層1相連。第一層介質層有一個窗口里面可以填滿中間層材料或者可以填充有源層材料。圖8中每相鄰兩根等勢線之間電勢差為15V。
實施例3具有雙介質埋層的SOIIGBT器件結構圖9是本發(fā)明所述的具有雙介質埋層的SOIIGBT器件結構示意圖。
如圖9所示，1為襯底層，2為第一層介質層，3為有源半導體層(S層)，6為柵電極，7為p(或n)阱，8為n+(或p+)陰極區(qū)，9為n+(或p+)陽極區(qū)，14為第二介質層(埋層)，15為中間層，17為陽極，18為陰極，19為p(或n)阱。中間層15位于第一介質層(埋層)2與第二介質層(埋層)14之間。第一介質層另一側與有源半導體層3相連，第二介質層14另一側與襯底層1相連。第一層介質層有一個窗口里面可以填滿中間層材料或者可以填充有源層材料。
實施例4具有雙介質埋層的SOI PN二極管器件結構圖10是本發(fā)明所述的具有雙介質埋層的SOI PN二極管器件結構示意圖。
如圖10所示，1為襯底層，2為第一層介質層，3為有源半導體層(S層)，14為第二介質層(埋層)，15為中間層，20為陽極，21為陰極，22為p(或n)阱，23為p+(或n+)陽極區(qū)，24為n+(或p+)陰極區(qū)。中間層15位于第一介質層(埋層)2與第二介質層(埋層)14之間，第一介質層另一側與有源半導體層3相連，第二介質層14另一側與襯底層1相連。第一層介質層有一個窗口里面可以填滿中間層材料或者可以填充有源層材料。
權利要求
1.一種具有窗口的雙介質SOI耐壓層結構，包括襯底層(1)、介質層(2、14)、有源半導體層(3)，其特征在于介質層有第一介質層(2)和第二介質層(14)，第一介質層(2)與第二介質層(14)之間設有中間層(15)，第一介質層(2)另一側與有源半導體層(3)相連，第二介質層(14)另一側與襯底層(1)相連；所述第一層介質(2)層具有填充有中間層材料或有源層材料的窗口(A)。
2.根據(jù)權利要求1所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述窗口(A)設置在SOI器件源區(qū)、陰極或陽極下方或下方附近。
3.根據(jù)權利要求1或2所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述有源半導體層(3)材料為Si或SiC半導體材料。
4.根據(jù)權利要求3所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述中間層(15)的材料為半導體材料或半絕緣材料。
5.根據(jù)權利要求4所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述兩層介質層(2、14)采用SiO2或Si3N4絕緣材料。
6.一種具有窗口的雙介質SOI功率器件，其耐壓層包括襯底層(1)、介質層(2、14)、有源半導體層(3)，其特征在于介質層有第一介質層(2)和第二介質層(14)，第一介質層(2)與第二介質層(14)之間設有中間層(15)，第一介質層(2)另一側與有源半導體層(3)相連，第二介質層(14)另一側與襯底層(1)相連；所述第一層介質(2)層具有填充有中間層材料或有源層材料的窗口(A)。
7.根據(jù)權利要求6所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述窗口(A)設置在SOI器件源區(qū)(對LDMOSFET)下方或下方附近、或陰極(對pn結二極管，pin結二極管)下方或下方附近、或陽極(對IGBT)下方或下方附近。
8.根據(jù)權利要求6或7所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述有源半導體層(3)材料為Si或SiC半導體材料。
9.根據(jù)權利要求8所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述中間層(15)的材料為半導體材料或半絕緣材料。
10.根據(jù)權利要求9所述的具有窗口的雙介質SOI耐壓層結構，其特征在于所述兩層介質層(2、14)采用SiO2或Si3N4絕緣材料。
全文摘要
本發(fā)明提供一種用于功率器件的具有窗口的雙介質層SOI耐壓結構以及采用具有窗口的雙介質層SOI耐壓結構的SOI功率器件，其特征是耐壓層結構含有兩層介質層，兩介質層之間填充半導體或半絕緣材料，且第一層介質有窗口。當器件加上反偏電壓時，中間層上下界面形成的界面電荷提高了第二層介質的電場強度，同時，窗口的存在調(diào)制了漂移區(qū)電場，因而器件耐壓大大提高。另一方面，窗口的存在提供了熱傳導的路徑，使得該器件結構的自熱效應主要取決于第二層介質的厚度，而第二層介質在不擊穿的情況下可以較薄，所以本發(fā)明提出的器件結構能夠緩解自熱效應?；诒景l(fā)明的SOI功率器件，不僅能夠提高器件耐壓，且因埋層較常規(guī)SOI器件更薄而緩解自熱效應，特別適于制作高耐壓的功率器件。
文檔編號H01L27/12GK1988162SQ200610022119
公開日2007年6月27日 申請日期2006年10月25日 優(yōu)先權日2006年10月25日
發(fā)明者羅小蓉, 張波, 李肇基, 楊壽國, 詹瞻 申請人:電子科技大學