專利名稱：含具有垂直柵電極的晶體管的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種含具有垂直柵電極的晶體管的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體器件的集成遵循摩爾(Moore)定律或黃(Hwang)定律，其為半導(dǎo)體器件的集成度趨于每18個月或1年就加倍。這些觀察被期望在將來仍有效。為了繼續(xù)增加集成度，需要減小由半導(dǎo)體器件的電子元件所占據(jù)的平面面積。電子元件需要滿足的各種特性限制了該減小。
對于金屬-氧化物-半導(dǎo)體(MOS)晶體管，短溝道效應(yīng)是與集成的減小相關(guān)的典型限制。隨著晶體管的溝道長度(例如，源電極和漏電極之間的距離)變得更窄，短溝道效應(yīng)發(fā)生。短溝道效應(yīng)降低了晶體管的特性，相似于擊穿(punch-through)，漏極誘發(fā)勢壘降低(DIBL)和閾下振蕩(subthresholdswing)。另外，晶體管的溝道長度的減小造成了基板和源電極/漏電極之間的寄生電容的增加，漏電流的增加等。由于這些問題，限制了晶體管的溝道長度的減小。
在平面MOS晶體管的情形，半導(dǎo)體器件的集成度可以通過減小晶體管的溝道寬度來增加。溝道寬度(W)正比于如等式1所給出的漏極電流(Id)，且溝道寬度的減小將減小晶體管的電流驅(qū)動能力。
Id=WLf(VG,VT,VDS)---(1)]]>其中，L是溝道長度。
閃存包括浮置柵電極和半導(dǎo)體襯底之間的均勻厚度的柵極絕緣層。由于柵極絕緣層的均勻厚度，所以限制閃存的讀和寫操作特性受限。例如，可以增加?xùn)艠O絕緣層的厚度以增加信息存儲容量，但是讀和寫操作特性被柵極絕緣層的增加的厚度不利地影響。因此，選擇柵極絕緣層的厚度來平衡存儲容量與讀和寫特性。比如EEPROM的非易失存儲器件的單位單元包括選擇晶體管和單元晶體管以基本克服該限制。但是，因為EEPROM的單位單元具有兩個晶體管，所以增加了單位單元的面積。
在常規(guī)的平面MOS晶體管中，在改進(jìn)晶體管的特性和增加其集成度之間存在折衷關(guān)系。因此，存在對于可以滿足改進(jìn)器件性能和增加集成的兩個技術(shù)需求的晶體管結(jié)構(gòu)的需要。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，晶體管結(jié)構(gòu)包括用作溝道區(qū)的半導(dǎo)體圖案的至少兩側(cè)上的柵極圖案。晶體管結(jié)構(gòu)包括半導(dǎo)體圖案、柵極圖案、雜質(zhì)圖案和柵極絕緣層。半導(dǎo)體圖案具有面對橫向方向的第一和第二側(cè)面、以及面對縱向方向的第三和第四側(cè)面。柵極圖案設(shè)置與半導(dǎo)體圖案的第一和第二側(cè)面相鄰。每個雜質(zhì)圖案直接接觸半導(dǎo)體圖案的第三或第四側(cè)面。柵極絕緣圖案夾置于柵極圖案和半導(dǎo)體圖案之間。
柵極圖案包括控制柵極圖案、浮置柵極圖案和夾置于它們之間的柵極層間絕緣圖案，由此形成閃存的柵極結(jié)構(gòu)。施加到控制柵極圖案的電信號改變了半導(dǎo)體圖案的電勢。浮置柵極圖案夾置在控制柵極圖案和柵極絕緣層之間，使得其被電浮置。
根據(jù)本發(fā)明的另一實施例，半導(dǎo)體器件包括在溝道的至少兩側(cè)上的柵極圖案。該半導(dǎo)體器件包括有源圖案、柵極圖案、器件隔離圖案和柵極絕緣圖案。有源圖案設(shè)置于半導(dǎo)體襯底的預(yù)定的區(qū)域，且包括溝道區(qū)和設(shè)置于溝道區(qū)之間的連接區(qū)。柵極圖案設(shè)置于溝道區(qū)的至少兩側(cè)上，且器件隔離圖案設(shè)置于連接區(qū)的至少兩側(cè)上以分離柵極圖案。柵極絕緣圖案夾置于柵極圖案和半導(dǎo)體襯底之間以及于柵極圖案和有源圖案之間。源電極/漏電極形成于連接區(qū)中。柵極圖案由下互連連接在一起。
根據(jù)本發(fā)明的另一實施例，柵極圖案由至少一種選自多晶硅、銅、鋁、鎢、鉭、鈦、氮化鎢、氮化鉭、氮化鈦、硅化鎢和硅化鈷的材料形成。柵極絕緣圖案由至少一種選擇氧化硅層、氮化硅層、和高k介電層的層形成。優(yōu)選地，柵極絕緣圖案在柵極圖案和器件隔離圖案之間延伸。
根據(jù)本發(fā)明的實施例，半導(dǎo)體器件還包括與下互連相交且連接源電極/漏電極的上互連。上互連包括連接到源電極/漏電極的接觸栓塞。
根據(jù)本發(fā)明的又一實施例，上互連與下互連交叉且連接源電極/漏電極的第一組，且數(shù)據(jù)存儲結(jié)構(gòu)可以電連接到?jīng)]有由上互連連接的源電極/漏電極的第二組。數(shù)據(jù)存儲結(jié)構(gòu)可以是動態(tài)隨機(jī)存取存儲器(DRAM)電容器、磁隧道結(jié)(MTJ)、鐵電電容器和相變電阻器之一。
根據(jù)本發(fā)明的實施例，在溝道區(qū)的兩側(cè)具有柵極圖案的半導(dǎo)體器件的制造方法包括在半導(dǎo)體襯底的預(yù)定區(qū)中形成器件隔離圖案以形成包括多個溝道區(qū)的輔助有源圖案；在溝道區(qū)之間設(shè)置連接區(qū)；以及在溝道區(qū)的至少兩側(cè)上設(shè)置柵極區(qū)。通過凹入輔助有源圖案來形成由溝道區(qū)和連接區(qū)構(gòu)成的有源圖案，使得柵極區(qū)的頂表面低于溝道區(qū)。形成柵極絕緣層來覆蓋由凹入柵極區(qū)暴露的半導(dǎo)體襯底，且形成柵極圖案來填充用柵極絕緣層覆蓋的凹入柵極區(qū)。在有源圖案的連接區(qū)中形成源電極/漏電極。


附圖被包括以提供本發(fā)明的進(jìn)一步的理解且引入本申請且構(gòu)成本申請的一部分，附圖示出了本發(fā)明的實施例且與說明一起用于解釋本發(fā)明的原理。在附圖中圖1A是根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的平面圖；圖1B和1C是示出如圖1A所示的半導(dǎo)體器件的制造工藝的截面圖；圖2是根據(jù)本發(fā)明的優(yōu)選實施例的半導(dǎo)體器件的晶體管結(jié)構(gòu)的透視圖；圖3A是根據(jù)本發(fā)明的另一實施例的半導(dǎo)體器件的平面圖；圖3B和3C是示出如圖3A所示的半導(dǎo)體器件的制造工藝的截面圖；圖4A到10A是示出根據(jù)本發(fā)明的某些實施例的半導(dǎo)體器件的制造工藝的平面圖；圖4B到10B是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的制造工藝的透視圖；圖11是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的制造工藝的截面圖；圖12是示出根據(jù)本發(fā)明的另一實施例的半導(dǎo)體器件的制造工藝的透視圖；圖13是根據(jù)本發(fā)明的閃存的電路圖；圖14A到14D是示出如圖13所示的閃存的制造工藝的截面圖；以及圖15是示出根據(jù)本發(fā)明的實施例的閃存的制造工藝的截面圖。
具體實施例方式
現(xiàn)將詳細(xì)參考本發(fā)明的優(yōu)選實施例，在附圖中示出了優(yōu)選實施例的示例。然而，本發(fā)明不限于這里示出的實施例，而是引入這里的實施例以提供對本發(fā)明的范圍和精神容易和完整的理解。
圖1A是根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的晶體管結(jié)構(gòu)的平面圖，且圖1B和1C是示出如圖1A所示的半導(dǎo)體器件的制造工藝的截面圖。具體而言，圖1B和1C是分別沿圖1A的線I-I’和II-II’所截取的截面圖。
參考圖1A到1C，半導(dǎo)體圖案110是形成于半導(dǎo)體襯底100的預(yù)定區(qū)中的晶體管的溝道區(qū)。所述半導(dǎo)體圖案110由具有與半導(dǎo)體襯底100相同的導(dǎo)電型的半導(dǎo)體材料(例如，硅)形成。
優(yōu)選的是半導(dǎo)體圖案110為具有第一到第四側(cè)面、頂表面和底表面的矩形盒子(參考圖2)。半導(dǎo)體圖案110的底表面直接接觸半導(dǎo)體襯底100。第一側(cè)面和第二側(cè)面在第一方向彼此相對，且第三和第四側(cè)面在與第一方向垂直的第二方向彼此相對。
雜質(zhì)圖案150設(shè)置于半導(dǎo)體圖案110的兩側(cè)(例如，所述第一和第二側(cè)面)。柵極圖案135設(shè)置于半導(dǎo)體圖案110的另兩側(cè)(例如，第三和第四側(cè))。雜質(zhì)圖案150是晶體管的源電極/漏電極。雜質(zhì)區(qū)150設(shè)置來直接接觸半導(dǎo)體圖案110。雜質(zhì)圖案150包含具有與半導(dǎo)體圖案110和半導(dǎo)體襯底100不同的導(dǎo)電型的雜質(zhì)。
柵極圖案135是用于控制半導(dǎo)體圖案110的電勢的柵電極。柵極絕緣圖案125夾置在柵極圖案135和半導(dǎo)體圖案110之間。柵極絕緣圖案125在柵極圖案135和半導(dǎo)體襯底100之間延伸并分離柵極圖案135和半導(dǎo)體襯底100。柵極圖案135可以由例如銅、鋁、鎢、鉭、鈦、氮化鎢、氮化鉭、氮化鈦、硅劃鎢或硅化鈷形成。另外，柵極絕緣圖案125可以由例如氧化硅層、氮化硅層、或高k介電層形成。
每個半導(dǎo)體圖案110相應(yīng)于由兩個晶體管共用的溝道區(qū)。設(shè)置于每個半導(dǎo)體圖案110的兩側(cè)的成對的雜質(zhì)圖案150相應(yīng)于由兩個晶體管共用的源電極/漏電極。與半導(dǎo)體圖案110相鄰形成的成對的晶體管共用相同的半導(dǎo)體圖案110和雜質(zhì)圖案150作為溝道區(qū)和源電極/漏電極。在半導(dǎo)體圖案110和雜質(zhì)圖案150由兩個晶體管共用的情形，可以增加每單位面積的晶體管的數(shù)量。如圖10A和10B所示，形成源電極/漏電極的一個雜質(zhì)區(qū)可以由四個晶體管共用。根據(jù)本發(fā)明的實施例的MOS晶體管的柵電極設(shè)置于半導(dǎo)體圖案110側(cè)。半導(dǎo)體圖案110、柵極圖案135和雜質(zhì)圖案150的高度基本相同。柵極圖案135和雜質(zhì)圖案150具有基本相同的厚度；柵極圖案135和雜質(zhì)圖案150之間的厚度差小于柵極圖案135或雜質(zhì)圖案150的厚度的20％。
柵極圖案135通過柵極栓塞172連接到施加有柵極電壓的柵線174。雜質(zhì)圖案150通過接觸栓塞182連接到施加有地電壓或信號電壓的源極/漏極線184。優(yōu)選地，柵極栓塞172和柵線174構(gòu)成了設(shè)置于源極/漏極線184下方的互連170。接觸栓塞182和源極/漏極線184構(gòu)成了上互連180。
在柵極圖案135和雜質(zhì)圖案150上依次設(shè)置下層間絕緣層162和上層間絕緣層164。下層間絕緣層162和上層間絕緣層164結(jié)構(gòu)上支持?jǐn)?shù)據(jù)線174和源極/漏極線184且電絕緣它們。柵極栓塞172穿透下層間絕緣層162，使得它們連接到柵極圖案135。接觸栓塞182穿透上層間絕緣層164和下層間絕緣層162，使得它們連接到雜質(zhì)圖案150。
根據(jù)本發(fā)明的實施例，相鄰于半導(dǎo)體圖案110形成的兩個柵極圖案135分別連接到不同的下互連170(參考圖1A)。以相似的方式，相鄰于一個半導(dǎo)體圖案110形成的兩個雜質(zhì)區(qū)150分別連接到不同的上互連180。
根據(jù)本發(fā)明的實施例的晶體管結(jié)構(gòu)可以被應(yīng)用到浮置柵極型閃存的單元晶體管。在浮置柵極型閃存中，柵極圖案135可以形成為浮置柵極圖案136、柵極層間絕緣圖案137和控制柵極圖案138的堆疊結(jié)構(gòu)(參考圖10A和10B)。將下互連170電連接到控制柵極圖案138，且將浮置柵極圖案136電浮置。浮置柵極圖案136通過柵極絕緣圖案125與半導(dǎo)體圖案110和半導(dǎo)體襯底100分開。浮置柵極圖案136通過柵極層間絕緣圖案137與控制柵極圖案138分開。
根據(jù)本發(fā)明的實施例的晶體管結(jié)構(gòu)可以被應(yīng)用到浮置陷阱型(trap)閃存。在浮置陷阱型閃存中，柵極絕緣圖案125可以由包括氮化硅層的絕緣層形成。優(yōu)選地，柵極絕緣圖案125可以形成為氧化硅層、氮化硅層和氧化硅層的堆疊結(jié)構(gòu)。參考圖4-10更詳細(xì)地描述了應(yīng)用到閃存的實施例。
可以由例如圖1A所示的結(jié)構(gòu)修改下互連170和上互連180的結(jié)構(gòu)。圖3A是根據(jù)本發(fā)明的另一實施例的具有互連結(jié)構(gòu)的半導(dǎo)體器件的平面圖，圖3B和3C是沿線III-III’和IV-IV’所截取的截面圖，顯示如圖3A所示的半導(dǎo)體器件的制造工藝。圖3A的結(jié)構(gòu)相似于圖1A的結(jié)構(gòu)，除了修改了互連結(jié)構(gòu)之外。從圖3A、3B和3C的描述中省略了重復(fù)的描述。
參考圖3A、3B和3C，將相鄰于一個半導(dǎo)體圖案110形成的兩個柵極圖案135通過與半導(dǎo)體圖案110交叉的局部互連176連接在一起(參考圖3C)。局部互連176通過上柵極栓塞178連接到柵線174(參考圖3A)。
將相同的柵極電壓施加到通過局部互連176連接在一起的柵極圖案135，且一個半導(dǎo)體圖案110形成一個晶體管的溝道區(qū)。與圖1A的晶體管比較，增加了根據(jù)本發(fā)明的實施例的晶體管的溝道寬度。
根據(jù)本發(fā)明的實施例的晶體管的溝道寬度相應(yīng)于與半導(dǎo)體圖案110接觸的柵極圖案135的圖2中的高度H。如果將柵極圖案135通過局部互連176連接，則柵極圖案135與溝道區(qū)接觸的面積大約是圖1A到1C所示的面積的兩倍。因此，溝道寬度是圖1A到1C所示的大約兩倍。如果晶體管的溝道寬度增加，則晶體管的電流驅(qū)動能力增加。晶體管的溝道長度是源電極和漏電極之間的長度。根據(jù)本發(fā)明的實施例的晶體管的溝道長度相應(yīng)于半導(dǎo)體圖案110或柵極圖案135的圖2中的長度L。因此，圖1A和3A的溝道長度基本上彼此相等。
上互連180和數(shù)據(jù)存儲單元190連接到相應(yīng)的雜質(zhì)圖案150。如圖3B所示，數(shù)據(jù)存儲單元190可以為包括底電極192、頂電極196和夾置于它們之間的介電層194的DRAM單元電容器。
數(shù)據(jù)存儲單元190可以為磁隧道結(jié)(MTJ)、鐵電電容器和相變電阻器，它們被分別用作磁隨機(jī)存取存儲器(MRAM)、鐵電RAM(FeRAM)、和相變RAM(PRAM)中的數(shù)據(jù)存儲結(jié)構(gòu)。
圖4A、5A、6A、7A、8A、9A和10A(其后稱為“圖4A到10A”)是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的制造工藝的平面圖，且圖4B、5B、6B、7B、8B、9B和10B(其后稱為“圖4B到10B”)是示出根據(jù)圖4A到10A的半導(dǎo)體器件的制造工藝的透視圖。
參考圖4A和4B，在半導(dǎo)體襯底100上形成掩模層210。掩模層210可以由包括氧化硅層、氮化硅層和氧氮化硅層或多晶硅層的至少一層形成。例如，掩模層210通過依次堆疊氧化硅層和氮化硅層而形成。
將掩模層210和半導(dǎo)體襯底100構(gòu)圖來形成界定輔助有源圖案200的器件隔離溝槽102。輔助有源圖案200是其中通過隨后的工藝來形成晶體管的區(qū)域。輔助有源圖案200包括多個溝道區(qū)201、多個連接區(qū)域202和多個柵極區(qū)203。溝道區(qū)201設(shè)置在第一方向(例如，縱向方向)，且連接區(qū)202設(shè)置在溝道區(qū)201之間。柵極區(qū)203沿橫跨第一方向的第二方向設(shè)置在溝道區(qū)201的左和右。
器件隔離溝槽102通過各向異性蝕刻來形成，且掩模層210是蝕刻工藝的蝕刻掩模。掩模層210可以是隨后的平面化工藝的蝕刻停止層(例如，參考圖5B和8B)。優(yōu)選的是考慮蝕刻或平面化工藝期間將被凹入的厚度來決定掩模層210的厚度?？梢詫⒀谀?10形成到約200到約3000的厚度。
參考圖5A和5B，在其中形成有輔助有源圖案200的所得的結(jié)構(gòu)上形成器件隔離層。通過平面化蝕刻工藝來蝕刻器件隔離層直到暴露掩模層210的上表面。因此，圍繞輔助有源圖案200形成填充器件隔離溝槽102的器件隔離圖案105。
根據(jù)本發(fā)明的實施例，優(yōu)選的是器件隔離層由氧化硅層形成。器件隔離層可以進(jìn)一步包括氮化硅層、多晶硅層、旋涂玻璃(SOG)層等。為了補(bǔ)救由各向異性蝕刻所導(dǎo)致的任何蝕刻損傷，可以在形成器件隔離層之前進(jìn)行熱氧化工藝。通過熱氧化工藝在器件隔離溝槽102的內(nèi)壁上形成氧化硅層(未顯示)。另外，為了基本防止晶體管的特性被雜質(zhì)的滲透而改變，可以在形成器件隔離層之前形成擴(kuò)散阻擋層(未顯示)。優(yōu)選的是通過化學(xué)氣相沉積(CVD)工藝來形成氮化硅層。
基本防止了溝道區(qū)201和器件隔離層105之間的接觸區(qū)。因此，可以可選地省略熱氧化工藝或擴(kuò)散阻擋層的形成。
參考圖6A和6B，在輔助有源圖案200上形成暴露柵極區(qū)203的光致抗蝕劑圖案。通過使用該光致抗蝕劑圖案作為蝕刻掩模在暴露的柵極區(qū)203中蝕刻掩模層210和輔助有源圖案200。在光致抗蝕劑圖案下方形成其中溝道區(qū)201和連接區(qū)202交替設(shè)置的有源圖案205、以及作為掩模層210的蝕刻所得結(jié)構(gòu)的掩模圖案215。在有源圖案205和器件隔離層105之間形成凹入柵極區(qū)203’以暴露溝道區(qū)201的側(cè)壁。去除光致抗蝕劑圖案以暴露掩模圖案215的上部分。
凹入柵極區(qū)203’的深度決定了根據(jù)本發(fā)明的實施例的晶體管的溝道寬度H。溝道寬度是影響比如電流驅(qū)動能力的晶體管的電特性的工藝參數(shù)。因此優(yōu)選的是溝道寬度大。根據(jù)本發(fā)明的實施例，溝道寬度相應(yīng)于由凹入柵極區(qū)203’暴露的溝道區(qū)201的高度。通過增加凹入柵極區(qū)203’的深度，可以增加晶體管的溝道寬度而沒有單元面積的任何增加。
在通過凹入柵極區(qū)203’所暴露的半導(dǎo)體襯底100上形成晶體管的柵極絕緣圖案125。根據(jù)本發(fā)明的實施例，柵極絕緣圖案125可以是通過熱氧化工藝形成的氧化硅層。使用熱氧化工藝，在有源圖案205的暴露的側(cè)壁(即，溝道區(qū)域201的側(cè)壁)和凹入柵極區(qū)203’的底部上形成柵極絕緣圖案125。通過熱氧化工藝可以補(bǔ)救在形成凹入柵極區(qū)203’的蝕刻工藝期間導(dǎo)致的任何蝕刻損傷。
參考圖7A和7B，在其中形成有柵極絕緣圖案125的所得的結(jié)構(gòu)上形成柵極導(dǎo)電層130。柵極導(dǎo)電層130可以由包括多晶硅、銅、鋁、鎢、鉭、鈦、氮化鎢、氮化鉭、氮化鈦、硅化鎢和硅化鈷的至少一種材料形成。可以使用CVD工藝來形成柵極導(dǎo)電層130。當(dāng)柵極導(dǎo)電層130由銅形成時，可以使用電鍍技術(shù)。
在根據(jù)本發(fā)明的實施例的閃存的制造方法中，柵極導(dǎo)電層130可以包括依次堆疊的浮置柵極導(dǎo)電層131、柵極層間絕緣層132和控制柵極導(dǎo)電層133。浮置柵極導(dǎo)電層131和控制柵極導(dǎo)電層133可以由多晶硅形成，且柵極層間絕緣層132可以由包括氮化硅層的絕緣層形成。優(yōu)選地，柵極層間絕緣層132可以形成為氧化硅層、氮化硅層和氧化硅層的堆疊結(jié)構(gòu)。
參考圖8A和8B，通過平面化柵極導(dǎo)電層130直到暴露掩模圖案215和器件隔離圖案105，從而形成填充凹入柵極區(qū)203’的柵極圖案135。
根據(jù)本發(fā)明的實施例，為了基本防止溝道區(qū)201中的蝕刻損傷，以不去除掩模圖案215的程度來執(zhí)行平面化工藝。優(yōu)選地，使用化學(xué)機(jī)械拋光(CMP)來執(zhí)行平面化工藝。
每個柵極圖案135由依次堆疊的浮置柵極圖案136、柵極層間絕緣圖案137和控制柵極圖案138形成。形成柵極層間絕緣圖案137來與控制柵極圖案138的側(cè)面和底部接觸，且形成浮置柵極圖案136來與柵極層間絕緣圖案137的外側(cè)和底部接觸。浮置柵極圖案136被器件隔離圖案105和柵極絕緣圖案125圍繞。將柵極絕緣圖案125夾置在浮置柵極圖案136和溝道區(qū)201之間、以及浮置柵極圖案136和半導(dǎo)體襯底100之間。
參考圖9A和9B，在其中形成有柵極圖案135的所得的結(jié)構(gòu)上形成下層間絕緣層(圖1B和1C中的162)，且將其構(gòu)圖來形成暴露柵極圖案135的上部分的柵極接觸孔。形成下互連170來通過柵極接觸孔與柵極圖案135接觸。
下互連170優(yōu)選地由金屬材料形成。例如，下互連170可以由鋁、銅和鎢的至少一種形成。
根據(jù)本發(fā)明的實施例的實施例，下互連170包括填充柵極接觸孔的柵極栓塞172和連接?xùn)艠O栓塞172的柵線174。根據(jù)本發(fā)明的另一實施例，當(dāng)下互連絕緣層足夠薄時，可以通過布線工藝來形成下互連170。在其中實施布線工藝的情形，柵極栓塞172和柵線174同時形成為一體。
在根據(jù)本發(fā)明的實施例的閃存器件中，下互連170(具體而言，柵極栓塞172)連接到控制柵極圖案138。通過器件隔離圖案105、柵極絕緣圖案125和下層間絕緣層來電絕緣浮置柵極圖案136。
另外，通過不同的下互連170將設(shè)置在有源圖案205的兩側(cè)的柵極圖案135連接在一起。用于連接設(shè)置在有源圖案205的一側(cè)的柵極圖案135的下互連170與用于連接設(shè)置在有源圖案205的另一側(cè)的柵極圖案135的下互連170電隔離。如圖9B所示，在夾置于柵極圖案135之間且與掩模圖案215平行的隔離圖案上方設(shè)置下互連170。
參考圖10A和10B，在包括上互連170的所得的結(jié)構(gòu)上形成上層間絕緣層(見圖1B和1C的164)。將上層間絕緣層構(gòu)圖來形成連接區(qū)202中的源極/漏極接觸孔(見圖11中的168)。在由源極/漏極接觸孔168暴露的連接區(qū)202處形成源電極/漏電極(見圖11的150)。
優(yōu)選地，源電極/漏電極150是包含具有與溝道區(qū)210不同的導(dǎo)電型的雜質(zhì)的摻雜區(qū)。使用上層間絕緣層164作為離子注入掩模，通過離子注入工藝可以形成源電極/漏電極150。
形成連接到源電極/漏電極150的上互連180。優(yōu)選的是上互連180由具有低電阻率的金屬材料形成。根據(jù)本發(fā)明的實施例，上互連180由源極/漏極線184以及填充源極/漏極接觸孔168的接觸栓塞182構(gòu)成。
圖11是沿圖10A中虛線V-V’截取的截面圖，顯示根據(jù)本發(fā)明的修改的實施例的源電極/漏電極150的形成工藝。
參考圖11，形成源電極/漏電極150可以進(jìn)一步包括在連接區(qū)202中形成預(yù)定深度的接觸孔且將雜質(zhì)注入到通過接觸孔暴露的連接區(qū)202的內(nèi)側(cè)壁中。通過各向異性蝕刻工藝來形成接觸孔，該蝕刻工藝蝕刻通過源極/漏極接觸孔168暴露的連接區(qū)202。上層間絕緣層164在各向異性蝕刻工藝中被用作界定接觸孔168的蝕刻掩模。
根據(jù)本發(fā)明的實施例，通過離子注入工藝或擴(kuò)散工藝可以進(jìn)行雜質(zhì)的注入。優(yōu)選地，雜質(zhì)的注入可以包括用摻雜的多晶硅栓塞來填充接觸孔168。將多晶硅栓塞中所含的雜質(zhì)擴(kuò)散以形成雜質(zhì)區(qū)，所述雜質(zhì)區(qū)形成源電極/漏電極150。如圖11所示，該多晶硅栓塞可以替換構(gòu)成上互連180的接觸栓塞182。
圖12是示出根據(jù)本發(fā)明的另一修改的實施例的半導(dǎo)體器件的制造工藝的透視圖，更具體而言，其是一種浮置陷阱閃存的制造方法。
參考圖12，可以使用CVD工藝形成柵極絕緣圖案125，對其已經(jīng)參考圖6A和6B進(jìn)行描述。柵極絕緣圖案125可以由氧化硅層、氮化硅層和高k介電層的至少一種形成?？梢赃M(jìn)一步進(jìn)行熱處理以基本補(bǔ)救對于溝道區(qū)201的任何蝕刻損傷。
在浮置陷阱型閃存中，柵極絕緣圖案125可以形成為氧化硅層、氮化硅層和氧化硅層的堆疊的結(jié)構(gòu)。氮化硅層可以被用作數(shù)據(jù)存儲結(jié)構(gòu)，因為其具有陷阱位置。
在所得的結(jié)構(gòu)的整個表面上形成使用CVD工藝形成的材料層，且可以在器件隔離圖案105和柵極圖案135之間以及掩模圖案215和柵極圖案135之間形成柵極絕緣圖案125。
圖13是根據(jù)本發(fā)明的實施例閃存單元陣列的電路圖。
參考圖13，單元晶體管的源電極/漏電極通過多條位線BL1、BL2、BL3、BL4和BL5連接。設(shè)置位線BL1、BL2、BL3、BL4和BL5與多條字線WL1、WL2、WL3和WL4交叉。字線WL1、WL2、WL3和WL4連接單元晶體管的柵電極。
根據(jù)本發(fā)明的實施例，閃存的單元晶體管由熱載流子注入編程，且通過FN(Fowler Nordheim)隧道效應(yīng)擦除。更具體而言，假設(shè)單元晶體管A由第二字線WL2、第二位線BL2和第三位線BL3選擇，將編程電壓(VPGM)施加到所選擇的字線WL2，而且將地電壓施加到未選擇的字線WL1、WL3和WL4。將地電壓施加到第一和第二位線BL1和BL2，且將漏電壓(VD)施加到第三到第五位線BL3、BL4和BL5。優(yōu)選的是編程電壓(VPGM)為約12V且漏電壓(VD)為約5V。
在擦除操作中，將地電壓施加到所選擇的字線WL2，將擦除電壓(VERASE)施加到體襯底，且將位線BL1、BL2、BL3、BL4和BL5電浮置。這里，擦除電壓(VERASE)也可以施加到未選擇的字線WL1、WL3和WL4，以基本防止存儲在未選擇的單元中的數(shù)據(jù)被擦除。擦除電壓(VERASE)可以在從約15V到約20V的范圍。
在讀操作中，將讀電壓(VREAD)施加到所選擇的字線WL2，且將地電壓和漏電壓(VD)分別施加到相應(yīng)于源電極和漏電極的位線BL2和BL3。讀電壓(VREAD)可以在從約1V到約3V的范圍，漏電壓(VD)可以在從約0.1V到約1V的范圍。
根據(jù)本發(fā)明的另一實施例，可以利用FN隧道效應(yīng)來編程閃存的單元晶體管。在其中利用FN隧道效應(yīng)的情形，將編程電壓(VPGM)施加到所選擇的字線WL2，而且將地電壓施加到第二和第三位線BL2和BL3以及體襯底。將預(yù)定的漏電壓(VD)施加到與未選擇的單元晶體管連接的位線BL1、BL4和BL5，以基本防止將未選擇的單元晶體管由施加到選擇的字線WL2的編程電壓(VPGM)編程。擦除電壓(VERASE)可以在從約15V到約20V的范圍。
考慮到晶體管結(jié)構(gòu)和互連結(jié)構(gòu)的配置，閃存中的單元晶體管的操作方法和操作條件可以各種方式被改變。
圖14A到14D是沿圖1A的線II-II’所截取的截面圖，顯示根據(jù)本發(fā)明的實施例的閃存的制造工藝。參考圖14A，在形成凹入柵極區(qū)203’之后(參考圖6A和6B)，在通過凹入柵極區(qū)203’所暴露的半導(dǎo)體襯底100中形成下雜質(zhì)區(qū)310。具體而言，在凹入柵極區(qū)203’的下部分中形成下雜質(zhì)區(qū)310，且具有與半導(dǎo)體襯底100相同的導(dǎo)電型。因此，其中形成有下雜質(zhì)區(qū)310的半導(dǎo)體襯底100具有高于溝道區(qū)201的閾值電壓。
由于閾值電壓的不同，將根據(jù)本發(fā)明的晶體管的溝道限制為溝道區(qū)201。當(dāng)施加到晶體管的柵電極(柵極圖案135)的柵極電壓在溝道區(qū)201的閾值電壓和下雜質(zhì)區(qū)310的閾值電壓之間的范圍中時，在凹入柵極區(qū)203’下方的半導(dǎo)體襯底100(即下雜質(zhì)區(qū)310)中沒有形成溝道(電荷可以流動的電通路)。被用作溝道的區(qū)域的限制減少了晶體管的開啟電流的變化，晶體管的讀操作特性可以由參考圖6A和6B所述的結(jié)構(gòu)的讀操作特性得到改善。
形成下雜質(zhì)區(qū)310可以包括第一離子注入工藝300。在形成凹入柵極區(qū)203’的蝕刻工藝中被用作蝕刻掩模的光致抗蝕劑圖案可以在第一離子注入工藝300中被用作離子掩模。根據(jù)本發(fā)明的另一實施例，在去除光致抗蝕劑圖案之后，器件隔離圖案105和掩模圖案215可以被用作離子掩模。
參考圖14B，形成輔助柵極絕緣層122來覆蓋溝道區(qū)201的側(cè)壁和下雜質(zhì)區(qū)310?？梢允褂脤ζ渲行纬捎邢码s質(zhì)區(qū)310的所得的結(jié)構(gòu)進(jìn)行的熱氧化工藝來形成輔助柵極絕緣層122。
根據(jù)本發(fā)明的另一實施例，輔助柵極絕緣層可以是通過CVD工藝形成的氧化硅層、氮化硅層或高k介電層之一。參考圖12所描述的方法也可以被應(yīng)用于此。
根據(jù)本發(fā)明的進(jìn)一步的實施例，在形成輔助柵極絕緣層122之后，可以形成下雜質(zhì)區(qū)310。在下雜質(zhì)區(qū)310在輔助柵極絕緣層122之后形成的情形，輔助柵極絕緣層122可以被用于減小第一離子注入工藝300中的離子溝道效應(yīng)。
參考圖14C，在其中形成有輔助柵極絕緣層122的所得的結(jié)構(gòu)上形成光致抗蝕劑圖案325。光致抗蝕劑圖案325具有暴露輔助柵極絕緣層122的頂表面的一部分的開口328。優(yōu)選地，開口328暴露在凹入柵極區(qū)203’的中心的輔助柵極絕緣層122的頂表面。利用光致抗蝕劑圖案325作為離子注入掩模來執(zhí)行第二離子注入工藝。在開口328下方設(shè)置的半導(dǎo)體襯底100中通過第二離子注入工藝320來形成隧道雜質(zhì)區(qū)320。隧道雜質(zhì)區(qū)320可以具有與半導(dǎo)體襯底100和下雜質(zhì)區(qū)310不同的導(dǎo)電型。隧道雜質(zhì)區(qū)320具有比下雜質(zhì)區(qū)310更高的雜質(zhì)濃度。
根據(jù)本發(fā)明的進(jìn)一步的實施例，預(yù)定的分隔物325’可以替換光致抗蝕劑圖案325(參考圖15)。分隔物325’的形成包括在其中形成有輔助柵極絕緣層122的所得的結(jié)構(gòu)上形成分隔物層，且通過各向異性蝕刻來蝕刻分隔物層。優(yōu)選的是分隔物層由對于輔助柵極絕緣層122和器件隔離圖案105具有蝕刻選擇性的材料形成。例如，分隔物層可以是氮化硅層或氧氮化硅層。另外，執(zhí)行分隔物層的各向異性蝕刻直到輔助柵極絕緣層122從凹入柵極區(qū)203’的底部暴露，由此形成具有開口328的分隔物325’。
參考圖14C和14D，利用光致抗蝕劑圖案325或分隔物325’作為蝕刻掩模，從而蝕刻輔助柵極絕緣層122。因此，形成隧道區(qū)來暴露半導(dǎo)體襯底100的頂表面，且更具體而言，隧道雜質(zhì)區(qū)320的頂表面。
去除光致抗蝕劑325或分隔物325’，且在隧道區(qū)中形成隧道絕緣層128。隧道絕緣層128可以通過熱氧化工藝形成。當(dāng)使用熱氧化工藝時，也氧化了用輔助柵極絕緣層122覆蓋的溝道區(qū)201和半導(dǎo)體襯底100。如圖14D所示，輔助柵極絕緣層122的厚度增加以由此形成柵極絕緣圖案125。柵極絕緣圖案125比隧道絕緣層128更厚。
根據(jù)本發(fā)明的進(jìn)一步的實施例，隧道絕緣層128可以是氧化硅層、氮化硅層和高k介電層之一，它們每個都可以利用CVD工藝形成。參考圖12上述的方法也可以被應(yīng)用于此。
在其中形成有隧道絕緣層128和柵極絕緣圖案125的所得的結(jié)構(gòu)上形成填充凹入柵極區(qū)203’的柵極導(dǎo)電層(參考圖7B和14A)。與閃存相關(guān)所描述的實施例也可以應(yīng)用于形成柵極導(dǎo)電層130的工藝和隨后的工藝(參考圖4到11)。
根據(jù)參考圖14A到14D和圖15上述的實施例，在溝道區(qū)201和柵極圖案135之間夾置柵極絕緣圖案125，且在隧道雜質(zhì)區(qū)320和柵極圖案135之間夾置隧道絕緣層128。因為隧道絕緣層128比柵極絕緣圖案125更薄，所以根據(jù)本發(fā)明的實施例的閃存可以高效地進(jìn)行寫操作。寫操作的效率與FN隧道效應(yīng)的可能性直接相關(guān)，F(xiàn)N隧道效應(yīng)的可能性隨著絕緣層變薄而增加。閃存的單元晶體管由熱載流子編程且由FN隧道效應(yīng)擦除。優(yōu)選的是擦除操作利用半導(dǎo)體襯底100和控制柵極圖案138之間的電壓差。
通過控制在隧道絕緣層128下方形成的隧道雜質(zhì)區(qū)320的雜質(zhì)濃度，從而可以增加寫操作的效率。
根據(jù)本發(fā)明的實施例，一個半導(dǎo)體圖案可以被共用為兩個晶體管的溝道區(qū)。另外，一個雜質(zhì)區(qū)可以被共用為兩個或四個晶體管的源電極/漏電極。因此，可以增加半導(dǎo)體器件的集成度。
因為晶體管的柵電極設(shè)置于溝道的側(cè)面上，通過增加凹入柵極區(qū)的深度(例如，溝道區(qū)的高度)，可以增加晶體管的溝道寬度。通過增加凹入柵極區(qū)的深度，可以增加半導(dǎo)體器件的集成度而不減小晶體管的溝道寬度，且可以改善晶體管的特性同時增加半導(dǎo)體器件的集成度。
根據(jù)本發(fā)明的實施例，在柵極圖案和溝道區(qū)之間夾置柵極絕緣圖案，且在柵極圖案和半導(dǎo)體襯底之間夾置隧道絕緣層。在閃存中，用于讀操作的溝道區(qū)被在空間上與用于寫操作的隧道區(qū)分離，且可以獨立地改進(jìn)讀操作和寫操作的特性。例如，為了高效寫操作的目的，可以將隧道絕緣層形成得比柵極絕緣圖案更薄。通過控制在隧道絕緣層下方形成的雜質(zhì)區(qū)的導(dǎo)電型和濃度，可以改善寫操作的效率，且在閃存中，均可以改善讀操作和寫操作。
對于本領(lǐng)域的一般技術(shù)人員明顯的是可以在本發(fā)明中進(jìn)行各種修改和變化。因此本發(fā)明旨在覆蓋本公開的修改和變化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括有源圖案，設(shè)置于半導(dǎo)體襯底的預(yù)定的區(qū)域中，且所述有源圖案包括多個溝道區(qū)和分別設(shè)置于所述多個溝道區(qū)之間的多個連接區(qū)；第一和第二器件隔離圖案，設(shè)置于所述有源圖案的相應(yīng)側(cè)上；多個柵極圖案，其中每個柵極圖案設(shè)置于所述第一和第二器件隔離圖案的相應(yīng)之一與多個所述溝道區(qū)的對應(yīng)的溝道區(qū)之間；多個柵極絕緣圖案，夾置于所述多個柵極圖案的相應(yīng)之一和所述半導(dǎo)體襯底之間以及于所述多個柵極圖案的相應(yīng)之一和所述有源圖案之間；多個源電極/漏電極，形成于所述連接區(qū)中；和下互連，將所述多個柵極圖案連接在一起。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個柵極圖案由至少一種選自多晶硅、銅、鋁、鎢、鉭、鈦、氮化鎢、氮化鉭、氮化鈦、硅化鎢和硅化鈷的材料形成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個柵極圖案的每個包括浮置柵極圖案，與所述多個柵極絕緣圖案的相應(yīng)之一接觸；控制柵極圖案，設(shè)置于所述浮置柵極圖案上；和柵極層間絕緣圖案，設(shè)置于所述浮置柵極圖案和所述控制柵極圖案之間，其中，所述下互連電連接到所述控制柵極圖案。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述浮置柵極圖案和所述控制柵極圖案由多晶硅形成，且所述柵極層間絕緣圖案由順序堆疊的氧化硅層、氮化硅層和氧化硅層形成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個柵極絕緣圖案由至少一種選自氧化硅層、氮化硅層和高k介電層的層形成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個柵極絕緣圖案在所述多個柵極圖案的相應(yīng)之一以及所述第一和第二器件隔離圖案的相應(yīng)之一之間延伸。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述源電極/漏電極包括形成于半導(dǎo)體襯底的多個連接區(qū)中的雜質(zhì)區(qū)，所述雜質(zhì)區(qū)具有不同于所述多個溝道區(qū)的導(dǎo)電型。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，每個源電極/漏電極還包括栓塞電極，其中所述栓塞電極的底表面低于所述多個溝道區(qū)的頂表面，所述栓塞電極接觸所述雜質(zhì)區(qū)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述下互連包括多個柵極栓塞，每個柵極栓塞接觸所述多個柵極圖案的相應(yīng)之一；以及柵線，設(shè)置于基本平行于所述有源圖案的方向以將所述多個柵極栓塞連接在一起。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述下互連包括多個柵極栓塞，每個柵極栓塞接觸所述多個柵極圖案的相應(yīng)之一；以及多個局部互連，連接所述多個柵極栓塞；以及柵線，連接所述多個局部互連；其中，所述多個局部互連連接所述多個柵極栓塞的兩個柵極栓塞，所述兩個柵極栓塞連接到設(shè)置于所述溝道區(qū)的至少兩側(cè)上的所述柵極圖案的成對的柵極圖案。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括與所述下互連交叉和與所述源電極/漏電極連接的上互連。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述上互連包括連接到所述源電極/漏電極的多個接觸栓塞。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括上互連，與所述下互連交叉和連接所述源電極/漏電極的第一組；以及數(shù)據(jù)存儲結(jié)構(gòu)，電連接到?jīng)]有由所述上互連連接的所述源電極/漏電極的第二組，且所述數(shù)據(jù)存儲結(jié)構(gòu)是動態(tài)隨機(jī)存取存儲器電容器、磁隧道結(jié)、鐵電電容器或相變電阻器之一。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括設(shè)置于所述多個柵極圖案的相應(yīng)之一和所述半導(dǎo)體襯底之間的多個隧道絕緣層，所述多個隧道絕緣層由所述柵極絕緣圖案的相應(yīng)之一圍繞，且所述多個隧道絕緣層比所述多個柵極絕緣圖案更薄。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括形成于在所述多個隧道絕緣層每個的下方的所述半導(dǎo)體襯底中的隧道雜質(zhì)區(qū)，且所述隧道雜質(zhì)區(qū)具有不同于所述半導(dǎo)體襯底的導(dǎo)電型。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括形成于在所述多個隧道圖案下方的所述半導(dǎo)體襯底中的下雜質(zhì)區(qū)，所述下雜質(zhì)區(qū)具有所述半導(dǎo)體襯底的導(dǎo)電型。
17.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底的預(yù)定區(qū)中形成多個器件隔離圖案以界定輔助有源圖案，所述輔助有源圖案包括多個溝道區(qū)、多個連接區(qū)和多個柵極區(qū)，每個連接區(qū)設(shè)置于所述溝道區(qū)的相應(yīng)對之間，其中，相應(yīng)的柵極區(qū)設(shè)置于所述溝道區(qū)的至少兩側(cè)上；通過凹入所述輔助有源圖案的多個柵極區(qū)來形成包括所述多個溝道區(qū)和所述多個連接區(qū)的有源圖案，使得所述多個柵極區(qū)的頂表面低于所述多個溝道區(qū)；形成覆蓋所述有源圖案的側(cè)壁的柵極絕緣層；在每個溝道區(qū)的所述至少兩側(cè)形成柵極圖案，所述柵極圖案填充其中形成有所述柵極絕緣層的多個凹入柵極區(qū)；和形成多個源電極/漏電極，每個源電極/漏電極形成于所述有源圖案的相應(yīng)的連接區(qū)中。
18.根據(jù)權(quán)利要求17所述的方法，其中，形成所述多個器件隔離圖案的器件隔離圖案包括在所述半導(dǎo)體襯底上形成掩模層；構(gòu)圖所述掩模層和所述半導(dǎo)體襯底來形成界定所述輔助有源圖案的器件隔離溝槽；形成填充所述器件隔離溝槽的器件隔離層；和平面化所述器件隔離層直到暴露所述掩模層，所述掩模層由選自氧化硅層、氮化硅層、氧氮化硅層和硅層中的至少一層形成。
19.根據(jù)權(quán)利要求17所述的方法，其中，形成所述有源圖案包括形成掩模圖案來覆蓋所述有源圖案且暴露所述多個柵極區(qū)的上部分；和使用所述掩模圖案作為蝕刻掩模來各向異性地蝕刻所述多個柵極區(qū)以形成暴露所述有源圖案的側(cè)壁的所述多個凹入柵極區(qū)，其中，使用相對于所述掩模圖案和所述多個器件隔離圖案具有蝕刻選擇性的蝕刻來進(jìn)行所述多個柵極區(qū)的蝕刻。
20.根據(jù)權(quán)利要求17所述的方法，其中，形成所述柵極絕緣層包括執(zhí)行熱氧化工藝來在所述多個凹入柵極區(qū)的底部分和所述有源圖案的暴露的側(cè)壁上形成氧化硅層。
21.根據(jù)權(quán)利要求17所述的方法，其中，形成所述柵極絕緣層包括執(zhí)行化學(xué)氣相沉積工藝來在其中形成有所述有源圖案的所得的結(jié)構(gòu)的整個表面上形成氧化硅層、氮化硅層或高k介電層中的至少之一。
22.根據(jù)權(quán)利要求17所述的方法，其中，形成所述多個柵極圖案包括在包括所述柵極絕緣層的所得的結(jié)構(gòu)上形成填充所述多個凹入柵極區(qū)的柵極導(dǎo)電層；和平面化所述柵極導(dǎo)電層直到暴露所述多個器件隔離圖案的上部分，由此形成設(shè)置于每個所述溝道區(qū)的至少兩側(cè)上的多個柵極圖案。
23.根據(jù)權(quán)利要求22所述的方法，其中，所述柵極導(dǎo)電層由至少一種選自多晶硅、銅、鋁、鎢、鉭、鈦、氮化鎢、氮化鉭、氮化鈦、硅化鎢和硅化鈷的材料形成。
24.根據(jù)權(quán)利要求17所述的方法，其中，形成所述多個柵極圖案包括通過在其中形成有所述柵極絕緣層的所得的結(jié)構(gòu)上依次形成浮置柵極導(dǎo)電層、柵極層間絕緣層和控制柵極導(dǎo)電層，填充所述多個凹入柵極區(qū)；和平面化所述控制柵極導(dǎo)電層、所述柵極層間絕緣層和所述浮置柵極導(dǎo)電層直到暴露所述多個器件隔離圖案的上部分，由此形成浮置柵極圖案、柵極層間絕緣圖案和控制柵極圖案來填充所述多個凹入柵極區(qū)。
25.根據(jù)權(quán)利要求17所述的方法，還包括在形成所述多個柵極圖案之后，形成下互連來連接所述柵極圖案，其中形成所述下互連包括形成多個分別連接到所述多個柵極圖案的柵極栓塞；和在平行于所述有源圖案的方向形成柵線以將所述多個柵極栓塞連接在一起。
26.根據(jù)權(quán)利要求24所述的方法，還包括在形成所述多個柵極圖案之后，形成下互連來將所述柵極圖案連接在一起，其中形成所述下互連包括形成連接到所述控制柵極圖案的多個柵極栓塞；和在基本平行于所述有源圖案的方向形成多條柵線以將所述多個柵極栓塞連接在一起。
27.根據(jù)權(quán)利要求25所述的方法，還包括在形成所述多條柵線之前，形成局部互連以連接所述多個柵極栓塞，所述多個柵極栓塞連接到設(shè)置于所述多個溝道區(qū)的相應(yīng)之一的一個相對側(cè)的成對的多個柵極圖案。
28.根據(jù)權(quán)利要求17所述的方法，其中，形成所述多個源電極/漏電極包括在所述半導(dǎo)體襯底的多個連接區(qū)的相應(yīng)之一中形成雜質(zhì)區(qū)，所述雜質(zhì)區(qū)的導(dǎo)電型不同于所述半導(dǎo)體襯底的導(dǎo)電型。
29.根據(jù)權(quán)利要求28所述的方法，其中，形成所述多個源電極/漏電極的每個包括蝕刻所述多個連接區(qū)的相應(yīng)之一的預(yù)定部分以在所述相應(yīng)的連接區(qū)中形成預(yù)定深度的接觸孔；和在通過所述接觸孔暴露的相應(yīng)的連接區(qū)的內(nèi)壁上形成雜質(zhì)區(qū)，所述雜質(zhì)區(qū)的導(dǎo)電型不同于所述半導(dǎo)體襯底的導(dǎo)電型。
30.根據(jù)權(quán)利要求25所述的方法，還包括在形成所述多個源電極/漏電極之后，形成上互連以與所述下互連交叉且連接所述源電極/漏電極。
31.根據(jù)權(quán)利要求25所述的方法，還包括在形成所述多個源電極/漏電極之后，形成上互連以與所述下互連交叉且連接所述源電極/漏電極的第一組；和形成電連接到?jīng)]有由所述上互連連接的所述源電極/漏電極的第二組的數(shù)據(jù)存儲結(jié)構(gòu)，所述數(shù)據(jù)存儲結(jié)構(gòu)是動態(tài)隨機(jī)存取存儲器電容器、磁隧道結(jié)、鐵電電容器和相變電阻器之一。
32.根據(jù)權(quán)利要求17所述的方法，還包括在形成所述有源圖案之后，在所述多個凹入柵極區(qū)下方的半導(dǎo)體襯底中形成下雜質(zhì)區(qū)，其中所述下雜質(zhì)區(qū)具有所述半導(dǎo)體襯底的導(dǎo)電型。
33.根據(jù)權(quán)利要求17所述的方法，其中形成所述柵極絕緣層包括在所述多個凹入柵極區(qū)的底部分和所述有源圖案的暴露的側(cè)壁上形成輔助柵極絕緣層；在所述多個凹入柵極區(qū)的中心形成具有暴露所述輔助柵極絕緣層的上部分的開口的掩模圖案；使用所述掩模圖案作為蝕刻掩模，通過蝕刻暴露的輔助柵極絕緣層來形成隧道區(qū)以暴露所述半導(dǎo)體襯底的上部分；移除所述掩模圖案來暴露所述輔助柵極絕緣層；和在所述隧道區(qū)中形成隧道絕緣層，所述隧道絕緣層比所述柵極絕緣層更薄。
34.根據(jù)權(quán)利要求33所述的方法，其中，使用熱氧化工藝或化學(xué)氣相沉積工藝來執(zhí)行形成所述隧道絕緣層。
35.根據(jù)權(quán)利要求33所述的方法，其中，所述掩模圖案是通過光刻工藝和蝕刻工藝形成的光致抗蝕劑圖案，或通過沉積工藝和各向異性蝕刻工藝形成的分隔物。
36.一種半導(dǎo)體器件的晶體管結(jié)構(gòu)，包括半導(dǎo)體圖案，具有面對橫向方向的第一和第二側(cè)面、以及面對縱向方向的第三和第四側(cè)面；多個柵極圖案，設(shè)置得與所述半導(dǎo)體圖案的第一和第二側(cè)面相鄰；多個雜質(zhì)圖案，直接接觸所述半導(dǎo)體圖案的第三或第四側(cè)面；和多個柵極絕緣圖案，每個所述柵極絕緣圖案夾置于所述多個柵極圖案的相應(yīng)之一和所述半導(dǎo)體圖案之間。
37.根據(jù)權(quán)利要求36的晶體管結(jié)構(gòu)，其中，所述多個柵極圖案的每個包括控制柵極圖案，施加有用于改變所述半導(dǎo)體圖案的電勢的電信號；浮置柵極圖案，夾置于所述控制柵極圖案和所述多個柵極絕緣圖案的相應(yīng)之一之間；和柵極層間圖案，夾置于所述控制柵極圖案和所述浮置柵極圖案之間。
全文摘要
半導(dǎo)體器件包括具有垂直柵電極的晶體管。在晶體管結(jié)構(gòu)中，半導(dǎo)體圖案具有面對橫向方向的第一和第二側(cè)面、以及面對縱向方向的第三和第四側(cè)面。柵極圖案設(shè)置與半導(dǎo)體圖案的第一和第二側(cè)面相鄰。雜質(zhì)圖案直接接觸半導(dǎo)體圖案的第三或第四側(cè)面。柵極絕緣圖案夾置于柵極圖案和半導(dǎo)體圖案之間。
文檔編號H01L21/8234GK1828900SQ20061000455
公開日2006年9月6日 申請日期2006年1月27日 優(yōu)先權(quán)日2005年2月3日
發(fā)明者姜相宇, 韓晶昱, 金龍?zhí)? 尹勝范 申請人:三星電子株式會社