專利名稱：芯片接墊排列的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種芯片接墊排列，且特別是有關(guān)于一種應(yīng)用于無(wú)凸塊式芯片封裝體的芯片接墊排列。
背景技術(shù)：
隨著電子技術(shù)的日新月異，為強(qiáng)化電子元件的高速處理化、多功能化、高積集化(integration)、小型輕量化及低價(jià)化等多方面的要求，于是芯片封裝技術(shù)也跟著朝向微型化及高密度化發(fā)展?，F(xiàn)有習(xí)知的球腳格狀陣列(ball grid array，BGA)封裝技術(shù)經(jīng)常采用封裝基板(package substrate)作為集成電路芯片(IC chip)的承載器(carrier)，并利用覆晶接合(flipchip bonding)或打線接合技術(shù)(wire bonding)等電性連線技術(shù)，將芯片電性連接至封裝基板的頂面，并將多顆焊球(solder ball)以面陣列(areaarray)方式配置于封裝基板的底面。因此，芯片得以經(jīng)由封裝基板的內(nèi)部線路及其底部的多個(gè)焊球，而電性連接至下一層級(jí)的電子裝置，例如印刷電路板等。
然而，由于現(xiàn)有習(xí)知的BGA封裝技術(shù)必須利用高布線密度(high layoutdensity)的封裝基板，并搭配覆晶接合或打線接合等電性連接技術(shù)，因而造成訊號(hào)傳輸路徑過(guò)長(zhǎng)。因此，目前已經(jīng)發(fā)展出一種無(wú)凸塊式增層(bumpless build-up layer，BBUL)的芯片封裝技術(shù)，其省略覆晶接合或打線接合的制程，而直接在芯片上制作一多層內(nèi)連線結(jié)構(gòu)(multi-layeredinterconnection structure)，并以面陣列方式，在多層內(nèi)連線結(jié)構(gòu)上制作焊球或針腳等電性接點(diǎn)，用以電性連接至下一層級(jí)的電子裝置。
請(qǐng)參閱圖1A，其繪示現(xiàn)有習(xí)知的一種無(wú)凸塊式芯片封裝體的剖面示意圖?，F(xiàn)有習(xí)知無(wú)凸塊式芯片封裝體100包括一芯片110、一內(nèi)連線結(jié)構(gòu)120、一板狀元件130與多數(shù)個(gè)焊球140。芯片110配置于板狀元件130上，板狀元件130是作為底板或支撐層。請(qǐng)參閱圖1B，其繪示圖1A的芯片與內(nèi)連線結(jié)構(gòu)的分解示意圖。芯片110具有多數(shù)個(gè)點(diǎn)狀接墊112，這些點(diǎn)狀接墊112以面陣列方式排列并且配置于芯片110的一主動(dòng)面(active surface)114上。此外，這些點(diǎn)狀接墊112包括訊號(hào)接墊、接地接墊與電源接墊。
請(qǐng)參閱圖1A，內(nèi)連線結(jié)構(gòu)120亦配置于板狀元件130上，內(nèi)連線結(jié)構(gòu)120是以增層(build-up)的方式形成。內(nèi)連線結(jié)構(gòu)120具有一內(nèi)部線路122與多數(shù)個(gè)接點(diǎn)接墊124，這些接點(diǎn)接墊124配置于內(nèi)連線結(jié)構(gòu)120的一接點(diǎn)面126上。必須說(shuō)明的是，這些點(diǎn)狀接墊112與這些接點(diǎn)接墊124兩兩之間是藉由內(nèi)部線路122而互相作電性連接。
內(nèi)連線結(jié)構(gòu)120包括多數(shù)個(gè)介電層128，多數(shù)個(gè)導(dǎo)電孔道122a與多數(shù)個(gè)線路層122b。其中，這些導(dǎo)電孔道122a與多數(shù)個(gè)線路層122b構(gòu)成內(nèi)部線路122。這些導(dǎo)電孔道122a分別貫穿這些介電層128，且介電層128與這些線路層122b彼此交錯(cuò)配置。兩個(gè)線路層122b之間是藉由至少一個(gè)導(dǎo)電孔道122a而彼此互相電性連接。此外，在這些接點(diǎn)接墊124上配置這些焊球140，用以電性連接至下一層級(jí)的電子裝置(圖1A未繪示)。
然而，芯片的主動(dòng)面上的電源接墊以及接地接墊會(huì)隨著芯片尺寸的縮小而大幅減少，如此并不利于大電源設(shè)計(jì)需求的芯片，例如中央處理器(CPU)。因此，現(xiàn)有習(xí)知的無(wú)凸塊式芯片封裝體的芯片的點(diǎn)狀接墊的外型與排列方式有必要加以改進(jìn)。

發(fā)明內(nèi)容
有鑒于此，本實(shí)用新型的目的就是在提供一種芯片接墊排列，可應(yīng)用于無(wú)凸塊式芯片封裝體，以增加電源或接地接墊的輸出入截面積，進(jìn)而提升無(wú)凸塊式封裝體的電氣特性。
基于上述目的或其他目的，本實(shí)用新型提出一種芯片接墊排列，適于配置在一芯片的一主動(dòng)面上，此芯片接墊排列包括多數(shù)個(gè)點(diǎn)狀接墊與至少一非點(diǎn)狀接墊。非點(diǎn)狀接墊的面積大于等于兩個(gè)點(diǎn)狀接墊的面積之和。
基于上述，本實(shí)用新型的無(wú)凸塊式芯片封裝體因?yàn)槠湫酒哂蟹屈c(diǎn)狀接墊作為非訊號(hào)接墊，所以可以增加非訊號(hào)接墊(例如電源或接地接墊)的輸出入截面積，以減少電流的密度，進(jìn)而提升本實(shí)用新型的無(wú)凸塊式芯片封裝體的電氣特性。
為讓本實(shí)用新型的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉多個(gè)實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1A是現(xiàn)有習(xí)知的一種無(wú)凸塊式芯片封裝體的剖面示意圖。
圖1B是圖1A的芯片與內(nèi)連線結(jié)構(gòu)的分解示意圖。
圖2是本實(shí)用新型第一實(shí)施例的一種無(wú)凸塊式芯片封裝體的剖面示意圖。
圖3是圖2的芯片與內(nèi)連線結(jié)構(gòu)的分解示意圖。
圖4是本實(shí)用新型第二實(shí)施例的一種無(wú)凸塊式芯片封裝體的剖面示意圖。
100現(xiàn)有習(xí)知的無(wú)凸塊式芯片封裝體110、210芯片 112、212a點(diǎn)狀接墊114、214主動(dòng)面 120、220內(nèi)連線結(jié)構(gòu)
122、222內(nèi)部線路122a、222a導(dǎo)電孔道122b、222b線路層124、224接點(diǎn)接墊126、226接點(diǎn)面 128、228介電層130、350板狀元件140焊球200、300本實(shí)用新型的無(wú)凸塊式芯片封裝體212芯片接墊排列 212b非點(diǎn)狀接墊230電性接點(diǎn) 340散熱片352電極 354電極面356非電極面具體實(shí)施方式
請(qǐng)參閱圖2，其繪示本實(shí)用新型第一實(shí)施例的一種無(wú)凸塊式芯片封裝體的剖面示意圖。本實(shí)施例的無(wú)凸塊式芯片封裝體200包括至少一芯片210與一內(nèi)連線結(jié)構(gòu)220。芯片210具有一芯片接墊排列212(見圖3)，其配置于芯片210的一主動(dòng)面214上。請(qǐng)參閱圖3，其繪示圖2的芯片與內(nèi)連線結(jié)構(gòu)的分解示意圖。芯片接墊排列212包括多數(shù)個(gè)點(diǎn)狀接墊212a及至少一非點(diǎn)狀接墊212b，而非點(diǎn)狀接墊212b的面積大于等于兩個(gè)點(diǎn)狀接墊212a的面積之和；換言之，一個(gè)非點(diǎn)狀接墊212b為至少兩個(gè)或兩個(gè)以上相鄰的點(diǎn)狀接墊212a合并而成。
請(qǐng)參閱圖2與圖3，芯片210是鑲嵌于內(nèi)連線結(jié)構(gòu)220中，內(nèi)連線結(jié)構(gòu)220是以增層的方式形成。內(nèi)連線結(jié)構(gòu)220具有一內(nèi)部線路222與多數(shù)個(gè)接點(diǎn)接墊224，這些接點(diǎn)接墊224是配置于內(nèi)連線結(jié)構(gòu)220的一接點(diǎn)面226上。芯片210的這些點(diǎn)狀接墊212a的至少其中之一是可藉由內(nèi)部線路222而與這些接點(diǎn)接墊224的至少其中之一相電性連接，或者芯片210的非點(diǎn)狀接墊212b亦可藉由內(nèi)部線路222而與這些接點(diǎn)接墊224的至少其中之一相電性連接。
內(nèi)連線結(jié)構(gòu)220例如包括多數(shù)個(gè)介電層228、多數(shù)個(gè)導(dǎo)電孔道222a與多數(shù)個(gè)線路層222b。這些導(dǎo)電孔道222a分別貫穿這些介電層228，其中這些導(dǎo)電孔道222a的至少一的一端與非點(diǎn)狀接墊212b電性連接。這些線路層222b與這些介電層228是交錯(cuò)配置，而這些線路層222b與這些導(dǎo)電孔道222a構(gòu)成上述內(nèi)部線路222，且兩個(gè)線路層222b之間是藉由這些導(dǎo)電孔道222a的至少一而電性連接。
請(qǐng)參閱圖3，與非點(diǎn)狀接墊212b相電性連接的導(dǎo)電孔道222a在一平行于主動(dòng)面214的投影面上，導(dǎo)電孔道222a的局部延伸路徑可與其所電性連接的非點(diǎn)狀接墊212b的延伸路徑在該投影面上的投影相重疊。換言之，與非點(diǎn)狀接墊212b相電性連接的導(dǎo)電孔道222a的外型可為槽狀(slot)(圖3僅示意地繪示一條)。
進(jìn)言之，若以功能區(qū)分，這些點(diǎn)狀接墊212a的至少一例如為訊號(hào)接墊，而非點(diǎn)狀接墊212b例如為非訊號(hào)接墊(接地接墊、電源接墊或其他類型的非訊號(hào)接墊)。若以外型區(qū)分，非點(diǎn)狀接墊212b例如為環(huán)狀接墊、條狀接墊或塊狀接墊等，如圖3所示。必須說(shuō)明的是，本實(shí)施例的芯片接墊排列212是用以舉例，并非用以限定本實(shí)用新型，換言之，芯片接墊排列212可以因?yàn)辄c(diǎn)狀接墊212a與非點(diǎn)狀接墊212b的數(shù)量或位置的不同而具有不同的排列形式，或可以因?yàn)榉屈c(diǎn)狀接墊212b的外型不同而具有不同的排列形式，例如為上述多種非點(diǎn)狀接墊212b外型的任意一種、任意兩種、...或任意多種的搭配。
值得一提的是，請(qǐng)參閱圖2，在未配置電性接點(diǎn)230至接點(diǎn)接墊224的情況下，這些接點(diǎn)接墊224可應(yīng)用于墊格陣列(LGA)類型的訊號(hào)輸出入介面。此外，在這些接墊224上亦可分別配置一電性接點(diǎn)230，而本實(shí)施例的這些電性接點(diǎn)230為導(dǎo)電球(conductive ball)，以提供球格陣列(BGA)類型的訊號(hào)輸出入介面。另外，這些電性接點(diǎn)230亦可是導(dǎo)電針腳(conductivepin)，以提供針格陣列(PGA)類型的訊號(hào)輸出入介面，但是并未以圖面表示。再者，這些接點(diǎn)接墊224可屬于同一圖案化的導(dǎo)電層，因其制程是相同于這些線路層222b，所以這些接點(diǎn)接墊224所形成的導(dǎo)電層亦可視為這些線路層222b之一。
請(qǐng)參閱圖4，其繪示本實(shí)用新型第二實(shí)施例的一種無(wú)凸塊式芯片封裝體的剖面示意圖。與上述實(shí)施例不同的是，本實(shí)施例的無(wú)凸塊式芯片封裝體300例如更包括一散熱片(heat spreader)340與至少一板狀元件350。板狀元件350配置于芯片210與內(nèi)連線結(jié)構(gòu)220上，使得板狀元件350在此可視為一搭載芯片210用的承載器(carrier)，而散熱片340則配置于板狀元件350的遠(yuǎn)離芯片210的一非電極面356上，用以將芯片310所產(chǎn)生的高熱迅速地傳導(dǎo)至散熱片340的表面。在此必須說(shuō)明的是，在某些情形下，散熱片340亦可直接配置于芯片210與內(nèi)連線結(jié)構(gòu)220上，而省略板狀元件350的配置；或者在芯片210的運(yùn)作溫度較低下，亦可省略散熱片340的配置。換言之，散熱片340與板狀元件350兩者可依設(shè)計(jì)需求擇一配置于芯片210與內(nèi)連線結(jié)構(gòu)220上，或依序?qū)鍫钤?50與散熱片340配置于芯片210與內(nèi)連線結(jié)構(gòu)220上。
板狀元件350具有多數(shù)個(gè)電極352，其配置于板狀元件350的一電極面354上。此外，芯片210的這些點(diǎn)狀接墊212a的至少其中之一是可藉由內(nèi)連線結(jié)構(gòu)220的內(nèi)部線路222而與這些電極352的至少其中之一相電性連接；或者芯片210的非點(diǎn)狀接墊212b亦可藉由內(nèi)連線結(jié)構(gòu)220的內(nèi)部線路222而與這些電極352的至少其中之一相電性連接。另外，這些電極352的至少其中之一是可藉由內(nèi)部線路222而與內(nèi)連線結(jié)構(gòu)220的這些接點(diǎn)接墊224的至少其中之一相電性連接。
板狀元件350例如為板狀主動(dòng)元件(panel-shaped active component)或板狀被動(dòng)元件(panel-shaped passive component)，其中板狀主動(dòng)元件例如是板狀晶體管元件，而板狀被動(dòng)元件例如是板狀電容元件、板狀電阻元件或板狀電感元件等。值得一提的是，板狀元件350更可同時(shí)具有主動(dòng)元件部分與被動(dòng)元件部分，而成為整合型的板狀元件。此外，由于板狀元件350可以半導(dǎo)體制程或陶瓷燒結(jié)制程來(lái)加以制作，所以板狀元件350的材質(zhì)可為硅或陶瓷。
綜上所述，本實(shí)用新型的無(wú)凸塊式芯片封裝體因?yàn)槠湫酒哂蟹屈c(diǎn)狀接墊作為非訊號(hào)接墊，所以可以增加電源或接地接墊的輸出入截面積，以減少電流的密度，而提升本實(shí)用新型的無(wú)凸塊式芯片封裝體的電氣特性。
雖然本實(shí)用新型已以多個(gè)實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型，任何熟習(xí)此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求1.一種芯片接墊排列，適于配置在一芯片的一主動(dòng)面上，其特征在于其包括多數(shù)個(gè)點(diǎn)狀接墊；以及至少一非點(diǎn)狀接墊，該非點(diǎn)狀接墊的面積大于等于兩個(gè)該些點(diǎn)狀接墊的面積之和。
2.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的點(diǎn)狀接墊的至少一是訊號(hào)接墊。
3.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是非訊號(hào)接墊。
4.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是接地接墊。
5.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是電源接墊。
6.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是環(huán)狀接墊。
7.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是條狀接墊。
8.根據(jù)權(quán)利要求1所述的芯片接墊排列，其特征在于其中所述的非點(diǎn)狀接墊是塊狀接墊。
專利摘要一種芯片接墊排列，適于配置在一芯片的一主動(dòng)面上，此芯片接墊排列包括多數(shù)個(gè)點(diǎn)狀接墊與至少一非點(diǎn)狀接墊。非點(diǎn)狀接墊的面積大于等于兩個(gè)點(diǎn)狀接墊的面積之和。本實(shí)用新型的無(wú)凸塊式芯片封裝體因?yàn)槠湫酒哂蟹屈c(diǎn)狀接墊作為非訊號(hào)接墊，所以可以增加電源或接地接墊的輸出入截面積，以減少電流的密度，而提升本實(shí)用新型的無(wú)凸塊式芯片封裝體的電氣特性。
文檔編號(hào)H01L23/52GK2831435SQ20052011440
公開日2006年10月25日 申請(qǐng)日期2005年7月26日 優(yōu)先權(quán)日2005年7月26日
發(fā)明者許志行 申請(qǐng)人:威盛電子股份有限公司