專利名稱：雙載流子硅控整流器電路以及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種集成電路設(shè)計(jì)；尤指一種用于靜電放電(electrostatic discharge，ESD)防護(hù)的雙載流子硅控整流器及其形成方法。
背景技術(shù)：
集成電路的金屬氧化物半導(dǎo)體晶體管(Metal oxidesemiconductor transistor，MOS transistor)的柵極氧化層(gateoxide)極易受到損害。柵極氧化層可能會在接觸到一較供應(yīng)電壓稍高幾伏特(volt)的電壓時(shí)受損，而一般集成電路的供應(yīng)電壓通常為5.0、3.3伏特或者是更低的電壓。一般環(huán)境引起的靜電電壓可能高達(dá)幾千甚至是幾萬伏特。即使其電荷量以及電流極小，此一高電壓仍可能導(dǎo)致集成電路的損壞。因此，在產(chǎn)生靜電荷時(shí)，便需在其累積至一可能會引起損害的電壓之前，便將其放電。
硅控整流器(silicon controlled rectifier，SCR)是用來防止芯片受到靜電放電損害的有效裝置，其特性為低導(dǎo)通阻抗、低電容、低功率消耗以及高電流導(dǎo)出能力。使用硅控整流器的靜電放電防護(hù)電路在一靜電放電事件發(fā)生時(shí)，可以較快導(dǎo)出靜電放電(ESD)脈沖以增進(jìn)其ESD防護(hù)能力，避免集成電路(Integratedcircuits，ICs)受到靜電放電的損害。
然而，傳統(tǒng)用于靜電放電防護(hù)的硅控整流器設(shè)計(jì)仍然有些缺點(diǎn)。在傳統(tǒng)的用于靜電放電防護(hù)的硅控整流器中，阻障層(buriedlayer)以及深N+集電極槽(collector sinkers)于N型阱內(nèi)形成，以降低集電極電阻。這些低電阻材料會影響硅控整流器的導(dǎo)通速度，使得靜電放電防護(hù)的效益降低。
因此，需要新的半導(dǎo)體電路設(shè)計(jì)以及方法以增進(jìn)硅控整流器及其靜電放電防護(hù)電路的效益。

發(fā)明內(nèi)容
根據(jù)前文，本發(fā)明的目的在于提出一種實(shí)現(xiàn)一用于靜電放電防護(hù)的雙載流子硅控整流器的方法。
在此公開一種用于靜電放電防護(hù)的雙載流子硅控整流器的系統(tǒng)及其形成方法。此硅控整流器電路包括一雙載流子裝置，形成于一半導(dǎo)體基板上。此雙載流子裝置包括至少一N型阱以及一P+材料。N型阱用以提供較高的電阻，而P+材料則作為一集電極，以提供一高阻抗。至少一N型防護(hù)環(huán)(guard ring)以及一P型防護(hù)環(huán)圍繞于雙載流子裝置，其中，當(dāng)一靜電放電事件發(fā)生時(shí)，雙載流子裝置的N型阱以及P+材料的高電阻會提高導(dǎo)通速率。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種雙載流子硅控整流器(bipolar-based silicon controlled rectifier(SCR))電路，用于靜電放電(electrostatic discharge，ESD)防護(hù)，包括一N型阱，形成于一半導(dǎo)體基板上；一P+集電極區(qū)，直接形成與該N型阱接觸；一基極區(qū)，形成于該N型阱上，且與該集電極區(qū)分隔；以及一射極區(qū)，形成于該基極區(qū)上方；其中，當(dāng)一靜電放電事件發(fā)生時(shí)，該N型阱及該P(yáng)+集電極區(qū)提供一高阻抗路徑，以導(dǎo)通該雙載流子硅控整流器電路。
本發(fā)明所述的雙載流子硅控整流器電路，更包括一第一介電區(qū)(dielectric area)以及一第二介電區(qū)，形成于該N型阱上，其中，該基極區(qū)位于該第一以及第二介電區(qū)之間，且該集電極區(qū)通過該第一介電區(qū)或者該第二介電區(qū)與該基極區(qū)分隔開。
本發(fā)明所述的雙載流子硅控整流器電路，該基極區(qū)形成于至少該第一以及該第二介電區(qū)的一部分上。
本發(fā)明所述的雙載流子硅控整流器電路，更包括一阻障層(buried layer)，形成于該N型阱以及該半導(dǎo)體基板之間。
本發(fā)明所述的雙載流子硅控整流器電路，該阻障層為N型且輕摻雜(lightly-doped)。
本發(fā)明所述的雙載流子硅控整流器電路，更包括一本地集電極(local collector)，置于該基極區(qū)之下。
本發(fā)明所述的雙載流子硅控整流器電路，該基極區(qū)是以P+材料制成。
本發(fā)明所述的雙載流子硅控整流器電路，該射極區(qū)是以N+材料制成。
本發(fā)明所述的雙載流子硅控整流器電路，更包括一P型防護(hù)環(huán)(guard ring)以及一N型防護(hù)環(huán)(guard ring)。
本發(fā)明所述的雙載流子硅控整流器電路，該P(yáng)+集電極區(qū)是PNPN結(jié)構(gòu)的第一終端。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種形成一雙載流子硅控整流器(bipolar-based silicon controlled rectifier(SCR))電路的方法，用于靜電放電(electrostatic discharge，ESD)防護(hù)，該形成一雙載流子硅控整流器電路的方法包括形成一N型阱于一半導(dǎo)體基板上；形成一第一以及一第二介電區(qū)于該N型阱上；形成一P+集電極區(qū)，直接與該N型阱接觸；形成一基極區(qū)于該第一以及該第二介電區(qū)之間，且通過該介電區(qū)的任一個(gè)與該P(yáng)+集電極區(qū)分隔開；形成一N+射極區(qū)于該基極區(qū)的一部分上；以及形成一P型防護(hù)環(huán)(guard ring)以及一N型防護(hù)環(huán)圍繞該硅控整流器；其中，該基極區(qū)、該射極區(qū)以及該集電極區(qū)是一雙載流子裝置的三個(gè)端點(diǎn)，以及當(dāng)一靜電放電(ESD)事件發(fā)生時(shí)，該P(yáng)+集電極區(qū)以及該N型阱提供一高阻抗路徑，以導(dǎo)通該雙載流子裝置。
本發(fā)明所述的形成一雙載流子硅控整流器電路的方法，更包括形成一阻障層于該N型阱以及該半導(dǎo)體基板之間。
本發(fā)明所述的形成一雙載流子硅控整流器電路的方法，更包括形成一本地集電極于該N型阱內(nèi)及該基極區(qū)之下，用以提供一低電阻值，以改善硅控整流器的非靜電放電效率。
本發(fā)明所述的形成一雙載流子硅控整流器電路的方法，更包括形成一個(gè)或多個(gè)金屬接觸洞(metal contacts)，與該基極區(qū)、該射極區(qū)以及該集電極區(qū)連接。
本發(fā)明提供的用于靜電放電防護(hù)的雙載流子硅控整流器的系統(tǒng)及其形成方法。通過將阻障層移除以及將深集電極/槽置換為一P+接面，可使得硅控整流器具有較佳的靜電放電防護(hù)效益。


圖1A是一用于靜電放電防護(hù)的傳統(tǒng)硅控整流器的方塊圖。
圖1B是一用于靜電放電防護(hù)的傳統(tǒng)硅控整流器的示意圖。
圖1C是一用于使用硅鍺(silicon-germanium)制程的硅控整流器結(jié)構(gòu)的一雙載流子裝置的示意圖。
圖2A是根據(jù)本發(fā)明第一實(shí)施例的一用于一雙載流子硅控整流器的雙載流子裝置的截面圖。
圖2B是根據(jù)本發(fā)明第二實(shí)施例的一用于一雙載流子硅控整流器的雙載流子裝置的截面圖。
圖2C是根據(jù)本發(fā)明第三實(shí)施例的一用于一雙載流子硅控整流器的雙載流子裝置的截面圖。
圖3是根據(jù)本發(fā)明各種實(shí)施例的靜電放電防護(hù)電路的靜電放電防護(hù)能力比較圖300。
圖4A～4B是制造根據(jù)本發(fā)明第三實(shí)施例的雙載流子裝置的部分流程圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
圖1是一用于靜電放電防護(hù)的傳統(tǒng)硅控整流器100的方塊圖。一NPN晶體管102的射極及其基極皆耦接至地，而其集電極則耦接至一接合墊(pad)104。為了具有較佳的靜電放電防護(hù)能力，提供一N型防護(hù)環(huán)106以及一P型防護(hù)環(huán)108。P型防護(hù)環(huán)108連接至一基板電位，使得P型及N型阱間的接面為逆偏壓(reversebias)。N型防護(hù)環(huán)106則連接至一正提供電壓源，以幫助空乏區(qū)(depletion region)更深入基板以增進(jìn)收集能力。在一般的電路中，其正提供電壓源為VCC。
雖然本發(fā)明實(shí)施例的硅控整流器截面圖中并未顯示有此二防護(hù)環(huán)，但本領(lǐng)域技術(shù)人員應(yīng)可了解至少一N型防護(hù)環(huán)以及一P型防護(hù)環(huán)形成于所示的晶體管周圍，以構(gòu)成一完整的PNPN雙載流子硅控整流器結(jié)構(gòu)。
圖1B是一用于靜電放電防護(hù)的傳統(tǒng)硅控整流器結(jié)構(gòu)110的示意圖。
一PNP雙載流子晶體管112連接至一NPN雙載流子晶體管114的基極以及一接合墊116。PNP雙載流子晶體管112的基極與NPN雙載流子晶體管114的集電極皆耦接一電阻118，其中，電阻118代表的是N型阱的電阻。雙載流子晶體管112及114皆連接至一電阻120，其中，電阻120代表的是P型基板的電阻。在雙極互補(bǔ)金屬氧化物半導(dǎo)體(BICMOS)制程中，雙載流子晶體管112及114皆為寄生裝置。雙載流子晶體管112包括一位于N型阱及P型基板里的P+擴(kuò)散區(qū)，而雙載流子晶體管114包括一N型阱、P型基板以及一N+擴(kuò)散區(qū)。
圖1B所示的硅控整流器結(jié)構(gòu)110通過雙載流子晶體管112或114的集電極-基極突崩潰(avalanche)而觸發(fā)導(dǎo)通。例如，若NPN雙載流子晶體管114先進(jìn)入突崩潰，則載流子(carrier)會射入NPN雙載流子晶體管114的基極，使得晶體管導(dǎo)通。因此，NPN雙載流子晶體管114會由PNP雙載流子晶體管112的基極，導(dǎo)出電流，因而使其導(dǎo)通，并且為NPN雙載流子晶體管114提供一額外的基極驅(qū)動(dòng)。其傳導(dǎo)在輸入電壓降到某個(gè)值時(shí)便會停止。
圖1C是提供給一硅控整流器的一雙載流子裝置122的截面圖，且其使用硅鍺(silicon-germanium，SiGe)制程。在此結(jié)構(gòu)中，使用一快速高溫氧化(thermal oxidation)制程，在晶圓上(wafer)生長成一薄氧化層，接著使用阻障層掩膜(buried layermask)以及氧化蝕刻開口窗(oxide etch open window)以圖案化，使得一離子注入(ion implantation)的N型輕摻雜阻障層124于一P型基板126上形成。一N型阱128形成于阻障層124上，接著，生成一場氧化層(field oxide)130。在N型阱128與阻障層124碰撞(collide)之前，將N型阱128往下導(dǎo)入，用以及時(shí)植入一N型集電極/槽(collector/sinker)132，其中，一金屬接觸洞(metalcontact)134提供N型集電極/槽(collector/sinker)132的電連接。接著，使用一基極掩膜以圖案化一P+基極區(qū)136，并且形成一金屬接觸洞138以連接基極區(qū)136，基極區(qū)136是雙載流子裝置122的基極。最后將一N+射極區(qū)140擴(kuò)散(diffuse)至基極區(qū)136，且通過一金屬接觸洞142以連接電路的其余部分?？捎贜型阱128內(nèi)形成一選擇性本地集電極(local collector)144，以用以降低電阻值，增進(jìn)雙載流子裝置122的非靜電放電防護(hù)效益。
在雙載流子裝置122中僅示有用于一傳統(tǒng)NPN硅控整流器的NPN晶體管。但除此之外，也會形成一P型防護(hù)環(huán)(guard ring)以及一N型防護(hù)環(huán)(guard ring)以構(gòu)成一完整的PNPN雙載流子硅控整流器結(jié)構(gòu)。雖然，此一具有雙載流子裝置122的傳統(tǒng)硅控整流器結(jié)構(gòu)可用于靜電放電防護(hù)電路里，但阻障層124以及深N型集電極/槽(collector/sinker)132的低阻抗會使得防護(hù)功效不佳。因此，在靜電放電事件發(fā)生時(shí)，需要有較高阻抗的材料以增進(jìn)靜電放電防護(hù)效益。
圖2A是根據(jù)本發(fā)明第一實(shí)施例的一適用于一雙載流子硅控整流器的雙載流子裝置200的截面圖。
雙載流子裝置200仍包括一離子注入的N型輕摻雜阻障層202于P型基板204上形成。使用快速高溫氧化(thermal oxidation)制程，在晶圓上(wafer)生長成一薄氧化層，接著，使用阻障層掩膜(buried layer mask)以圖案化此晶圓。形成一N型阱206于阻障層202上，而在N型阱206形成后，形成一場氧化層(fieldoxide)208。比較雙載流子裝置122以及200，可以發(fā)現(xiàn)雙載流子裝置122中的N型集電極/槽(collector/sinker)132已由雙載流子裝置200的薄P+材料210所取代，其中，植入的P+材料210作為雙載流子裝置200的集電極。接著，使用一基極掩膜以圖案化一P+基極區(qū)212于N型阱206上。再將一N+射極區(qū)214擴(kuò)散(diffuse)至基極區(qū)212。金屬接觸洞216、218以及220分別用以提供連接至基極212、射極214以及集電極210。如同圖示，在N型阱206上有一個(gè)或者多個(gè)介電區(qū)208(如場氧化物，field oxides)形成，基極區(qū)則形成于兩個(gè)介電區(qū)之間，而集電極區(qū)與基極區(qū)則通過其介電區(qū)的其中之一以分隔開來。在一實(shí)施例中，將N+槽置換為P+擴(kuò)散區(qū)的P+區(qū)210上PNPN硅控整流器結(jié)構(gòu)的p終端。
在此實(shí)施例中，通過將雙載流子裝置122的N+集電極/槽132置換為P+材料210以構(gòu)成一PNPN，靜電放電電流會流經(jīng)具較低阻抗材料的阻障層202。
圖2B是根據(jù)本發(fā)明第二實(shí)施例的一適用于一雙載流子硅控整流器的雙載流子裝置222的截面圖。比較雙載流子裝置222以及122，可得知雙載流子裝置222將雙載流子裝置122的阻障層124以及N型集電極/槽(collector/sinker)132移除。在P型基板226上直接形成一N型阱224，且在N型阱224形成之后，形成一場氧化層(field oxide)228。接著，形成一P+材料230以作為一集電極。使用一基極掩膜以圖案化位于N型阱224上的一P+基極區(qū)232，接著，將一N+射極234擴(kuò)散(diffuse)至基極區(qū)232。金屬接觸洞236、238以及240則分別用以提供連接至基極232、射極234以及集電極230。在一實(shí)施例中，由N+槽置換為P+擴(kuò)散區(qū)的P+區(qū)230以作為PNPN硅控整流器結(jié)構(gòu)的p終端。
通過將雙載流子裝置122的阻障層124以及N型集電極/槽(collector/sinker)132移除，可以顯著地增進(jìn)靜電放電防護(hù)效果，這是因?yàn)橛糜贜型集電極/槽(collector/sinker)132以及阻障層124的低電阻材料會阻礙硅控整流器的導(dǎo)通。所以，在本發(fā)明中，靜電放電電流會流經(jīng)具較高阻抗材料的N型阱224，因此，在靜電放電事件發(fā)生時(shí)，硅控整流器會具有較佳的防護(hù)效果。
圖2C是根據(jù)本發(fā)明第三實(shí)施例的一適用于一雙載流子硅控整流器的雙載流子裝置242的截面圖。除了在雙載流子裝置242的N型阱224里具有一非必須的本地集電極(optional local collector)244外，雙載流子裝置242與圖2B的雙載流子裝置222幾乎相同。雙載流子裝置122的阻障層124以及N型集電極/槽(collector/sinker)132皆被移除以提供較佳的硅控整流器的靜電放電防護(hù)效應(yīng)。本地集電極244由雙載流子裝置制程所形成，以降低電阻，使得雙載流子裝置242具較佳的靜電放電防護(hù)效果。而雙載流子裝置242的靜電放電防護(hù)效果與雙載流子裝置222相似。
圖3是根據(jù)本發(fā)明各種實(shí)施例的靜電放電防護(hù)電路在靜電放電人體模式(Body Model)下的比較圖300。使用雙載流子裝置200、222以及242的硅控整流器結(jié)構(gòu)的靜電放電防護(hù)效果分別由曲線302、304以及306代表。
很明顯地，曲線302的靜電放電防護(hù)效益較曲線304及306的靜電放電防護(hù)效益差。參照圖1C及圖3，可以得知由于阻障層124是一高摻雜濃度層，而N型集電極/槽(collector/sinker)132則深入N型阱128，因此提供了很小的電阻。另外兩條曲線的靜電放電防護(hù)效果相似且較曲線302的靜電放電防護(hù)效果佳。由圖3可以得知，此三種實(shí)施方式的觸發(fā)電壓(trigger voltage)會一直增加直到電流增加至某一值時(shí)，以將硅控整流器觸發(fā)。在本例中，曲線302，304，306的觸發(fā)電流(trigger current)電流分別為0.2A，2.8A，2.6A。因此，曲線304及306皆較曲線302具有較佳的靜電放電防護(hù)效果。
圖4A～4B是制造根據(jù)本發(fā)明第三實(shí)施例的雙載流子裝置242的部分流程圖。結(jié)合圖4A以及圖4B可構(gòu)成完整的處理流程，包括有步驟400、402、404、406以及408，以用以制造雙載流子裝置242。
在步驟400中，一N型阱410直接形成于P型基板412上，其間不含有阻障層，因?yàn)镹型阱410提供較高的電阻，所以硅控整流器具較佳的效果。接著在步驟402中，在N型阱410形成之后，將晶圓氧化且涂布光刻膠(photoresist)，并使用絕緣掩膜(isolationmask)圖案化晶圓以形成場氧化層414。在場氧化物414層之間，具有絕緣窗(isolation window)，因此，在之后的處理中，可以有進(jìn)一步的植入處理至N型阱410里。
在步驟404中，將一非N型集電極/槽(collector/sinker)的薄P+材料416于在場氧化物414之間，植入N型阱410。通過N型阱410的較高電阻，可以增進(jìn)硅控整流器的效益。在植入P+材料416之后，于步驟406中，可使用一基極掩膜以圖案化一P+基極區(qū)418。P+基極區(qū)418覆蓋一部分的場氧化物層414以增進(jìn)表面摻雜以及厚場界限(thick field threshold)。在基極區(qū)418形成之后，可在N型阱410里形成一選擇性本地集電極420，以降低電阻，增進(jìn)雙載流子裝置的一般效益。在本發(fā)明的實(shí)施例中，在N型注入中使用磷(phosphorus)。此外，使用本地集電極對于靜電放電防護(hù)上并無任何影響。
最后，在步驟408中，將一N+射極區(qū)422擴(kuò)散入基極區(qū)418。而在N+射極區(qū)422形成后，將金屬接觸洞424、426以及428于基極區(qū)418、射極區(qū)422以及集電極416上形成，以提供連接。
本發(fā)明提供一用于靜電放電防護(hù)的雙載流子硅控整流器的系統(tǒng)及其形成方法。通過將阻障層移除以及將深集電極/槽置換為一P+接面，可使得硅控整流器具較佳的靜電放電防護(hù)效益。
雖然本發(fā)明已通過較佳實(shí)施例說明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號的簡單說明如下100硅控整流器102NPN晶體管104接合墊106N型防護(hù)環(huán)108P型防護(hù)環(huán)110硅控整流器112PNP晶體管114NPN晶體管116接合墊118、120電阻122雙載流子晶體管
124阻障層126P型基板128N型阱130場氧化層132N型集電極/槽134、138、142金屬接觸洞136P+基極區(qū)140N+射極區(qū)144本地集電極200雙載流子晶體管202阻障層204P型基板206N型阱208場氧化層210P+集電極212P+基極區(qū)214N+射極區(qū)216、218、220金屬接觸洞222雙載流子晶體管226P型基板224N型阱228場氧化層230P+集電極232P+基極區(qū)234N+射極區(qū)236、238、240金屬接觸洞242雙載流子晶體管
224N型阱244本地集電極400、402、404、406、408步驟412P型基板410N型阱414場氧化層416P+集電極418P+基極區(qū)420本地集電極422N+射極區(qū)424、426、428金屬接觸洞
權(quán)利要求
1.一種雙載流子硅控整流器電路，用于靜電放電防護(hù)，其特征在于，該雙載流子硅控整流器電路包括一N型阱，形成于一半導(dǎo)體基板上；一P+集電極區(qū)，直接形成與該N型阱接觸；一基極區(qū)，形成于該N型阱上，且與該集電極區(qū)分隔；以及一射極區(qū)，形成于該基極區(qū)上方；其中，當(dāng)一靜電放電事件發(fā)生時(shí)，該N型阱及該P(yáng)+集電極區(qū)提供一高阻抗路徑，以導(dǎo)通該雙載流子硅控整流器電路。
2.根據(jù)權(quán)利要求1所述的雙載流子硅控整流器電路，其特征在于，更包括一第一介電區(qū)以及一第二介電區(qū)，形成于該N型阱上，其中，該基極區(qū)位于該第一以及第二介電區(qū)之間，且該集電極區(qū)通過該第一介電區(qū)或者該第二介電區(qū)與該基極區(qū)分隔開。
3.根據(jù)權(quán)利要求2所述的雙載流子硅控整流器電路，其特征在于，該基極區(qū)形成于至少該第一以及該第二介電區(qū)的一部分上。
4.根據(jù)權(quán)利要求2所述的雙載流子硅控整流器電路，其特征在于，更包括一阻障層，形成于該N型阱以及該半導(dǎo)體基板之間。
5.根據(jù)權(quán)利要求4所述的雙載流子硅控整流器電路，其特征在于，該阻障層為N型且輕摻雜。
6.根據(jù)權(quán)利要求2所述的雙載流子硅控整流器電路，其特征在于，更包括一本地集電極，置于該基極區(qū)之下。
7.根據(jù)權(quán)利要求1所述的雙載流子硅控整流器電路，其特征在于，該基極區(qū)是以P+材料制成。
8.根據(jù)權(quán)利要求1所述的雙載流子硅控整流器電路，其特征在于，該射極區(qū)是以N+材料制成。
9.根據(jù)權(quán)利要求1所述的雙載流子硅控整流器電路，其特征在于，更包括一P型防護(hù)環(huán)以及一N型防護(hù)環(huán)。
10.根據(jù)權(quán)利要求1所述的雙載流子硅控整流器電路，其特征在于，該P(yáng)+集電極區(qū)是PNPN結(jié)構(gòu)的第一終端。
11.一種形成一雙載流子硅控整流器電路的方法，用于靜電放電防護(hù)，其特征在于，該形成一雙載流子硅控整流器電路的方法包括形成一N型阱于一半導(dǎo)體基板上；形成一第一以及一第二介電區(qū)于該N型阱上；形成一P+集電極區(qū)，直接與該N型阱接觸；形成一基極區(qū)于該第一以及該第二介電區(qū)之間，且通過該介電區(qū)的任一個(gè)與該P(yáng)+集電極區(qū)分隔開；形成一N+射極區(qū)于該基極區(qū)的一部分上；以及形成一P型防護(hù)環(huán)以及一N型防護(hù)環(huán)圍繞該硅控整流器；其中，該基極區(qū)、該射極區(qū)以及該集電極區(qū)是一雙載流子裝置的三個(gè)端點(diǎn)，以及當(dāng)一靜電放電事件發(fā)生時(shí)，該P(yáng)+集電極區(qū)以及該N型阱提供一高阻抗路徑，以導(dǎo)通該雙載流子裝置。
12.根據(jù)權(quán)利要求11所述的形成一雙載流子硅控整流器電路的方法，其特征在于，更包括形成一阻障層于該N型阱以及該半導(dǎo)體基板之間。
13.根據(jù)權(quán)利要求11所述的形成一雙載流子硅控整流器電路的方法，其特征在于，更包括形成一本地集電極于該N型阱內(nèi)及該基極區(qū)之下，用以提供一低電阻值，以改善硅控整流器的非靜電放電效率。
14.根據(jù)權(quán)利要求11所述的形成一雙載流子硅控整流器電路的方法，其特征在于，更包括形成一個(gè)或多個(gè)金屬接觸洞，與該基極區(qū)、該射極區(qū)以及該集電極區(qū)連接。
全文摘要
一種雙載流子硅控整流器電路以及其形成方法，用于靜電放電防護(hù)。此硅控整流器電路包括一雙載流子裝置，形成于一半導(dǎo)體基板上。此雙載流子裝置包括至少一N型阱以及一P+材料。N型阱用以提供較高的電阻，而P+材料則作為一集電極，以提供一高電阻。至少一N型防護(hù)環(huán)以及一P型防護(hù)環(huán)圍繞于雙載流子裝置，其中，當(dāng)一靜電放電事件發(fā)生時(shí)，雙載流子裝置的N型阱以及P+材料所提供的高電阻會提高導(dǎo)通速率。
文檔編號H01L21/82GK1825623SQ20051013657
公開日2006年8月30日 申請日期2005年12月30日 優(yōu)先權(quán)日2005年2月25日
發(fā)明者游國豐, 李建興, 施教仁, 楊富智 申請人:臺灣積體電路制造股份有限公司