專利名稱：包含像素的有機電子設備的制作方法
發(fā)明
背景技術：
領域一般而言，本發(fā)明涉及電子設備，更具體地涉及包含像素的有機電子設備。
相關技術描述電子設備，包括有機電子設備，在日常生活中的應用正日益變得廣泛。有機電子設備的例子包括有機發(fā)光二極管(Organic Light-Emitting Diodes，OLEDs)。有源矩陣OLED(Active Matrix OLED，AMOLED)顯示器包含各自含有像素電路的像素。常規(guī)的像素為矩形形狀，并沿像素的寬度具有一對較短的相對側(cè)部(shorter opposing sides)以及沿像素的長度具有一對較長的相對側(cè)部(shorter opposing sides)。典型的像素設計(layout)具有像素驅(qū)動電路，因而從平面圖上看，由像素驅(qū)動電路占據(jù)的區(qū)域位于較長側(cè)部之間，且從一個較短側(cè)部部分延伸向另一較短側(cè)部。在同一電路設計中，由OLED占據(jù)的區(qū)域位于較長側(cè)部之間，且從另一個較短側(cè)部延伸向像素驅(qū)動電路。使用了這一電路設計的底部發(fā)射(bottom emission)電子設備的孔徑比(aperture ratio)通常不大于35％。
發(fā)明概述有機電子設備包含像素，其中的像素包含第一晶體管和電容式電子部件(electronic component)。在某一實施方式中，所述第一晶體管是門下薄膜晶體管(under-gate TFT)，且第一傳導構件(member)的第一部分是第一晶體管的門電極。第一傳導構件的第二部分是該電容式電子部件的第一電極。
在某一實施方式中，有機電子設備中包含像素。該像素包含第一晶體管。從平面圖可見，第一晶體管具有長度和寬度，其中，第一晶體管的長度大于第一晶體管的寬度。該像素還包含電容式電子部件。從平面圖可見，電容式電子部件具有長度和寬度，其中，電容式電子部件的長度大于電容式電子部件的寬度。從平面圖可見，第一晶體管和電容式電子部件基本上沿一線(基本上與第一晶體管和電容式電子部件的長度方向平行)相互鄰接。
以上的概要描述和以下的詳細描述僅是示范性和說明性的，并不對由所附的權利要求所定義的本發(fā)明構成限制。


本發(fā)明通過實施例進行解釋，并不限于所附的圖。
圖1為包含電子設備中的像素電路的電路圖。
圖2和圖3分別為陣列的一部分在基片上形成第一組傳導構件后的平面圖和截面圖。
圖4為圖3所示陣列的一部分在形成門電介質(zhì)層、第一半導體層和第二半導體層后的截面圖。
圖5和圖6分別為圖2和圖4所示陣列的一部分在第一和第二半導體層圖案形成后的平面圖和截面圖。
圖7和圖8分別為圖5和圖6所示陣列的一部分在第一和第二半導體層的一部分上形成第二組傳導構件后的平面圖和截面圖。
圖9為圖8所示陣列的一部分在蝕刻一部分第二半導體層以在第一半導體層內(nèi)限定溝道區(qū)后的截面圖。
圖10和圖11分別為圖7和圖9所示陣列的一部分在部分基片上形成第三組傳導構件后的平面圖和截面圖。
圖12和圖13分別為圖10和圖11所示陣列的一部分在至少部分像素驅(qū)動電路上形成基片結構后的平面圖和截面圖。
圖14為圖13所示陣列的一部分在形成基本整個的電子設備后的截面圖。
本領域的熟練技術人員意識到圖中的元件是簡明的示意，并無必要完全按照比例繪制。例如，圖中某些元件的尺寸可相對于其它元件有所放大，以有助于更好地理解本發(fā)明的實施方式。
發(fā)明詳述一種有機電子設備包含有像素，其中的像素包含第一晶體管和電容式電子部件。在某一實施方式中，該第一晶體管是門下TFT，且第一傳導構件的第一部分是第一晶體管的門電極。第一傳導構件的第二部分是所述電容式電子部件的第一電極。
在另一實施方式中，第二傳導構件的第一部分是第一晶體管源/漏區(qū)的觸點結構。第二傳導構件的第二部分是電容式電子部件的的第二電極。在某一具體實施方式
中，第一層的第一部分是第一晶體管的門電介質(zhì)層的至少一部分。第一層的第二部分是電容式電子部件的電容電介質(zhì)層的至少一部分。在另一具體實施方式
中，第一晶體管包括溝道區(qū)，該溝道區(qū)包含第一半導體層的一部分。該第一晶體管還包括源/漏區(qū)，該源/漏區(qū)是疊加于第一半導體層之上的第二半導體層的分隔(spaced-apart)部分。第二半導體層與第一晶體管的溝道區(qū)和源/漏區(qū)接觸并疊加。在某一更具體的實施方式中，從截面圖可見，源/漏區(qū)的至少一部分位于第一和第二傳導構件之間。在另一更具體的實施方式中，該像素還包含選擇晶體管，該選擇晶體管是門下TFT。在還有的另一具體實施方式
中，該第一半導體層以無定形硅(a-Si)、低溫多晶硅(LTPS)、連續(xù)晶粒硅(continuous grain silicon，CGS)或它們的任選組合形式形成。
在另一實施方式中，有機電子設備是底部發(fā)射電子設備，而像素所具的孔徑比至少為40％。在還有另一實施方式中，有機電子設備還包括選擇晶體管。該選擇晶體管包括溝道區(qū)、選擇晶體管(第一晶體管)的溝道區(qū)，或兩者都具有物理溝道長度，且該物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的2倍。在具體實施方式
中，該物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的1.2倍。
在某一實施方式中，有機電子設備包括像素。該像素包括第一晶體管。由平面圖可見，該第一晶體管具有長度和寬度，其中該第一晶體管的長度大于第一晶體管的寬度。該像素還包括電容式電子部件。從平面圖可見，電容式電子部件具有長度和寬度，其中該電容式電子部件的長度大于該電容式電子部件的寬度。從平面圖可見，第一晶體管和電容式電子部件基本上沿一線(基本上與第一晶體管和電容式電子部件的長度方向平行)相互鄰接。
在另一實施方式中，像素包括單一傳導構件，該單一傳導構件為電容式電子部件的第一電極和第一晶體管的門電極。在某一具體實施方式
中，像素包括第一傳導構件和第二傳導構件。第一傳導構件的第一部分是第一晶體管的第一源/漏區(qū)，而第二傳導構件的第一部分是電容式電子部件的第二電極。在另一具體的實施方式中，像素包括電介質(zhì)層。電介質(zhì)層的第一部分是第一晶體管門電介質(zhì)層的至少一部分，而電介質(zhì)層的第二部分是電容式電子部件的電容電介質(zhì)層的至少一部分。在另一更具體的實施方式中，第一晶體管包括溝道區(qū)，它包含第一半導體層的一部分。第一源/漏區(qū)和第二源/漏區(qū)是覆蓋第一半導體層的第二半導體層的分離部分。第二半導體層接觸并覆蓋第一半導體層。在還有另一更具體的實施方式中，第一半導體層以無定形硅(a-Si)、低溫多晶硅(LTPS)、連續(xù)晶粒硅(continuous grain silicon，CGS)或它們的任選組合形式構成。
在某一更具體的實施方式中，像素還包括選擇晶體管(為門下TFT)。在還有的某一更具體的實施方式中，選擇晶體管、第一晶體管或兩者都具有溝道區(qū)。選擇晶體管、第一晶體管或兩者的溝道區(qū)具有物理溝道長度。該物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的2倍。在還有的另一更具體的實施方式中，該物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的1.2倍。
在還有的另一具體實施方式
中，有機電子設備是底部發(fā)射電子設備。像素所具的孔徑比至少為40％。
詳細描述首先提出術語的定義和說明，然后是電路圖、像素布圖和電子設備的制造、其它實施方式，最后是優(yōu)點。
1.術語的定義和說明在對實施方式進行如下文所述的詳細說明之前，對某些術語進行定義和說明。術語“無定形硅”(amorphous silicon，a-Si)是指一層或多層不具有可辨別的晶體結構的硅。
術語“孔徑比”(aperture ratio)是指像素中可發(fā)射或響應輻射的面積與像素總面積之比?？讖奖韧ǔＲ园俜直葋肀硎?。
術語“陣列”(array)、“外部電路”(peripheral circuitry)和“遠程電路”(remote circuitry)是指電子設備中的不同區(qū)域或部件。例如，陣列可包括有序排列(通常特指列或行)中的像素、單元或其它結構。陣列中的像素、單元或其它結構可部分受控于外部電路，該外部電路可位于與該陣列相同的基片上但在陣列本身之外。遠程電路通常遠離外部電路，并能向陣列傳輸信號或從陣列接受信號(通常通過外部電路)。遠程電路還可執(zhí)行與陣列無關的功能。遠程電路可位于或不位于帶有陣列的基片上。
術語“黑層”(black layer)是指對目標波長或波譜輻射的透過不大于約10％的層。
術語“底部發(fā)射”(bottom emission)在用于顯示器或其它電子設備中時是指(a)將從輻射發(fā)射部件發(fā)射的輻射設計為透過基片發(fā)射，在該基片上形成該輻射發(fā)射部件；(b)將對輻射響應部件的輻射設計為透過基片接受，在該基片上形成輻射響應部件；或(c)它們的任何組合。
術語“電容式電子部件”(capacitive electronic component)是指在電路圖中顯示時是設定為作為電容器使用的一種電子部件。電容式電子部件的例子包括電容器或二極管結構。
術語“電容電介質(zhì)層”(capacitor dielectric layer)是指在電容式電子部件中位于電容式電子部件的電極之間的一層或多層電介質(zhì)層。
術語“溝道區(qū)”(channel region)是指位于場效應晶體管源/漏區(qū)之間的區(qū)域，它的偏置(通過場效應晶體管的門電極)影響到源/漏區(qū)之間的載流子的流動或其缺少。
術語“電路”(circuit)是指集合在一起的電子部件的集合，當將其適當連接并供給適當?shù)碾妷簳r，可執(zhí)行某一功能。電路的一個例子是有機電子部件的TFT驅(qū)動電路。
術語“連接”(connected)在涉及電子部件、電路或它們的部分時，是指兩個或多個電子部件、電路或至少一個電子部件和至少一個電路的任何組合，它們之間不具有任何中間電子部件。寄生電阻、寄生電容或這兩者同時均不被認為是本定義中的電子部件。在某一實施方式中，當電子部件相互電氣短路并位于基本上同一電壓時，這些電子部件是連接的。應注意的是，電子部件可通過光導纖維線連接在一起，以使光信號可在這些電子部件間傳輸。
術語“鄰接”(contiguous)是指沿邊界接觸。兩個鄰接的對象可具有或不具有明顯可辨認的邊界。
術語“連續(xù)晶粒硅”(continuous grain silicon，CGS)是指各個晶體以平行于場效應晶體管的溝道長度定向排列的一類多晶硅。該定向的晶體可降低電荷和晶粒邊緣的遭遇頻度，從而使得溝道區(qū)的遷移率比隨機排列的多晶硅溝道更高。
術語“相連”(coterminous)是指具有相同或重合的邊界。
術語“耦聯(lián)的”(coupled)是指以使信號(例如電流、電壓或光信號)可相互傳遞的方式連接、鏈接或組合兩個或多個電子部件、電路、系統(tǒng)或以下至少兩者的任意組合(1)至少一個電子部件；(2)至少一個電路；(3)至少一個系統(tǒng)。“耦聯(lián)的”的非限制性的例子可包含以連接在其間的開關(例如，晶體管)在電子部件間、電路間或電子部件或電路間的直接連接。
術語“數(shù)據(jù)線”(data line)是指具有傳輸一種或多種信號(含有信息)的主要功能的信號線。
術語“設計規(guī)則”(design rule)是指設計電子部件、電子設備或它們的組合所須遵循的一組規(guī)則或指導方針。一組設計規(guī)則通常是指該組設計規(guī)則可支持某一特征的最小尺度。
術語“驅(qū)動晶體管”(driving transistor)是指通過晶體管本身或與一個或多個其它電子部件一起控制流向另一電子部件的信號強度(例如，電流量)的一種晶體管。
術語“電子部件”(electronic component)是指執(zhí)行某一電子功能的電路的最低層次單元。電子部件可包括晶體管、二極管、電阻器、電容器、電感器等。電子部件不包括寄生電阻(例如，導線的電阻)或寄生電容(例如，在兩個導體間連接不同的電子部件的電容式耦聯(lián)，其中在導體間的電容器是非設定的或附帶的)。
術語“場效應晶體管”(field-effect transistor)是指載流特性受到門電極的電壓影響的一種晶體管。場效應晶體管包括結型場效應晶體管(JFET)和金屬-絕緣體-半導體場效應晶體管(MISFET)，其包括金屬-氧化物-半導體場效應晶體管(MOSFET)、金屬-氮化物-氧化物-半導體(MNOS)場效應晶體管或它們的組合。場效應晶體管可為N溝道(N型載流子在溝道區(qū)內(nèi)流通)或P溝道(P型載流子在溝道區(qū)內(nèi)流通)。場效應晶體管可為增強型晶體管(與同一場效應晶體管的源/漏區(qū)具有不同傳導類型的溝道區(qū))或耗盡型晶體管(與同一場效應晶體管的溝道和源/漏區(qū)具有相同傳導類型的溝道區(qū))。
術語“門電介質(zhì)層”(gate dielectric layer)是指位于場效應晶體管溝道區(qū)和同一場效應晶體管的門電極間的一層或多層電介質(zhì)層。
術語“低溫多晶硅”(low-temperature polysilicon，LTPS)是指在不高于550℃的溫度下沉積或加工的一層或多層多晶硅。形成LTPS的方法的例子是順序側(cè)向固化(Sequential Lateral Solidification，SL 362S)，在該方法中使用了改良的準分子激光結晶法(ELC)以形成大尺寸的有序晶粒，從而使電荷載流子的遷移率比使用常規(guī)ELC技術所形成的LTPS更高。
術語“最小尺寸”(minimum dimension)在用于設計規(guī)則時是指由一組設計規(guī)則所規(guī)定的特征的最小尺寸。例如，4微米設計規(guī)則的最小尺寸就是4微米。
術語“N+摻雜”(n+doped)和“P+摻雜”(p+doped)在用于材料、層或區(qū)域時是指包含足夠量的N型或P型摻雜物的材料、層或區(qū)域，從而使得在含金屬的材料或?qū)咏佑|該摻雜材料、層或區(qū)域時，該摻雜的材料、層或區(qū)域可形成歐姆接觸。在某一實施方式中，N+摻雜區(qū)至少為1×1019負電荷載流子/立方厘米。
術語“有機有源層”(organic active layer)是指一層或多層有機層，該有機層中的至少一層其本身或與異種材料接觸時可形成整流結。
術語“有機電子設備”(organic electronic device)是指含有一層或多層有機半導體層或材料的設備。有機電子設備包括(1)將電能轉(zhuǎn)換為輻射的設備(例如，發(fā)光二極管、發(fā)光二極管顯示器、二極管激光或照明面板)；(2)在電子過程中檢測通過的信號的設備(例如，光電探測器(如光電導池、光敏電阻、光控開關、光電晶體管、光電管)、紅外(IR)檢測器、生物傳感器)；(3)將輻射轉(zhuǎn)換為電能的設備(例如，光伏設備或太陽能電池)；(4)含有一個或多個包含一層或多層有機半導體層的電子部件的設備(例如，晶體管或二極管)；或第(1)-(4)項中所述設備的任意組合。
術語“物理溝道長度”(physical channel length)是指場效應晶體管源/漏區(qū)間的實際距離。
術語“像素”(pixel)是指陣列中對應于某一電子部件及其所對應的電子部件的一部分，若有的話，它是專用于某一具體電子部件的。在某一實施方式中，像素具有OLED和它所對應的像素驅(qū)動電路。應注意的是，在本說明書中所用的像素可為像素或亞像素，正如本領域熟練技術人員在本說明書之外所使用的那些術語一樣。
術語“像素電路”(pixel circuit)是指像素中的電路。在某一實施方式中，該像素電路可用于顯示器或傳感器陣列。
術語“像素驅(qū)動電路”(pixel driving circuit)是指像素中的電路，該電路用于控制由這一電路驅(qū)動的不超過一個電子部件的信號。
術語“多晶硅”(polysilicon)是指由無序排列的晶體組成的一層硅層。
術語“輻射發(fā)射部件”(radiztion-emitting component)是指一種被適當加偏壓(biased)時，能發(fā)射目標波長或波譜的輻射的電子部件。該輻射可在可見光譜之內(nèi)或在可見光譜之外(紫外線(“UV”)或IR)。輻射發(fā)射部件的一個例子是發(fā)光二極管。
術語“輻射響應部件”(radiation-responsive component)是指一種可響應目標波長或波譜輻射的電子部件。該輻射可在可見光譜之內(nèi)或在可見光譜之外(紫外線(“UV”)或IR)。輻射讀出(radiation-sensing)部件的例子是IR傳感器和光伏打電池。
術語“整流結”(rectifying junction)是指半導體層中的一種結或由半導體層和異種材料間的內(nèi)表面所形成的結，其中在流通通過結時，一種類型載流子在某一方向比其相反方向的更易流通?？捎糜诙O管的整流結的例子為pn結。
術語“選擇線路”(select line)是指一組信號線路中的特定信號線路，該特定信號線路受激時，具有傳輸一種或多種用于激活一個或多個電子部件、一個或多個電路或它們的任何組合的信號的主要功能，其中當該特定信號線路受激時，該組信號線路中與另一信號線路相連的其它電子部件、電路或它們的任何組合不會被激活。信號線路組中的信號線路可隨或不隨時間作用而激活。
術語“選擇晶體管”(select transistor)是指受選擇線路中的信號控制的晶體管。
術語“半導體”(semiconductor)是指可包含或具有在其中或當其與異種材料(例如，含金屬的材料)接觸時形成整流結的材料。
術語“信號”(signal)是指電流、電壓、光信號或它們的任何組合。信號可為來自電源的電壓或電流，或可以其自身或與其它信號、數(shù)據(jù)或其它信息一起表現(xiàn)。光信號可以脈沖、強度或它們的組合為基礎。信號可基本恒定(例如，電源電壓)或可隨時間變化(例如，一個電壓代表接通，另一電壓代表斷開)。
術語“信號線路”(signal line)是指一種可通過其傳輸一個或多個信號的線路。要被傳輸?shù)男盘柨梢曰竞愣ɑ蜃兓?、信號線路可包含控制線路、數(shù)據(jù)線路、掃描線路、選擇線路、電源線路或它們的任何組合。應注意的是，信號線路可用于一種或多種主功能(principle function)。
術語“源/漏區(qū)”是指場效應晶體管中的一個區(qū)域，該區(qū)域?qū)㈦姾奢d流子注入溝道區(qū)或接受來自溝道區(qū)的電荷載流子。源/漏區(qū)可包含源區(qū)或漏區(qū)，這取決于穿過場效應晶體管的電流流動。當電流以一個方向流過場效應晶體管時，源/漏區(qū)可作為源區(qū)，而當電流以反方向流過場效應晶體管時，源/漏區(qū)可作為漏區(qū)。
術語“門下”在用于場效應晶體管時是指位于場效應晶體管溝道區(qū)和基片(場效應晶體管形成于其上)之間的門電極。
如本文所用，術語“包括”(comprises)、“包括”(comprising)、“具有”(has)、“具有”(having)或它們的其它任何變體都是指涵蓋非排它性的包含。例如，包含一系列部件的方法、過程、物件或設備并不限于僅含那些部件，還可含有在該方法、過程、物件或設備中其它未列出或固有的部件。此外，除非另有相反的說明，“或”(or)是指“包含的或”(inclusive or)，而非“排它的或”(exclusiveor)。例如，下述任一情況均滿足條件A或BA為真(或存在)而B為假(或不存在)，A為假(或不存在)而B為真(或存在)，以及A和B均為真(或存在)。
此外，為明確本文所述的實施方式的范圍，并對其有一大致的概念，用術語“一”(a)或“一”(an)來描述“一”(a)或“一”(an)所指的一個或更多個物件。因此，當說明書中使用“一”(a)或“一”(an)時，應理解為含有一個或至少一個，而單數(shù)也可包括復數(shù)(除非很明確反之會代表其它意義)。
除非另有定義，本文所用的所有技術和科學術語都具有與本發(fā)明所屬技術領域的普通技術人員所普遍理解的相同含義。雖然在本文的本發(fā)明實施方式中描述了適合的方法和材料，或?qū)嵤┗蚴褂眠@些方法和材料的方法，與那些描述中類似或等價的其它方法和材料也可在不脫離本發(fā)明范圍的條件下使用。本文中所提及的所有出版物、專利申請、專利和其它參考文獻均整體納入作為參考文獻。在有沖突的情況下，以本說明書(包括定義)為準。此外，材料、方法和實施例僅用于說明而不用于限制。
對應于元素周期表中列的組號采用了見于《CRC化學和物理手冊》(CRCHandbook of Chemistry and Physice，第81版，2000年)中的“新符號”(New Notation)慣例。
對于未在本文中描述到的范圍，許多關于具體材料、處理步驟和電路的描述是很常規(guī)的，且可在有機發(fā)光顯示器、光電檢測器、半導體和微電子電路領域中的教科書或其它信息來源中找到。在轉(zhuǎn)向描述輻射傳感元件和電路之前，將對輻射發(fā)射元件、像素和像素電路進行描述。
2.電路1為電子設備100的一部分的線路圖。電子設備100包括第一像素120、第二像素140和第三像素160。像素120、140和160各包含如圖1所示的像素電路。每個像素電路包含像素驅(qū)動電路和電子部件128、148或168。
第一像素120包括選擇晶體管122、電容式電子部件124、驅(qū)動晶體管126和電子部件128。電子部件128可為被電流驅(qū)動的幾乎任何電子部件。在某一實施方式中，電子部件128是輻射發(fā)射部件，例如OLED。
在像素120中，像素驅(qū)動電路包括選擇晶體管122。選擇晶體管122包括與選擇線路(“SL”)134相連的門電極、與數(shù)據(jù)線路(“DL”)132相連的第一源/漏區(qū)、以及與電容式電子部件124的第一電極相連的第二源/漏區(qū)和驅(qū)動晶體管126的門電極。SL134為選擇晶體管122提供控制信號，而DL132則在選擇晶體管122受激時，提供要被傳遞給電容式電子部件124和驅(qū)動晶體管126的門電極的數(shù)據(jù)信號。
該像素驅(qū)動電路還包括電容式電子部件124。電容式電子部件124包括第一電極和第二電極。電容式電子部件124的第一電極與選擇晶體管122的第二源/漏區(qū)和驅(qū)動晶體管126的門電極相連。電容式電子部件124的第二電極與第一電源線路相連，該第一電源線路在某一實施方式中為Vdd1線路136。在某一附加的實施方式中(未示出)，任選的抗劣化單元可與電容式電子部件124和至少一個與像素120相連的電源線路(例如，Vss線路138、Vdd1線路136或兩者)相連。
該像素驅(qū)動電路還包括驅(qū)動晶體管126。驅(qū)動晶體管126包括第一門電極、第一源/漏區(qū)和第二源/漏區(qū)。驅(qū)動晶體管126的第一源/漏區(qū)與電子部件128的第一電極相連，而驅(qū)動晶體管126的第二源/漏區(qū)則與Vdd1線路136相連。
該像素驅(qū)動電路還包括電子部件128。電子部件128包括第一電極和與Vss線路138相連的第二電極。在某一實施方式中，第一電極是正電極，而第二電極是負電極。在另一實施方式中，電子部件128是有機輻射發(fā)射電子部件，例如OLED。像素電路的其余部分(在某一實施方式中是像素驅(qū)動電路)適于為驅(qū)動電子部件128而設置可變電流源。因此，由電流驅(qū)動的一個或多個電子部件可用于替代電子部件128或與電子部件128相連。應注意的是，該一個或多個電子部件可包含或不包含二極管。
在另一實施方式中(未顯示)，電子部件128和驅(qū)動晶體管126可反向。更具體而言，(1)電子部件128的第一電極(例如，正電極)與Vdd1線路136相連；(2)電子部件128的第二電極(例如，負電極)與驅(qū)動晶體管126的源/漏區(qū)之一相連；和(3)驅(qū)動晶體管126的另一源/漏區(qū)與Vss線路138相連。
第二像素140類似于第一像素120，除了在第二像素140中，數(shù)據(jù)線路152與選擇晶體管122的第一源/漏區(qū)相連，Vdd2線路156與驅(qū)動晶體管126的第二源/漏區(qū)相連，電子部件148連接于驅(qū)動晶體管126的第一源/漏區(qū)和Vss線路138之間。第三像素160與第一(120)和第二像素(140)類似，除了在第三像素160中，數(shù)據(jù)線路172與選擇晶體管122的第一源/漏區(qū)相連，Vdd3線路176與驅(qū)動晶體管126的第二源/漏區(qū)相連，以及電子部件148連接于驅(qū)動晶體管126的第一源/漏區(qū)和Vss線路138之間。
在某一實施方式中，電子部件128、148、168基本上彼此相同。在另一實施方式中，電子部件128、148、168互不相同。例如，電子部件128是藍光發(fā)射部件，電子部件148是綠光發(fā)射部件，而電子部件168是紅光發(fā)射部件。Vdd1、Vdd2和Vdd3線路136、156和176可為處于相互比較相同或不同的電壓下。在另一實施方式中(未顯示)，電子部件128、148、168的第二電極可與不同的電源線路(可在基本上相同或顯著不同的電壓下工作)相連。在閱讀本說明書后，本領域的熟練技術人員將可設計電子設備100以滿足具體應用的需求。
選擇晶體管122、驅(qū)動晶體管126或它們的任何組合可包括場效應晶體管。在如圖1所示的像素電路中，所有晶體管均為N溝道晶體管。N溝道晶體管中的任何一個或多個可被任何一個或多個P溝道晶體管所取代。在另一實施方式中，可在選擇晶體管122中使用其它晶體管(包括JFET和雙極晶體管)。
3.像素布圖和電子設備的制造圖2-圖14是如圖1所示的電路在形成過程中的電子設備部分平面圖和截面圖。這些圖僅示意布圖中的一些實施方式以及形成電子部件的制造順序和它們在電路中的互連。在閱讀了本說明書后，本領域的熟練技術人員將理解其它布圖也可用于形成如圖1所示的電路。為方便起見，電介質(zhì)和絕緣層未在平面圖中示出。
圖2和圖3分別是形成傳導構件222和224后陣列200一部分的平面圖和截面圖。傳導構件222是兩行像素的選擇線路134的部分。離圖2頂部較近的傳導構件222是圖1所示的像素的選擇線路。另一傳導構件222(離圖2底部較近的)是位于所形成的像素下一行的像素(未顯示)的選擇線路。傳導構件222中隨后被有源區(qū)所覆蓋的部分是選擇晶體管122的門電極。在某一實施方式中，傳導構件224是電容式電子部件124的第一電極和驅(qū)動晶體管126的門電極。
圖3為如截面線3-3所見的基片300的一部分和傳導構件224之一的截面圖?；?00可為剛性或撓性，且可含有一層或多層有機材料層、無機材料層或有機和無機材料層。在某一實施方式中，電子設備包括底部發(fā)射顯示器，而基片300包括透明材料，該透明材料允許至少70％入射在基片300上的輻射傳輸透過基片。
傳導構件222和224各自含有黑層322和傳導層324，這兩層都形成在基片300上。在某一實施方式中，黑層322和傳導層324可采用常規(guī)的沉積方法和任選的圖案形成來形成。例如，黑層322和傳導層324可通過圖案掩模(stencil mask)作為圖案層來沉積。在另一實施方式中，黑層322和傳導層324可順序沉積在基片300上，且黑層322和傳導層324可采用常規(guī)的平版工藝進行圖案形成。在另一實施方式中，黑層322的形成可基本覆蓋整個基片300，而傳導層324可作為圖案形成層沉積在黑層322之上。傳導層324在為去除不被傳導層324所覆蓋的部分黑層322，至蝕刻步驟中可作為硬掩模(hard mask)。在另一實施方式中，可略去黑層322，傳導層324可在基片300的表面形成。在閱讀本說明書后，本領域的熟練技術人員將意識到許多其它技術均可用于形成黑層322和傳導層324。
當黑層322使用于環(huán)境光線條件下時，它使電子設備的對比度得以改善。黑層的材料和厚度在題為“Array Comprising Organic Electronic Devices With aBlack Lattice and Process For Forming the Same”的美國專利申請No.10/840,807(余鋼等，提交于2004年5月7日)中有更為全面的描述。在某一實施方式中，黑層322包括一層或多層Cr、Ni或兩者皆有。
傳導層324可包括含有選自元素周期表組4-6、8、10-14中至少一種元素或它們的任何組合的一層或多層。在某一實施方式中，傳導層324可包括Cu、Al、Ag、Au、Mo或它們的任何組合。在另一實施方式中，傳導層324包括多于一層的層，其中一層可包含可含有Cu、Al、Ag、Au、Mo或它們的任何組合，而其它層可包含Mo、Cr、Ti、Ru、Ta、W、Si或它們的任何組合。應注意的是，傳導金屬氧化物、傳導金屬氮化物或它們的組合可用于替代或結合任何金屬元素或它們的合金。在某一實施方式中，第一門電極的厚度范圍為約0.2-5微米。
電介質(zhì)層422、第一半導體層442和第二半導體層444依次形成于基片300之上，傳導層324如圖4所示。電介質(zhì)層422、第一半導體層442和第二半導體層444可采用常規(guī)的沉積技術形成。
電介質(zhì)層422可包括一層或多層含有二氧化硅、氧化鋁、氧化鉿、氮化硅、氮化鋁、氮氧化硅、其它半導體領域常規(guī)使用的門電介質(zhì)材料及其任何組合材料。在另一實施方式中，電介質(zhì)層422的厚度范圍約為50-1000納米。
第一和第二半導體層442和444各自可包含在電子設備的半導體中常規(guī)使用的一種或多種材料。在某一實施方式中，第一半導體層422、第二半導體層444或兩者都可以無定形硅(a-Si)、低溫多晶硅(LTPS)、連續(xù)晶粒硅(continuous grainsilicon，CGS)或它們的任選組合的形式構成(例如，經(jīng)沉積)。在另一實施方式中，其它組14中的元素(例如，碳、鍺)本身或組合(與硅組合或不與硅組合)可用于第一半導體層422、第二半導體層444或兩者。在另一實施方式中，第一和第二半導體層442和444包含III-V(組13-組15)半導體(例如，GaAs、InP、GaAlAs等)、II-VI(組2-組16或組12-組16)半導體(例如，CdTe、CdSe、CdZnTe、ZnSe、ZnTe、CuO等)或它們的任意組合。在更進一步的實施方式中，第一和第二半導體層442和444包含聚乙炔(PA)或它的任何衍生物、聚噻吩(PT)或它的任何衍生物、聚對二氯乙烯苯(PPV)或它的任何衍生物(如MEH-PPV)、富勒烯分子(例如C60)或它的任何衍生物、buckytubes、蒽、并四苯、并五苯、Alq3或其它金屬螯合(M-L3)型有機金屬分子或它們的任何組合。第一和第二半導體層442和444之一或兩者也可為含有有機與無機材料的合成物或這些材料的雙層或多層形式。
在某一實施方式中，第一半導體層442包含硅作為唯一的半導體材料，而第二半導體層444包含鍺、硅化鍺或另一不同于單獨的硅或與硅混合的半導體材料。第一和第二半導體層442和444內(nèi)不同材料差的作用將在本說明書以后將描述的圖案形成順序中變得明顯。
第一半導體層442不摻雜或具有濃度不大于約1×1019個原子/立方厘米的N型或P型摻雜物。第二半導體層444包含濃度大于第一半導體層442的N型或P型摻雜物。在某一實施方式中，第二半導體層444是至少1×1019個原子/立方厘米N+或P+摻雜的，目的是與依次形成的含金屬結構形成歐姆接觸。在另一實施方式中，第二半導體層444中的摻雜濃度低于1×1019個原子/立方厘米，且當與依次形成的含金屬結構接觸時形成Schottky接觸?？墒褂贸Ｒ?guī)的N型摻雜物(磷、砷、銻等)或P型摻雜物(硼、鎵、鋁等)。這些摻雜物可在沉積時摻入或在獨立的摻雜程序(例如，植入和退火)中加入。第一和第二半導體層442和444通過常規(guī)的沉積和摻雜技術形成。在某一實施方式中，第一半導體層442的厚度范圍為約30-550納米，而第二半導體層444的厚度范圍為約50-500納米。在閱讀本說明書后，本領域的熟練技術人員將意識到其它厚度也可用于獲得所需的驅(qū)動晶體管126的電子特性。
第一和第二半導體層442和444經(jīng)圖案形成可分別形成如圖5所示的選擇晶體管122和驅(qū)動晶體管126的有源區(qū)(active region)522和526。有源區(qū)522和526將隨后經(jīng)圖案形成以限定選擇和驅(qū)動晶體管122和126的溝道和源/漏區(qū)。
第一和第二半導體層442和444的圖案形成采用了常規(guī)的平版制版技術。在圖6中所形成的結構具有一對邊界622和624。應注意的是，第一和第二半導體層442和444是在各邊界622和624相連的。在另一實施方式中，第一和第二半導體層442和444采用了圖案掩模法作為圖案形成層沉積，從而形成如圖6所示的經(jīng)圖案形成的第一和第二半導體層442和444。應注意的是，在圖6中傳導層324的部分延伸至邊界624的右側(cè)。傳導層324的那一部分是電容式電子部件124的第一電極。在邊界624右側(cè)并接觸傳導層324的電介質(zhì)層422的部分是電容式電子部件124的電容電介質(zhì)層。在邊界624左側(cè)并接觸傳導層324的電介質(zhì)層422的部分是驅(qū)動晶體管126的門電介質(zhì)層。
如圖7所示，傳導構件732、736、744、746、752、756、772和776形成于基片300之上。為便于理解傳導構件732、736、744、746、752、756、772和776的位置關系，在圖7中未顯示下層(underlying layer)。傳導構件732是數(shù)據(jù)線路132的一部分且包含部分734。接近于圖7頂部的傳導構件732的734部分是像素120中選擇晶體管122的第一源/漏接觸結構。734的其它部分是像素120下部像素(未顯示)中選擇晶體管122的第一源/漏接觸結構。傳導構件752是數(shù)據(jù)線路152的一部分且包括部分754。接近于圖7頂部的傳導構件752的754部分是像素140中選擇晶體管122的第一源/漏接觸結構。754的其它部分是像素140下部像素(未顯示)中選擇晶體管122的第一源/漏接觸結構。傳導構件772是數(shù)據(jù)線路172的一部分且包括部分774。接近于圖7頂部的傳導構件772的774部分是像素160中選擇晶體管122的第一源/漏接觸結構。774的其它部分是像素160下部像素(未顯示)中選擇晶體管122的第一源/漏接觸結構。
傳導構件744是選擇晶體管122的第二源/漏接觸結構。傳導構件746是驅(qū)動晶體管126的第一源/漏接觸結構。傳導構件736是Vdd1線路136的部分，傳導構件756是Vdd2線路156的部分，而傳導構件776是Vdd3線路176的部分。
參照圖8，位于邊界624右側(cè)的傳導構件776的部分是像素160中電容式電子部件124的第二電極。位于邊界624左側(cè)的傳導構件776的部分是像素160中驅(qū)動晶體管126的第二源/漏區(qū)接觸結構。在圖8中以虛線表示的像素160中的電容式電子部件124包括部分傳導層324、電介質(zhì)層422和位于邊界624右側(cè)的傳導構件776。像素120和140的電容式電子部件124具有相似的結構。傳導構件736和756的部分分別是像素120和140中電容式電子部件的第二電極。
傳導構件732、736、744、746、752、756、772和776可通過使用常規(guī)技術形成。在某一實施方式中，在沉積操作中可使用圖案掩模來形成傳導構件732、736、744、746、752、756、772和776。在另一實施方式中，傳導構件732、736、744、746、752、756、772和776是通過在基本上整個基片300上沉積一層或多層而形成的，且采用了常規(guī)的平版技術來形成沉積層圖案。關于傳導層324描述中的任何材料和厚度均可用于傳導構件732、736、744、746、752、756、772和776。在某一實施方式中，傳導構件732、736、744、746、752、756、772和776具有與傳導層324基本相同的組成和厚度。在另一實施方式中，傳導構件732、736、744、746、752、756、772和776具有與傳導層324不同的組成、厚度或兩者均不相同。
參照圖7，從該電子設備的平面圖可見，第二半導體層444的暴露部分(未在圖7中顯示)位于以下兩者之間(1)傳導構件744和傳導構件732的734部分之間；(2)傳導構件744和傳導構件752的754部分之間；(3)傳導構件744和傳導構件772的774部分之間；(4)傳導構件746和傳導構件736之間；(5)傳導構件746和傳導構件756之間；(6)傳導構件746和傳導構件776之間。
在某一實施方式中，第二半導體層444之上與傳導構件之間的各個間距約為設計規(guī)則中所用的最小尺寸。在某一實施方式中，當使用4微米的設計規(guī)則時，該間距各約為4微米。在另一實施方式中，該間距大于設計規(guī)則中的最小尺寸。在閱讀本說明書后，本領域的熟練技術人員將可選擇出最能夠滿足具體晶體管設計需求的漏和源接觸之間的間距。
然后將第二半導體層444的暴露部分去除，以形成如圖9所示延伸穿過第二半導體層444的開口902。在這一實施方式中，傳導構件746和776是去除第二半導體層444的暴露部分時的部分硬掩模。第二半導體層844的剩余部分彼此分離，且是選擇和驅(qū)動晶體管122和126的源/漏區(qū)。在第三像素160中，驅(qū)動晶體管126的溝道區(qū)是自對準傳導構件746和776。其它驅(qū)動晶體管126和選擇晶體管122的溝道區(qū)922基本上同時以基本上相同的方式形成。選擇和驅(qū)動晶體管122和126是門下TFT，因為那些晶體管的門電極位于它們相應的溝道區(qū)922之下。位于傳導構件722與選擇和驅(qū)動晶體管122和126的覆蓋溝道區(qū)922之間的電介質(zhì)層422的部分，是那些選擇和驅(qū)動晶體管122和126的門電介質(zhì)層。
溝道區(qū)922的各物理溝道長度924是第二半導體層444沿開口902的部分間的距離。在某一實施方式中，一段或多段物理溝道長度924不超過設計規(guī)則中最小尺寸的2倍。在另一實施方式中，一段或多段物理溝道長度924不超過設計規(guī)則中最小尺寸的1.2倍。在另一實施方式中，物理溝道長度924可大于或小于那些所述的尺寸。
第二半導體層444的蝕刻可使用濕法蝕刻或干法蝕刻技術。在某一實施方式中，所述蝕刻劑可選擇使第二半導體層444相對于傳導構件732、736、744、746、752、756、772和776被選擇性去除(即，以較高速率蝕刻)的蝕刻劑。
在某一實施方式中，含鹵素的等離子體可用于實施干法蝕刻技術，以去除第二半導體層444的暴露部分。供氣(feed gas)可包含含鹵素的氣體，例如含氟的氣體。含鹵素氣體可具有式CaXbHc，其中X為一個或多個鹵素，a為1或2，b至少為1，且若a為1，則b+c為4，而a為2，則b+c為4或6。例如，當X是F時，該含鹵素氣體是碳氟化合物。在另一實施方式中，含氟氣體可包括F2、HF、SF6、NF3、含氟的鹵間化合物(CIF、CIF3、CIF5、BrF3、BrF5和IF5)或它們的任何混合物。在另一實施方式中，含鹵素氣體是含氯氣體，包括Cl2、HCl、BCl3、含氯的鹵間化合物(CIF、CIF3和CIF5)或它們的任何混合物。在還有另一實施方式中，含鹵素氣體是含溴氣體，包括Br2、HBr、BBr3、含溴的鹵間化合物(BrF3和BrF5)或它們的任何混合物。在還有的另一實施方式中，含鹵素氣體是含碘氣體，包括I2、HI或它們的任何混合物。在還有的另一實施方式中，含鹵素氣體是這段中所描述的任何氣體的混合物。在具體實施方式
中，在第二半導體層444和第一半導體層442間的蝕刻選擇性(即，第二半導體層444的蝕刻速率與第一半導體層442的蝕刻速率之比)可通過使用比氟更重的更多鹵素來提高。例如，蝕刻選擇性隨CF(1-y)Cly中y的增大而提高。
供氣可包括任何一種或多種含氧氣體，例如O2、O3、N2O或其它在半導體工藝中常規(guī)用于產(chǎn)生氧等離子體的含氧氣體。供氣還可包含一種或多種惰性氣體(例如，稀有氣體、N2、CO2或它們的任何組合)。
蝕刻可在蝕刻室中進行，壓力范圍為約0.01-5000毫乇。在這些壓力下，供氣可以約10-1000標準立方厘米/分鐘(“sccm”)的速率流動。在另一實施方式中，壓力范圍可為約100-500毫乇，供氣可以約100-500sccm的速率流動。可使用電壓和功率(power)產(chǎn)生等離子體。功率通常為基片表面積的線性或接近線性的函數(shù)。因此，給出功率密度(功率/基片單位面積)。電壓范圍為約10-1000伏，而功率密度范圍則為約10-5000毫瓦/平方厘米。在某一實施方式中，電壓范圍為約20-300伏，而功率密度范圍則為約50-500毫瓦/平方厘米。
蝕刻可作為計時蝕刻(timed etch)進行或通過在計時過蝕刻(timed overetch)中使用終點檢測來進行。若第一和第二半導體層442和444的大部分為硅，則可使用計時蝕刻。若第一和第二半導體層442和444使用了非類似的材料，則可使用終點檢測法。例如，在某一實施方式中，若第二半導體層444包含鍺化硅，則當?shù)谝话雽w層442暴露出來后，終點檢測可基于在蝕刻室排除物中的不含鍺。在另一實施方式中，若第二半導體層444包含鍺而幾乎不含硅，則當?shù)谝话雽w層442暴露出來后，終點檢測可基于在蝕刻室排除物中硅的存在。計時過蝕刻可用于確保第二半導體層444的部分從基片30區(qū)(此處的蝕刻發(fā)生得更慢)的去除。在某一實施方式中，蝕刻中的功率密度在過蝕刻時可降低，以提高第二半導體層444對第一半導體層442和電子設備暴露在蝕刻等離子體中的其它部分的選擇性。
濕法化學蝕刻劑的選擇將部分取決于第二半導體層444和電子設備在蝕刻中暴露的其它部分的組成。在某一實施方式中，蝕刻劑可包括堿(例如，KOH、三甲基氫氧化銨等)或氧化劑(例如，HNO3)和HF的組合。濕法化學蝕刻通常使用計時蝕刻。
蝕刻完成后，第一半導體層442的某些部分被去除或沒有被去除的部分。在某一實施方式中，不多于約50納米的第一半導體層442被去除。
在工藝中的這一方面，像素驅(qū)動電路中的電子部件的形成基本上完成。參考圖9，在像素160中，在邊界624左側(cè)的傳導層324的部分包括驅(qū)動晶體管126的門電極。在邊界624右側(cè)的傳導層324部分是電容式電子部件124的第一電極。在傳導構件746下方的第二半導體層444的部分是驅(qū)動晶體管126的第一源/漏區(qū)，在傳導構件776下面的第二半導體層444是驅(qū)動晶體管126的第二源/漏區(qū)。暴露于902開口中的第一半導體層的部分是驅(qū)動晶體管126的溝道區(qū)。在邊界624右側(cè)的傳導構件776的部分是電容式電子部件124的第二電極。在其它像素120和140中的其它驅(qū)動晶體管126和電容式電子部件124與那些在圖9中所示的基本相同。
在絕緣層中的絕緣層和接觸開口是在部分基片300上形成的。傳導構件1022和1024如圖10所示是在部分基片300上形成的。傳導構件1022是電子部件128、148和168的第一電極，且連接下面的傳導構件746。在各像素120、140和160中，傳導構件1024與傳導構件744和傳導構件224相連。傳導構件1024局部互連以連接選擇晶體管122的第二源/漏區(qū)和驅(qū)動晶體管126的門電極以及電容式電子部件124的第一電極。
在工藝中的這一方面，像素驅(qū)動電路形成并包括選擇晶體管122、電容式電子部件124和驅(qū)動晶體管126。參考圖10，選擇晶體管122的長基本上平行于傳導構件222的長，它們也是選擇線路134，且如圖10所示左右(side to side)延伸。電容式電子部件124和驅(qū)動晶體管126的長基本上平行于傳導構件736、756和776的長。從電子設備的平面圖可見，對于各選擇晶體管122、電容式電子部件124和驅(qū)動晶體管126，它們的長度大于它們相應的寬度。在某一實施方式中，電容式電子部件124的長度大于驅(qū)動晶體管126的長度。在另一實施方式中，電容式電子部件124的長度小于或基本上等于驅(qū)動晶體管126的長度。
由平面圖可見，在各像素120、140和160中，驅(qū)動晶體管126和電容式電子部件124是沿基本上平行于驅(qū)動晶體管126和電容式電子部件124的長度的一線上基本上相互鄰接的。在某一實施方式中，相應于邊界624的線路如圖9所示。驅(qū)動晶體管126位于邊界624的左側(cè)，而電容式電子部件124則位于邊界624的右側(cè)。如本說明書中所用，鄰接可包括如圖9和10所示的彼此接觸的物理清晰結構或穿過線路延伸的物理非清晰結構。更具體而言，位于邊界624左側(cè)的傳導構件224、電介質(zhì)層422和傳導構件776部分是像素160中驅(qū)動晶體管126的部分或接觸結構。位于邊界624右側(cè)的傳導構件224、電介質(zhì)層422和傳導構件776部分是像素160中電容式電子部件124的部分或接觸結構。各傳導構件224、電介質(zhì)層422和傳導構件776連續(xù)延伸穿過邊界624。因此，電容式電子部件124和驅(qū)動晶體管126在像素160中是基本上鄰接的。其它像素140和160具有基本上相同的性質(zhì)。
在各像素120、140和160中，選擇晶體管122的長沿像素的第一側(cè)分布，且驅(qū)動晶體管126的長沿像素的第二側(cè)分布。在某一具體實施方式
中，像素各第一側(cè)基本上垂直于像素各第二側(cè)。在另一具體實施方式
中，驅(qū)動晶體管126的長度是像素的第二側(cè)長度的至少一半。在某一實施方式中，驅(qū)動晶體管的長度延伸超過像素的第二側(cè)長度的70％，在另一具體實施方式
中，驅(qū)動晶體管的長度延伸超過像素的第二側(cè)長度的85％。
圖11為圖10中截面線(section line)11-11的截面圖，并顯示了在傳導構件1022和1024形成后電子設備的制造。絕緣層1122和絕緣層1122中的開口可通過一種或多種常規(guī)的技術形成。在某一實施方式中，絕緣層1122采用圖案掩模沉積為圖案層。在另一實施方式中，絕緣層1122可通過使用常規(guī)的平版制版技術席狀沉積于基本上整個基片300之上并形成圖案。絕緣層1122可包括一層或多層前述關于電介質(zhì)層422的任何材料。絕緣層1122的厚度范圍為約0.1-5.0微米。
傳導構件1022和1024可包含一層或多層在常規(guī)OLED中常規(guī)用于電極的任何材料。傳導構件1022和1024可使用常規(guī)的沉積形成或通過常規(guī)的沉積和圖案形成序列形成。
在某一實施方式中，傳導構件1022透過至少70％發(fā)射自或響應于隨后形成的有機有源層的輻射。在某一實施方式中，傳導構件1022和1024的厚度范圍為約100-200納米。若輻射無需透過傳導構件1022和1024，則其厚度可更大，例如達到1000納米或甚至更厚。
如圖12所示，基片結構1222形成于像素驅(qū)動電路之上。在某一實施方式中，基片結構1222是一種井狀結構，而在另一實施方式中，基片結構1222可為液體導向(liquid guide)結構(即，具有條狀形狀而不是點陣形狀)。在某一實施方式中，基片結構1222的至少部分位于電子部件128、148、168或它們的任何組合和選擇與驅(qū)動晶體管122和126的至少部分(例如，選擇與驅(qū)動晶體管122和126的至少一半)之間。在另一實施方式中，基本上所有像素驅(qū)動電路(包括選擇與驅(qū)動晶體管122和126和電容式電子部件124)被基片結構1222所覆蓋。在還有另一實施方式中，選擇與驅(qū)動晶體管122和126的溝道區(qū)被基片結構1222所覆蓋。
圖13為圖12中截面線13-13的截面圖，用以說明像素160中一部分基片結構1222和下層驅(qū)動晶體管126與電容式電子部件124之間的位置關系?；Y構1222覆蓋于基片300和傳導構件1022之上。基片結構1222確定了開口的陣列，其中輻射可傳導到或傳導出隨后形成的有機有源層。基片結構1222中的開口暴露出傳導構件1022的部分。
在某一
具體實施例方式
中，基片結構1222包含無機材料(例如，二氧化硅、氮化硅、氧化鋁、氮化鋁等)或有機材料(光致抗蝕劑、聚酰亞胺等)或它們的任何組合物。在另一實施方式中，基片結構122可包含黑層(例如，含有碳的層)從而在電子設備工作時提高與環(huán)境光線的對比度。在某一示范性的實施方式，基片結構1222可由一層或多層抗蝕層或聚合物層形成?？刮g劑可為，例如，負性抗蝕劑或正性抗蝕劑。
抗蝕劑可通過采用常規(guī)的技術沉積于基片300和傳導構件1022上?；Y構1222可在沉積時進行圖案形成或可作為覆蓋層沉積并通過采用常規(guī)的平版制版技術進行圖案形成。在某一具體實施方式
中，由截面圖可見，基片結構1222的厚度范圍約為2-10微米。在某一具體實施方式
中，由平面圖可見，基片結構1222中開口的寬度范圍為約50-100微米，長度范圍為約100-500微米?；Y構1222開口處相對于傳導構件1022表面的斜度可為小于90度、約為90度或大于90度。
在某一實施方式中，基片結構1222在形成隨后的有機層之前可接受或不接受表面處理?？赏ㄟ^進行常規(guī)的氟化表面處理來降低基片結構1222的表面能。
繼續(xù)加工以形成如圖14所示的基本上完成的電子部件。有機層1430和第二電極1442形成于基片300之上。有機層1430可含有一層或多層。有機層1430包括有機有源層1434，并任選地可含有任何一層或多層電荷注入層、電荷傳輸層、電荷閉鎖(charge-blocking)層或它們的任何組合。任選的電荷注入層、電荷傳輸層、電荷閉鎖層或它們的任何組合可位于有機有源層1434和傳導構件1022之間、有機有源層1434和第二電極1442之間或它們的組合。在某一實施方式中，空穴傳遞層1432位于傳導構件1022和有機有源層1434之間。
有機層1430的形成是通過采用任何一種或多種用于在OLED中形成有機層的常規(guī)技術進行的?？昭▊鬟f層1432的厚度范圍為約50-200納米，有機有源層1434的厚度范圍為約50-100納米。在某一實施方式中，在陣列中只使用了一層有機有源層。在另一實施方式中，可在陣列的不同部分使用不同的有機有源層。
第二電極1442包含一層或多層具有一種或多種用于常規(guī)OLED負電極的材料。第二電極1442的形成采用了一種或多種常規(guī)沉積或常規(guī)沉積和平版制版技術。在某一實施方式中，第二電極1442的厚度范圍為約0.1-5.0微米。在某一具體實施方式
中，第二電極1442可為陣列的公共負電極。
其它在圖14中未顯示的電路可采用任何數(shù)量的上述或附加層來形成。附加絕緣層和互連層(interconnect level)的形成使得外圍區(qū)域(未顯示)的電路可位于陣列之外。此電路可包含行或列譯碼器，即頻閃觀測器(例如，行陣列頻閃觀測器、列陣列頻閃觀測器)或讀出放大器。或者，此電路可在圖14中所示的任何層的形成之前、之時或之后形成。在某一實施方式中，第二電極1442是VSS線路138的部分。
罩蓋1462和干燥劑1464在陣列外部的位置(未在圖14中顯示)與基片300連接以形成基本上完成的設備。間隙1466可位于或不位于第二電極1442和干燥劑1464之間。罩蓋1462和干燥劑所用的材料和附著方法是常規(guī)的。
4.其它實施方式上述的實施方式十分適合于AMOLED顯示器(包括單色顯示器和全色顯示器)。本文所述的概念還可用于其它類型的輻射發(fā)射電子部件。其它輻射發(fā)射電子部件可包括無源矩陣顯示光板、無機LED(包括基于III-IV或II-V族的無機輻射發(fā)射部件)。在某一實施方式中，輻射發(fā)射電子部件可發(fā)射可見光譜區(qū)內(nèi)的輻射，而在另一實施方式中，輻射發(fā)射電子部件可發(fā)射可見光譜區(qū)外的輻射(例如，UV或IR)。
在另一實施方式中，本文所述的概念可延展到其它類型的電子設備。在某一實施方式中，傳感器陣列可包括輻射響應電子部件的陣列。在某一實施方式中，不同的輻射響應電子部件可具有相同或不同的有源材料。那些有源材料的響應可隨時間變化。進一步而言，某些傳感器陣列可具有接受不同波長、不同輻射強度或它們的組合的不同部分。與具有輻射發(fā)射電子部件的電子設備類似，具有輻射響應電子部件的電子設備可具有更長的使用壽命。
輻射可透過基片300、罩蓋1462或透過兩者。若輻射要透過罩蓋1462，該罩蓋將可使得至少70％的輻射透過它。干燥劑1464可經(jīng)改進以使得至少70％的輻射透過它或到位(located at position)，從而輻射可通過罩蓋1462發(fā)射出或接收到有機有源層1434。例如，干燥劑可覆蓋基片結構1322但不覆蓋有機有源層1434。在另一實施方式中，傳導構件1022和1442的成分可以互換。在這一實施方式中，負電極與公共正電極相比離基片300更近。像素驅(qū)動電路和電子部件互連可為此結構進行改進。
電容式電子部件124的電容可被提高或降低在任何一個或多個傳導構件224和它的覆蓋傳導構件736、756或776之間的重疊。例如，作為電容式電子部件124的部分的傳導構件224、736、756、776的部分或它們的任意組合可比在圖9和圖10中所示的更窄、更寬、更長或更短。應注意的是，電容式電子部件124的電容的變化可獨立于或不獨立于驅(qū)動晶體管126(例如，在驅(qū)動晶體管126之中或與其接觸的傳導構件224、736、756、776或它們的任何組合)。
類似地，驅(qū)動晶體管126的電子特性可通過改變有源區(qū)526的長度(例如，有源區(qū)526的長度)來改變。應注意的是，驅(qū)動晶體管126電子特性的改變可獨立于或不獨立于電容式電子部件124(例如，電容式電子部件124部分的傳導構件224、736、756、776部分或它們的任何組合)。
許多尺寸(包括厚度、寬度和長度)已在相關的一些實施方式中給出。本發(fā)明的范圍不限于那些尺寸或尺寸范圍。在閱讀了本說明書后，本領域的熟練技術人員將意識到其它尺寸也是可用的。
5.優(yōu)點本文所描述的電路圖和電子部件結構可使得像素中的空間得到更充分的利用，從而提高該像素相對于常規(guī)像素的孔徑比。在某一實施方式中，在各像素中，電容式電子部件124和驅(qū)動晶體管126是基本上彼此鄰接的。由于不必保持電容式電子部件124和驅(qū)動晶體管126間最小尺寸的間隔，這種配置使得像素驅(qū)動電路在像素中占據(jù)更少的區(qū)域。同樣，選擇和驅(qū)動晶體管122和126的長位于沿像素的不同側(cè)。
可獲得至少40％的孔徑比。在某一實施方式中，孔徑比至少為50％，在另一實施方式中，孔徑比約為53％，而在更為具體的實施方式中，孔徑比約為55％。這樣的孔徑比在常規(guī)的底部發(fā)射有機電子設備中是達不到的。更大的孔徑比可使得像素電路(包括驅(qū)動晶體管126和電子部件128、148和168)在更為苛刻(aggressive)的條件下(即，較低的電流)工作，并還可獲得所需的強度。通過降低電流，該電子設備的壽命得到延長，這是因為驅(qū)動晶體管126和電子部件128、148和168不會很快降質(zhì)。
應注意的是，并非所有在本文總體說明和實施例中所描述的行為都是必需的，部分具體行為可能不是必需的，且也可執(zhí)行除所描述的行為以外的其它行為。而且，所列出的各個行為的順序不必是它們執(zhí)行的順序。在閱讀本說明書后，熟練技術人員將能夠確定何種行為可以用于他們的特定需求。
在前面的說明書中，已經(jīng)參考具體的實施方式描述了本發(fā)明。然而，本領域普通技術人員要理解，可以在不脫離如權利要求書所述的本發(fā)明的范圍的情況下作出各種修改和改變。因此，要將說明書與附圖視為一種示例而不是限制的意義，并且所有這樣的修改要被包括在本發(fā)明的范圍之內(nèi)。
上面已經(jīng)參考具體的實施方式描述了任何一種或多種益處、一種或多種其它優(yōu)點和一種或多種問題的一種或多種解決方案或它們的任何組合。然而，益處、優(yōu)點、問題的解決方案以及可引起益處、優(yōu)點、問題的解決方案的發(fā)生或變得更為明確的任何元素，不被解釋為任何或全部權利要求的關鍵性的、必需的或基本的特征或元素。
應理解的是，為了清楚起見，在上述或下述的獨立實施方案內(nèi)容中，本發(fā)明的某些特征也可以組合地在單個實施方式中提供。相反，為了精簡起見，在單個實施方式的內(nèi)容中，本發(fā)明的各種特征也可獨立地或以任何子組合(subcombinition)提供。此外，所參考的范圍中的值包括在該范圍內(nèi)的各個和每個值。
權利要求
1.一種包含像素的有機電子設備，其特征在于，所述像素包括第一晶體管，其中該第一晶體管是門下薄膜晶體管(TFT)；且第一傳導構件的第一部分是第一晶體管的門電極；以及電容式電子部件，其中第一傳導構件的第二部分是該電容式電子部件的第一電極。
2.如權利要求1所述的有機電子設備，其特征在于第二傳導構件的第一部分是第一晶體管源/漏區(qū)的接觸結構；且第二傳導構件的第二部分是電容式電子部件的第二電極。
3.如權利要求2所述的有機電子設備，其特征在于第一層的第一部分是第一晶體管的門電介質(zhì)層的至少一部分；且第一層的第二部分是電容式電子部件的電容電介質(zhì)層的至少一部分。
4.如權利要求2所述的有機電子設備，其特征在于第一晶體管包括溝道區(qū)，它包含第一半導體層的一部分；和源/漏區(qū)，它是覆蓋第一半導體層的第二半導體層的空間分離部分；和第二半導體層，它接觸并覆蓋第一晶體管溝道區(qū)和源/漏區(qū)。
5.如權利要求1所述的有機電子設備，其特征在于，所述像素還包括選擇晶體管，該選擇晶體管為門下TFT。
6.如權利要求3所述的有機電子設備，其特征在于，第一半導體層是作為無定形硅(a-Si)、低溫多晶硅(LTPS)、連續(xù)晶粒硅(CGS)或它們的任選組合形式形成的。
7.如權利要求1所述的有機電子設備，其特征在于所述有機電子設備是底部發(fā)射電子設備；且所述像素的孔徑比至少為40％。
8.如權利要求1所述的有機電子設備，其特征在于，所述有機電子設備還包括選擇晶體管，其中所述選擇晶體管包含溝道區(qū)；所述選擇晶體管的溝道區(qū)、第一晶體管或兩者都具有物理溝道長度；以及所述物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的2倍。
9.如權利要求8所述的有機電子設備，其特征在于，所述物理溝道長度不大于有機電子設備設計規(guī)則中最小尺寸的1.2倍。
10.一種包含像素的有機電子設備，其特征在于，所述像素包括第一晶體管，從平面圖可見它具有長度和寬度，其中該第一晶體管的長度大于該第一晶體管的寬度；和電容式電子部件，從平面圖可見它具有長度和寬度，其中該電容式電子部件的長度大于該電容式電子部件的寬度，其中，從平面圖可見，第一晶體管和電容式電子部件沿基本上平行于第一晶體管和電容式電子部件的長度的一線基本上彼此鄰接。
全文摘要
本發(fā)明涉及一種包含像素的有機電子設備。所述的像素包含第一晶體管和電容式電子部件。在某一實施方式中，該第一晶體管是門下TFT，且第一傳導構件的第一部分是第一晶體管的門電極。第一傳導構件的第二部分是所述電容式電子部件的第一電極。在另一實施方式中，從平面圖可見，該第一晶體管具有長度和寬度。第一晶體管的長度大于第一晶體管的寬度。電容式電子部件具有長度和寬度。電容式電子部件的長度大于電容式電子部件的寬度。第一晶體管和電容式電子部件基本上相互鄰接。
文檔編號H01L27/02GK1841735SQ20051000353
公開日2006年10月4日 申請日期2005年12月29日 優(yōu)先權日2004年12月29日
發(fā)明者俞鋼 申請人:杜邦顯示器股份有限公司