專利名稱：場效應(yīng)晶體管、特別是垂直場效應(yīng)晶體管、存儲單元和制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種場效應(yīng)晶體管，具有-溝道區(qū)，-與溝道區(qū)鄰接的導電溝道連接區(qū)，-與溝道區(qū)鄰接的晶體管電介質(zhì)，-通過晶體管電介質(zhì)同溝道區(qū)分離的控制區(qū)。
背景技術(shù)：
溝道區(qū)通常形成于半導體材料中，也就是說其電阻率介于金屬和絕緣體之間的材料，也就是說其具有約10-4和10-12Ωcm之間的值。而且，溝道區(qū)通常形成于單晶材料中，以便于獲得具有良好的開關(guān)特性的晶體管，特別是在截止狀態(tài)下具有低泄漏電流的晶體管。
溝道連接區(qū)通常分別指源極和漏極，并且其目的在于提供具有最低可能電阻的溝道區(qū)的連接。作為示例，溝道連接區(qū)包含重摻雜的半導體材料，通過摻雜將其電阻率減小了數(shù)個數(shù)量級。
絕緣材料用作電介質(zhì)，例如二氧化硅或其介電常數(shù)比二氧化硅的介電常數(shù)大很多的材料。
控制區(qū)還被稱為柵極?？刂茀^(qū)通常由金屬或由多晶硅制造。
場效應(yīng)晶體管可被分類為例如平面場效應(yīng)晶體管和垂直場效應(yīng)晶體管。在平面場效應(yīng)晶體管的情況中，溝道區(qū)形成為平行于包含多個電子半導體元件的襯底表面，特別是所述元件的有源區(qū)。在垂直場效應(yīng)晶體管的情況中，溝道區(qū)橫向地形成，并且特別地垂直于所述襯底表面，溝道區(qū)中的電流同樣垂直于襯底表面，或者平行于襯底表面。目前假設(shè)在單晶溝道區(qū)的情況中，由多晶半導體材料制成或由金屬制成的控制區(qū)是足夠的，這是因為僅經(jīng)由控制區(qū)施加控制電壓。因此，關(guān)于控制區(qū)的電流僅僅是次要的或者是不重要的。該方法導致了集成電路配置設(shè)計中的限制。
在用于存儲單元的場效應(yīng)晶體管的情況中，這些缺點變得尤為明顯。因此，在實現(xiàn)易失性存儲和具有大量的存儲單元的存儲部件的情況中，垂直場效應(yīng)晶體管配置在用于電容器的溝槽中，例如US6,391,704 B1。特別地，出現(xiàn)了源于目前慣用方法的如下問題-關(guān)于所謂的埋帶(buried strap)，也就是說在溝槽中掩埋的連接區(qū)，例如關(guān)于相關(guān)的泄漏電流，以及關(guān)于所需用于制作的制作步驟，-關(guān)于配置相鄰晶體管所需的空間，以及-關(guān)于所謂的浮體效應(yīng)。

發(fā)明內(nèi)容
本發(fā)明的目的在于指明一種場效應(yīng)晶體管，其以簡單的方式構(gòu)造并且易于制作，特別地，其揭開了關(guān)于集成電路的電路設(shè)計的新的自由度，并且特別地，其能夠?qū)崿F(xiàn)集成存儲單元的簡單制造。而且，本發(fā)明的目的在于指明一種存儲單元和一種制作方法。
與場效應(yīng)晶體管相關(guān)的目的是借助于具有專利權(quán)利要求1中指明特征的場效應(yīng)晶體管實現(xiàn)的。在從屬權(quán)利要求中指明了要素。
在根據(jù)本發(fā)明的場效應(yīng)晶體管的情況中，控制區(qū)由單晶材料制造。因此控制區(qū)可以容易地配置在單晶半導體襯底中，目前在其中配置了溝道區(qū)。而且，可以從用于控制區(qū)的單晶材料開始，外延地生長單晶電介質(zhì)。隨后，還可以在該電介質(zhì)上外延地生長單晶溝道區(qū)。在該情況中出現(xiàn)了具有非常良好電特性的“單晶”場效應(yīng)晶體管。在一個展開方案中，單晶控制區(qū)配置在單晶襯底中，其優(yōu)選地承載大量的電氣半導體元件。
在另一展開方案中，單晶襯底包含溝槽，其中配置了電介質(zhì)和溝道區(qū)?？刂茀^(qū)優(yōu)選地配置在溝槽壁處。在一個細化方案中，多個場效應(yīng)晶體管，例如兩個場效應(yīng)晶體管，配置在溝槽中。當一個溝道連接區(qū)配置為比其他溝道連接區(qū)更接近溝槽底部時，對于場效應(yīng)晶體管的面積需要特別小，正如對于具有垂直電流的垂直晶體管的情況。
在一個展開方案中，包含控制區(qū)的單晶材料是半導體材料，特別是摻雜的半導體材料。特別地，適當?shù)牟牧鲜枪杌蚬桄N。
在下一展開方案中，晶體管電介質(zhì)也以單晶的形式形成。在一個細化方案中，單晶晶體管電介質(zhì)的晶格常數(shù)與包含控制區(qū)的單晶材料的晶格常數(shù)偏離小于±5％或小于±3％。借助該措施，晶體管電介質(zhì)可以外延地施加到單晶材料，而不會擾亂晶體結(jié)構(gòu)缺陷出現(xiàn)，例如位錯。在由硅制成的單晶材料的情況中，用于晶體管電介質(zhì)的適當?shù)牟牧侠缡嵌趸?CeO2)或氧化鐠，特別地，是三氧化鐠(Pr2O3)。
關(guān)于在單晶硅上生長外延氧化鐠層，參考下列兩個文獻-“Epitaxial growth of Pr203 on Si(111)and theobservation of a hexagonal to cubic phase transition duringpost-growth N2 Annealing”J.P.Liu，et al.，Applied PhysicsLetters，Volume 79(2001)，No.5，pages671～673，和-“Epitaxial，high-K dielectrics on siliconthe exampleof praseodymium oxide”，H.J.Osten，et al.，MicroelectronicsReliability，Volume 41(2001)，pages 991～994。
在根據(jù)本發(fā)明的場效應(yīng)晶體管的下一展開方案中，溝道區(qū)還包含單晶材料或者包括單晶材料。因此溝道區(qū)可以外延地生長在單晶電介質(zhì)上。關(guān)于將硅外延施加到單晶電介質(zhì)，特別是施加到由氧化鐠制成的電介質(zhì)，參考剛才引用的兩個專業(yè)文獻?？梢該诫s溝道區(qū)。然而，尤其是在納米范圍尺寸的情況中，溝道區(qū)以非摻雜的方式體現(xiàn)。在一個細化方案中，溝道區(qū)具有相對于控制區(qū)橫向地小于20nm的范圍。該措施產(chǎn)生了所謂的全耗盡場效應(yīng)晶體管，其中所謂的短溝道效應(yīng)不發(fā)生或者僅在極大減小的程度上發(fā)生。因此場效應(yīng)晶體管的電特性是特別好的。
此外，本發(fā)明涉及一種存儲單元，包含根據(jù)本發(fā)明的場效應(yīng)晶體管或者一個其展開方案。因此上文提及的技術(shù)效果對于該存儲單元同樣是有效的。特別地，該存儲單元是DRAM存儲單元(動態(tài)隨機存取存儲器)。
在存儲單元的一個展開方案中，場效應(yīng)晶體管配置在包含電容器電介質(zhì)和存儲單元的溝槽電容器的電極的溝槽處。在存儲單元的下一展開方案中，電容器電介質(zhì)和溝槽電容器的一個電極配置在溝槽的下部部分中。晶體管電介質(zhì)和溝道區(qū)配置在溝槽的上部部分中。
在下一細化方案中，溝道區(qū)沿上部溝槽部分的外圍或一部分外圍配置。溝道區(qū)包圍了配置在上部溝槽部分內(nèi)部的電介質(zhì)填充材料。可用于電流的電流深度可能受到填充材料的限制，由此特別地，出現(xiàn)了所謂的全耗盡場效應(yīng)晶體管。
在另一展開方案中，存儲單元不包含絕緣環(huán)，由此可以消除與之相關(guān)聯(lián)的制作步驟。然而，作為替換方案，如果不采取其他措施，則形成絕緣環(huán)，以便于防止出現(xiàn)寄生晶體管。
在下一展開方案中，溝槽中的一個溝道連接區(qū)導電地連接到電容器的電極。這意味著溝槽不包含所謂的埋帶。因此消除了同“埋帶”相關(guān)聯(lián)的制作步驟。而且，消除了同“埋帶”相關(guān)聯(lián)的泄漏電流。
此外，本發(fā)明涉及一種方法，用于制作根據(jù)本發(fā)明的場效應(yīng)晶體管或其一個展開方案，或者用于制作根據(jù)本發(fā)明的存儲單元或其展開方案。因此上文提及的技術(shù)效果對于該方法同樣是有效的。當首先在用于控制區(qū)的單晶區(qū)上外延地生長晶體管電介質(zhì)，然后在晶體管電介質(zhì)上外延地生長溝道區(qū)時，該方法特別簡單。


下面通過參考附圖，解釋本發(fā)明的示例性實施例，在附圖中圖1A～1D示出了在DRAM存儲單元的制作過程中的制作階段。
具體實施例方式
如圖1A所示，從硅襯底10開始，通過已知的方式執(zhí)行用于制作多重深溝槽的方法，并且尤其在該工藝中制作了溝槽12。該溝槽12例如具有范圍在6μm～10μm之間的深度。溝槽的直徑例如小于250nm(納米)。在圖1A～1D中通常以極大縮短的形式示出了溝槽12。
通過示例，為了制作溝槽12，將例如具有5nm厚度的氧化硅層的薄支持層13施加到襯底10。所述薄支持層13已向其施加了(通過與其進行比較)較厚的支持層14，例如具有100nm～200nm厚度的氮化硅層。將例如由TEOS(原硅酸四乙酯)制成的硬掩模層15施加到支持層14。作為示例，硬掩模層15具有大于500nm的厚度。借助于光刻方法，對硬掩模層15、支持層14和薄支持層進行構(gòu)圖。然后利用已知的刻蝕方法，使用由硬掩模層15制作的硬掩模，將溝槽12刻蝕到襯底10中。
隨后移除硬掩模層15。如果適當?shù)脑?，在移除硬掩模?5之前或之后，在溝槽12的下面區(qū)域中將其擴寬，特別地，具有瓶狀的形狀(瓶狀化工藝)。
隨后進行任選的表面處理工藝，在其過程中，例如借助于例如已知的HSG方法(半球形生長)增加了例如溝槽12的表面粗糙度，在其間將半球形硅粒淀積在溝槽底部以及溝槽12的溝槽壁上。
隨后借助于已知的方法，摻雜溝槽12的下部部分中的溝槽底部和側(cè)壁，制作了底部電極16。隨后，根據(jù)已知的方法，在溝槽12的上部區(qū)域中制作絕緣環(huán)17，并且在溝槽12的壁上和溝槽底部上制作電容器電介質(zhì)18。
然后將溝槽12填充以導電電極材料20，例如填充以重摻雜多晶硅或金屬。在填充溝槽12之后，執(zhí)行平坦化，支持層14用作停止層。適當?shù)钠教够椒ɡ缡荂MP方法(化學機械拋光)或刻蝕方法。
而且如圖1A中示出的，在平坦化之后回刻蝕電極材料20，例如在襯底10的表面以下250nm。
然后，例如借助于濕法化學刻蝕法，在溝槽12的上部部分中移除電容器電介質(zhì)18和絕緣環(huán)17。
在下一方法步驟中，溝槽12的上部溝槽區(qū)域中的硅側(cè)壁制備用于施加晶體管電介質(zhì)，例如執(zhí)行濕法化學硅刻蝕工藝和清洗步驟。例如借助依賴于結(jié)晶方向的刻蝕，溝槽12可以任選地在其上部區(qū)域中拓寬。借助于定向刻蝕，在溝槽12的上部區(qū)域中，可以例如由圓形的或由橢圓形的溝槽截面獲得具有結(jié)晶光滑側(cè)壁的正方形的或矩形的溝槽截面。
如圖1B所示，應(yīng)用外延法，隨后在溝槽12的側(cè)壁上和在未被覆蓋的電極材料20上制作薄的單晶柵極電介質(zhì)22。在示例性實施例中，柵極電介質(zhì)22包括三氧化鐠Pr2O3。作為示例，執(zhí)行原子層淀積(ALD)或某些其他的外延方法。其他的淀積方法例如是化學汽相外延、金屬有機汽相外延或分子束外延(MBA)。
執(zhí)行任選的后處理步驟，例如烘焙步驟，其間封閉了柵極電介質(zhì)22中的孔。然后，任選地將保護層施加到柵極電介質(zhì)22，例如鍺保護層，在下一方法步驟的過程中其保護了溝槽12的側(cè)壁上的柵極電介質(zhì)22。
然后，例如借助于各向異性反應(yīng)離子刻蝕(RIE)，移除電極材料20上的柵極電介質(zhì)22。然后，例如通過濕法化學來移除任選地施加的保護層。
同樣如圖1B所說明的，隨后在單晶柵極電介質(zhì)22上外延地生長未摻雜的硅或硅鍺層24，例如具有5nm～20nm(納米)之間的厚度。該情況中制作的硅層24的厚度選擇為使得將要制作的場效應(yīng)晶體管的溝道總是耗盡的，以便于避免所謂的“浮體”效應(yīng)。而且，薄的硅層24確保了不會出現(xiàn)晶格缺陷，或者僅出現(xiàn)非常少的晶格缺陷。
然后執(zhí)行外擴散步驟，用于在硅層24和電極材料20的邊界處產(chǎn)生漏極區(qū)25，以便于摻雜在溝槽12中與溝槽12的溝槽底部平行的硅層24的部分。在該步驟過程中，摻雜劑從填充材料20外擴散到硅層24中。
如圖1C所示，隨后將電絕緣的絕緣材料26，例如二氧化硅或TEOS，引入到溝槽12的上部部分中。作為示例，使用HDP方法(高密度等離子體)用于引入絕緣材料26。然后回刻蝕絕緣材料26和硅層24，大約達到襯底10的表面，柵極電介質(zhì)22繼續(xù)保留在支持層14的側(cè)面區(qū)域上。
隨后制作源極接觸30，將導電材料引入到溝槽12的未被覆蓋的部分中，諸如重摻雜多晶硅或金屬。該工藝可以以自對準的方式執(zhí)行。隨后，例如借助于CMP方法進行平坦化，完成了源極接觸30，如圖1D所示。隨后移除支持層14和支持層13。在任選的方法步驟中，隨后在源極電極30的側(cè)面上形成間隔元件32，例如由二氧化硅制成或由氮化硅制成。
在下一方法步驟中，例如使用光刻掩模對柵極區(qū)34進行注入。例如在存儲器電路的字線的制作過程中制作柵極接觸36。作為示例，柵極接觸36包括多晶硅或金屬。作為示例，柵極區(qū)34配置在單晶襯底10中并且是重度n摻雜的。這產(chǎn)生了具有作為存儲單元39一部分的溝槽電容器38的場效應(yīng)晶體管37。
在另一示例性實施例中，場效應(yīng)晶體管37形成于不包含溝槽電容器的溝槽中。在另一示例性實施例中，溝道連接區(qū)25、30配置在溝槽12中，距襯底10的表面40相同的距離，由此引導溝道中的電流流向平行于襯底10的表面40。
在另一示例性實施例中，柵極區(qū)34類似地形成于襯底10中，但是形成于未被溝槽穿透的區(qū)域中。晶體管電介質(zhì)和例如用于溝道區(qū)的硅層淀積在其上方。隨后，借助于光刻方法摻雜溝道連接區(qū)。
其他的材料，特別是具有大于3.9的相對電容率的材料(二氧化硅)，即所謂的高K材料，也可以用作晶體管電介質(zhì)22。二氧化鉿(HfO2)和氧氮化鉿硅(HfSiON)也被提及作為這些材料的示例。
在另一示例性實施例中，在溝槽12中未形成絕緣環(huán)17，其他的制作步驟不變。
根據(jù)所解釋的方法，指明了一種垂直場效應(yīng)晶體管，其中晶體管溝道配置在溝槽中。這提供了許多優(yōu)點-減少了其中形成溝道的材料的厚度。由此可以降低所需要的面積，-垂直晶體管的溝道位于溝槽中。同其他緊密相鄰的晶體管的相互作用因此很小。
-可以消除溝槽中心或者溝槽的上部區(qū)域中的絕緣環(huán)和/或水平走向的絕緣層。而且，省略了已知的現(xiàn)有技術(shù)中所需的埋帶連接。因此可以增加溝槽電容器的電容。
-產(chǎn)生了簡單的工藝實現(xiàn)方案。
權(quán)利要求
1.一種場效應(yīng)晶體管(37)具有溝道區(qū)(24)，具有導電溝道連接區(qū)(25、30)，鄰接于溝道區(qū)(24)，具有與溝道區(qū)(24)鄰接的晶體管電介質(zhì)(22)，并且具有通過晶體管電介質(zhì)(22)與溝道區(qū)(24)分離的控制區(qū)(34)，其特征在于，控制區(qū)(34)由單晶材料制造。
2.如權(quán)利要求1的場效應(yīng)晶體管(37)，其特征在于單晶襯底(10)，其包含控制區(qū)(34)，并且其優(yōu)選地承載多個電氣半導體元件。
3.如權(quán)利要求2的場效應(yīng)晶體管(37)，其特征在于配置在單晶襯底(10)中的溝槽(12)，該溝槽包含晶體管電介質(zhì)(22)和溝道區(qū)(24)，控制區(qū)(34)配置在溝槽(12)的溝槽壁處，并且一個溝道連接區(qū)(25)優(yōu)選地配置為比其他溝道連接區(qū)(30)更接近溝槽(12)的溝槽底部。
4.如前述權(quán)利要求其中之一的場效應(yīng)晶體管(37)，其特征在于，單晶材料包含優(yōu)選摻雜的半導體材料，特別是硅或硅鍺。
5.如前述權(quán)利要求其中之一的場效應(yīng)晶體管(37)，其特征在于，晶體管電介質(zhì)(22)是單晶的，晶體管電介質(zhì)(22)的晶格優(yōu)選地具有與單晶材料的晶格常數(shù)偏離小于5％的晶格常數(shù)。
6.如權(quán)利要求5的場效應(yīng)晶體管(37)，其特征在于，晶體管電介質(zhì)(32)包含氧化鐠或者包括氧化鐠，特別是三氧化鐠Pr2O3。
7.如前述權(quán)利要求其中之一的場效應(yīng)晶體管(37)，其特征在于，溝道區(qū)(24)包含單晶材料或者包括單晶材料，并且/或者溝道區(qū)(24)是摻雜的或未摻雜的，并且/或者溝道區(qū)(24)具有相對于控制區(qū)(34)橫向地小于20nm的范圍。
8.如權(quán)利要求7的場效應(yīng)晶體管(37)，其特征在于，溝道區(qū)(24)包含在鄰接于晶體管電介質(zhì)(32)的外延層中，優(yōu)選地是硅外延層或硅鍺外延層。
9.一種存儲單元(38)，其特征在于如前述權(quán)利要求其中之一的場效應(yīng)晶體管(37)。
10.如權(quán)利要求9的存儲單元(39)，其特征在于，場效應(yīng)晶體管(37)配置在包含電容器電介質(zhì)(18)和溝槽電容器(38)的電極(20)的溝槽(12)中。
11.如權(quán)利要求10的存儲單元(39)，其特征在于，電容器電介質(zhì)(18)和電極(20)配置在溝槽(12)的下部部分中，并且晶體管電介質(zhì)(22)和溝道區(qū)(24)配置在溝槽(12)的上部部分中。
12.如權(quán)利要求11的存儲單元(39)，其特征在于，溝道區(qū)(24)沿溝槽(12)的上部部分的外圍或一部分外圍配置，并且/或者溝道區(qū)(24)包圍配置在溝槽(12)的上部部分中的電絕緣填充材料(26)。
13.如權(quán)利要求9～12其中之一的存儲單元(39)，其特征在于絕緣環(huán)(17)，其配置在溝槽(12)的上部部分和下部部分之間，并且優(yōu)選地被視為電介質(zhì)的，優(yōu)選地比電容器電介質(zhì)(18)厚至少3倍，或者沒有厚度大于電容器電介質(zhì)(18)或晶體管電介質(zhì)(22)的厚度的絕緣環(huán)(17)配置在溝槽(12)的下部部分和溝槽(12)的上部部分之間。
14.如權(quán)利要求10～13其中之一的存儲單元(39)，其特征在于，溝槽(12)中的一個溝道連接區(qū)(25)導電連接到電極(20)。
15.一種用于制作場效應(yīng)晶體管(37)的方法，特別用于制作如權(quán)利要求1～8其中之一所要求的場效應(yīng)晶體管(37)，或者特別用于制作如權(quán)利要求9～14其中之一所要求的存儲單元(39)，其中執(zhí)行下列方法步驟形成溝槽(12)，至少一個單晶區(qū)域(10)位于溝槽壁和/或溝槽底部，在單晶區(qū)域處制作電介質(zhì)(22)，在制作電介質(zhì)(22)之后在溝槽(12)中制作溝道區(qū)(24)，形成導電溝道連接區(qū)(25，30)，在形成溝槽(12)之前或之后在單晶區(qū)中形成控制區(qū)(34)。
16.如權(quán)利要求15的方法，其特征在于，優(yōu)選地借助于分子束外延或者借助于汽相外延或者借助于原子層淀積，優(yōu)選地通過在單晶區(qū)域(10)上外延生長，制作單晶電介質(zhì)(22)。
17.如權(quán)利要求15或16的方法，其特征在于，優(yōu)選地通過在電介質(zhì)(22)上外延生長，特別是通過汽相淀積，制作單晶溝道區(qū)(24)。
全文摘要
給出了一種具有單晶控制區(qū)(34)的場效應(yīng)晶體管的解釋。該場效應(yīng)晶體管(37)提供了用于電路設(shè)計的自由度，并且可以通過簡單的方式制作。
文檔編號H01L21/8242GK1868063SQ200480030422
公開日2006年11月22日 申請日期2004年9月16日 優(yōu)先權(quán)日2003年10月15日
發(fā)明者H·圖斯 申請人:英飛凌科技股份公司