專利名稱：熱預算解決方案的制作方法
技術領域：
本發(fā)明涉及用于半導體襯底內的埋入式光波導中的光學檢測器的制造，在所述襯底上使用傳統(tǒng)半導體制造技術制造了微電子器件。
背景技術：
隨著微電子電路上的特征變得更小并隨著器件速度的提高，我們已經(jīng)迅速接近信號的電子通信中的固有極限。微電子電路中沿著電連接的電容引起不能忽視的延遲。已經(jīng)需要越來越多的復雜技術來回避或抑制這些限制。其中人們已經(jīng)進行努力的一個方向是使用光子代替電子來進行信息通信。光信號不受電路元件中存在的電容、電感和歐姆電阻的影響，且光子傳播遠快于電子。因此，近年來在光通信和信號處理領域以及能夠進行光通信和處理的光學介質和器件上已經(jīng)有了許多進展。
隨著更多的人們研究將光電元件與已經(jīng)在IC芯片上制造的微電子器件結合或集成的方法，這些努力也已經(jīng)對集成電路制造工業(yè)發(fā)生了影響。在硅襯底上光波導結構的制造、將光轉換為可以被傳統(tǒng)微電子電路使用的電信號的光電檢測器的制造、以及用于將電信號轉換為光信號的發(fā)光器或激光器元件的制造方面，已經(jīng)有了許多最新的進展。

發(fā)明內容
通常，在一個方面，本發(fā)明特征是一種制造光檢測器的方法。所述方法包括提供襯底，所述襯底包括形成在其中的光波導并具有用于在其上制造微電子電路的表面；通過使用多個相繼的工藝階段在所述襯底的所述表面上制造所述微電子電路；在所述多個相繼的工藝階段中選定的一個已經(jīng)發(fā)生之后，并在所述多個工藝階段中所述選定的一個之后的下一個工藝階段開始之前，在所述光波導內制造光檢測器；以及在所述波導中制造所述光檢測器之后，完成用于制造所述微電子電路的所述多個相繼的工藝階段。
實施例包括以下方面中的一個或多個。所述光檢測器具有與其相關的熱預算(thermal budget)，且選擇所述選定的工藝階段以使得在制造所述光檢測器之后完成所述多個相繼的工藝階段時不超過所述光檢測器的所述熱預算。正被制造的所述微電子電路也具有與其相關的熱預算，且選擇所述選定的工藝階段以使得制造所述光檢測器時不超過用于正被制造的所述微電子電路的所述熱預算?？蛇x地，選擇所述選定的工藝階段以使得在制造所述光檢測器之后完成所述多個相繼的工藝階段時不損壞所述光檢測器，和/或選擇其以使得制造所述光檢測器時不損壞正被制造的所述微電子電路。制造所述光檢測器的步驟涉及采用最高的工藝溫度T(1)max，且其中所述選定的工藝階段被選擇為所述多個工藝階段中的一個，在所述選定的工藝階段期間將所述襯底暴露于所述工藝溫度T(1)max將不會損壞在所述襯底上正被制造的所述微電子電路，并且在所述選定的工藝階段后將所述襯底暴露于工藝溫度T(1)max將損壞在所述襯底上正被制造的所述微電子電路。高于T(1)max的工藝溫度將損壞所述光檢測器，所以所述選定的工藝階段被選擇為所述多個工藝階段中的一個，在所述選定的工藝階段后所述襯底將暴露于不高于T(1)max的工藝溫度。制造所述微電子電路的步驟與CMOS制造技術一致。所述多個相繼的工藝階段包括硅化階段，且所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。所述多個相繼的工藝階段包括熱處理以使摻雜劑在互補金屬氧化物半導體器件的漏極和源極中擴散，且所述工藝階段中所述選定的一個是所述熱處理階段。
通常，在另一個方面，本發(fā)明特征是一種制造光檢測器的方法，其包括提供襯底，所述襯底包括形成在其中的光波導并具有用于在其上制造微電子電路的表面；根據(jù)包括多個相繼的工藝階段的CMOS制造工藝，在所述襯底上制造所述微電子電路；在所述多個相繼的工藝階段中選定的一個已經(jīng)發(fā)生之后，并在所述多個工藝階段中所述選定的一個之后的下一個工藝階段開始之前，在所述光波導內制造光檢測器；以及在所述波導中制造所述光檢測器之后，完成用于制造所述微電子電路的所述多個相繼的工藝階段。
實施例包括以下方面中的一個或多個。所述多個相繼的工藝階段包括硅化階段，且所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。所述多個相繼的工藝階段包括熱處理以使摻雜劑在互補金屬氧化物半導體器件的漏極和源極中擴散，且所述工藝階段中所述選定的一個是所述熱處理階段。
從以下詳細說明并從權利要求，本發(fā)明的其他特征和優(yōu)點將變得清楚。


圖1是光學就緒襯底的示意性表示圖。
圖2是示出何時進行光檢測器制造的制造工藝的流程圖。
圖3是示出典型CMOS LSI制造工藝的生產線前端(FEOL)部分的工藝階段，其已經(jīng)被修改為恰在硅化階段之前包括檢測器制造。
圖4A-I表示器件隔離階段的主要步驟的流程圖。
圖5A-F表示晶體管阱階段的主要步驟的流程圖。
圖6A-H表示柵極和源極/漏極擴展階段的主要步驟的流程圖。
圖7A-E表示側壁和源極/漏極階段的主要步驟的流程圖。
圖8A-I表示檢測器制造工藝的主要步驟的流程圖。
圖9表示硅化階段。
圖10A-G表示鎢塞制造階段的流程圖。
具體實施例方式
因為CMOS(互補金屬氧化物半導體)LSI(大規(guī)模集成)制造模式已根深蒂固，所以將光網(wǎng)絡集成到CMOS LSI制造工藝中要求細致的插入技術以避免不得不重組CMOS晶片工藝。正在探索的一種方案涉及光學就緒襯底，之后再將CMOS電路制造到其中。在2002年10月25日遞交的題為“Optical Ready Substrates”的美國專利申請序列號No.10/280,505和2002年10月25日遞交的題為“Optical Ready Wafers”的美國專利申請序列號No.10/280,492中描述了此方案的示例，這兩者都通過引用被結合于此。
本質上，光學就緒襯底的基本原理是以這樣的方式提供光信號分配網(wǎng)絡，即完全或在很大程度上互相獨立地完成光信號分配網(wǎng)絡的制造和微電子電路的制造。
光學就緒襯底提供了可以隨后在其上使用傳統(tǒng)半導體制造技術來制造電子電路的平臺。通過以這種方式將光信號分配電路的制造與微電子電路的制造分離，半導體微電子制造者可以避免不得不開發(fā)在半導體晶片上制造光部件的新技術或訣竅。半導體微電子制造者還避免了不得不為了也容許制造光部件而優(yōu)化其用于制造半導體電子器件的工藝。因此，例如已經(jīng)為實現(xiàn)極高精度和非常高產量而優(yōu)化其制造工藝的制造CMOS電路的公司，不需要擔心必須修改其工藝以及可能在其極高精度和高產量上讓步來與電部件一起生產光元件。簡而言之，半導體微電子制造者可以簡單地依靠光制造公司的專業(yè)技術來提供光元件并優(yōu)化這些工藝，并且除了定位作為基礎的光信號分配網(wǎng)絡和連接到其之外，可以就像未成品的半導體晶片一樣處理該晶片。當然，這只是理想狀況。實際上，這兩種技術之間的分離并不如此清晰。
圖1圖示了光學就緒襯底10的一個示例。其包含半導體集成光信號分配網(wǎng)絡20，以用于將光時鐘信號分配到將于隨后在光電路之上制造在襯底上的半導體集成微電子電路40。在此描述的實施例中，光學就緒襯底10是包括晶體硅的基體襯底12、SiO2的絕緣層14以及薄的晶體硅上層16的SOI(絕緣體上硅)結構。(也可以使用不同于SOI結構的結構。例如，該結構可以是通過層轉移工藝(layer transfer process)生長或制造的光學就緒epi襯底。)光信號分配網(wǎng)絡20制造在正位于絕緣層14之下的襯底12中。網(wǎng)絡20包括兩個基本的構件塊，即用于在芯片上不同位置之間分配光信號的分配光波導30和用于將光信號轉換為將被微電子電路的對應部件使用的電信號33的光電檢測器32。
在圖1所示的實施例中，使用邊緣耦合方法引入光信號。透鏡布置36將來自外部光纖38的光聚焦到光波導30中。注意在此實施例中，全部所需的光電路元件都位于光信號分配網(wǎng)絡20內，且由光網(wǎng)絡提供到微電子電路的僅有信號是由埋入式光網(wǎng)絡內的光電檢測器32產生的電信號。
用于圖1所示的光波導的具體材料是SiGe。這種材料組合由于其產生低缺陷晶體表面的能力而特別良好，其相對于以下描述的一些其他實施例將變得明顯。少量的Ge可以在生長期間添加到晶體層以產生更高系數(shù)的波導管芯，同時最小化應力和缺陷。此層可以被圖案化，且可以通過其他技術使硅在此波導的頂部上再次生長。用于在硅襯底中制造波導的各種技術在本領域中是公知的。對于此技術的一般討論參見2000年夏季版的TheElectrochemical Society Interface中L.C.Kimerling的“Photons to the RescueMicroelectronics Becomes Microphotonics”(第28-31頁)。對于一些技術的更具體討論參見轉讓給應用材料公司的以下四個美國專利申請(1)2001年12月14日遞交的題為“Method Of Manufacturing An OpticalCore”的U.S.S.N.10/020,461；(2)2001年12月14日遞交的題為“HDP-CVD Film For Uppercladding Applications In Optical Waveguides”的U.S.S.N.10/017,033；(3)2001年5月24日遞交的題為“Method ForFabricating Waveguides”的U.S.S.N.09/866,172；和(4)2001年12月11日遞交的題為“Waveguides Such As SiGeC Waveguides And Method OfFabricating The Same”的U.S.S.N.10/014,466。這四個美國專利申請全部都通過引用被結合于此。
以此模型，當CMOS LSI工藝用于在光學就緒襯底的頂部上制造微電子電路時，問題產生了。在傳統(tǒng)的CMOS LSI制造期間，晶片將經(jīng)歷高溫退火(例如，1050℃)。光學就緒襯底中的光電檢測器32必須能夠耐受這些高工藝溫度。但是，正常情況下可以看作是候選用于光學就緒襯底中的某些檢測器中將不能經(jīng)受這么高的溫度。因此最初的考慮就可能使其失去作為用于光學就緒襯底中的波導的候選資格。但是，我們已經(jīng)認識到在CMOS LSI工藝本身內存在很小的機會窗口來制造這些檢測器。其發(fā)生在緊接著高溫退火之后并在可能會由于制造光檢測器所需的工藝條件(例如，高至約650℃的工藝溫度)而遭到損壞的任何其他結構被制造之前。無可否認地，將檢測器的制造移動到CMOS LSI工藝階段中損失了光學就緒襯底與能夠將這兩個制造階段完全分離相關的一些優(yōu)點。但是，應該相信這些損失并不大到足以抵消將光網(wǎng)絡結合到傳統(tǒng)CMOS制造工藝中的益處。
圖2表示其后跟著CMOS制造工藝的光學就緒襯底制造工藝的高級流程圖，其被修改為包括檢測器的制造(見框470)。該工藝由框410、420和430表示的第一部分是與制造光學就緒襯底相關的外延結合晶片工藝405，后面將使用CMOS LSI工藝在光學就緒襯底上制造微電子電路。
存在不依賴SOI晶片的可選工藝。例如，一種這樣的工藝可能簡單地使用操縱晶片(handle wafer)作為其中制造波導的硅襯底，而無需由框420和430表示的其中SOI層在器件層上生成并接合到操縱晶片的工藝。如果此硅襯底由于波導圖案化而具有過多的缺陷，則這些缺陷將需要通過高溫退火或其他工藝控制來去除。如果在直接(direct)硅襯底上所期望的缺陷水平是不可實現(xiàn)的，但硅襯底(非SOI)仍然是所期望的，則可以通過與步驟420和430中相同的工藝來制造低缺陷硅層，而在接合之前不添加SOI層的氧化物絕緣體。
由框450、460、475、480、485和490表示的該工藝的第二部分與總體CMOS LSI工藝內的生產線前端(FEOL)工藝440相關。
在該工藝的第一部分(即SOI晶片工藝405)中，框410涉及生產在其中制造了光波導和其他光部件的操縱晶片。框420涉及生產器件晶片，該器件晶片將附裝到操縱晶片并從而提供其后可以將微電子電路制造到其中的表面。而框430表示將器件晶片接合到操縱晶片并為隨后CMOS制造電子電路準備半導體表面。以上一般地描述了此工藝的各個階段。在此SOI晶片工藝440期間使用諸如上述技術將SiGe光波導制造到操縱晶片中。
在該工藝的第二部分(即，F(xiàn)EOL工藝440)中，我們已經(jīng)將公知的CMOS制造工藝分為在其期間執(zhí)行特定類型制造的不同的一般制造階段。在CMOS制造工藝的每個階段期間執(zhí)行的一般功能如下?？?50涉及在襯底中為不同器件隔離出區(qū)域?？?60涉及制造晶體管阱?？?75涉及制造柵極以及源極和漏極擴展區(qū)。框480涉及制造晶體管的側壁以及源極和漏極。緊接著框480之后的框470涉及將光檢測器(例如，SiGe超晶格檢測器)向下制造在光學就緒襯底中的波導中，該光學就緒襯底在CMOS器件中制造到其中的半導體下方?？?85涉及硅化工藝以產生到柵極、源極和漏極的歐姆接觸。且框490涉及在向下延伸到歐姆接觸區(qū)域的過孔中制造鎢塞(即W塞)。
在FEOL工藝完成之后，生產線后端(BEOL)階段開始，其中多個金屬化的層形成在器件頂部，以將其互連并提供到器件的信號和功率導電路徑。
存在與圖2所示這些不同的方式來將CMOS制造步驟分組為各個制造階段。已經(jīng)選擇的制造階段之間的具體分組和界線劃分僅僅是一個示例。其用于合適地解釋如何修改CMOS LSI工藝以容許制造光檢測器。如何將這些步驟分組或者在哪里劃定這些階段之間的界線并不是重點，最重要的是用于制造光檢測器的步驟在哪里插入到整個CMOS制造工藝中。
現(xiàn)在將更詳細描述圖2和3所示每個制造階段中進行的主要步驟，這從器件隔離階段(框450)開始。
參考圖4A-I，在器件隔離階段(框450)的開始，在硅600的晶片表面上形成二氧化硅層610(見圖4A)。注意硅襯底600對應于圖1所示晶體硅的上層16。就是說，硅襯底600位于其中已經(jīng)制造了光網(wǎng)絡且其中已經(jīng)定位了波導的襯底的頂部上。
在硅上形成二氧化硅層之后，將氮化硅620的薄膜沉積到二氧化硅610上(見圖4B)。這通常通過使用化學汽相沉積(CVD)反應器來實現(xiàn)，該反應器中硅烷或二氯硅烷與氨在低氣壓下進行反應。接著用一層光刻膠630覆蓋所產生的氮化硅620，該層光刻膠630使用傳統(tǒng)的光刻技術圖案化以產生具有開口的掩模(見圖4C)，在所述開口中將形成隔離溝槽。接著使用干法刻蝕以在掩模的開口窗中形成淺隔離溝槽635(見圖4D)。通常，干法刻蝕工藝涉及使用兩種不同的氣體混合物。例如，第一氣體混合物可以是用于形成通過氮化硅層的開口的CF4/CHF3/O2；而第二氣體混合物可以是用于在硅中刻蝕溝槽的HBr/Cl2/O2。(當然，如本領域的普通技術人員所公知的，其他氣體混合物也是可以的。)在形成溝槽之后，去除光刻膠630(見圖4E)并通過氧化晶片中暴露的硅而形成氧化膜層660(見圖4E)。
在氧化了暴露的硅以形成薄氧化膜660之后，使用CVD工藝在晶片填充隔離溝槽635上沉積更厚的氧化層665(見圖4F)。然后，使用化學機械拋光(CMP)去除所沉積的氧化層665和氮化硅層620的上部(見圖4G)。接著，使用濕法刻蝕(例如磷酸)去除剩余的氮化硅層620和下而的氧化硅膜610(見圖4H)。最后，在暴露的硅上生長犧牲二氧化硅690的保護層以防止在后繼的植入階段對該表面的金屬污染和/或損傷(見圖4I)。
現(xiàn)在將參考圖5A-F描述晶體管阱制造工藝。在這一系列工藝步驟期間，制造N型摻雜阱區(qū)510和P型摻雜阱區(qū)520。N型阱區(qū)用于pMOS場效應晶體管而P型阱區(qū)用于制造nMOS場效應晶體管。為形成N型阱區(qū)510，在晶片上形成光刻膠層502；其被圖案化以暴露其中將形成N型阱區(qū)的區(qū)域；并接著將n型摻雜劑504(例如砷或磷)植入到暴露區(qū)域中(見圖5A)。在植入完成之后，通過使用腐蝕(asher)和濕法工藝去除光刻膠502。重復類似的一系列步驟以形成P型阱區(qū)520。更具體地，在晶片上形成另一光刻膠層506，其被圖案化以暴露其中將形成P型阱區(qū)的區(qū)域，并接著將p型摻雜劑508(例如硼)植入到暴露區(qū)域中(見圖5B)。
圖5C中示出了完成的晶體管N型阱510和P型阱520。
在去除了光刻膠之后，還去除在器件隔離階段內沉積的犧牲氧化層690(見圖5D)，并在所暴露的表面上形成較厚的第一柵極氧化層540(見圖5E)。這是為了產生清潔表面以用于將很快形成的真正柵極氧化物。通過使用濕法刻蝕工藝立即去除較厚的氧化層540以暴露阱區(qū)的表面來形成最終的柵極氧化層(見圖5F)。
現(xiàn)在晶片準備好用于形成最終的柵極氧化物以及源極和漏極擴展區(qū)。圖6A-6F中示出了用于制造這些元件的工藝的細節(jié)。首先，在N型阱區(qū)510和P型阱區(qū)520之上的暴露區(qū)域上形成薄膜柵極氧化物700(見圖6A)。使用氧化爐或快速熱處理(RTP)系統(tǒng)來形成此高質量的氧化層。
在形成了柵極氧化物之后，使用CVD反應器在氧化物膜的頂部上沉積一層多晶硅708(見圖6B)。然后，在柵極將被定位處之上的多晶硅頂部上圖案化光刻膠710(見圖6C)。使用多晶硅刻蝕工藝技術去除多晶硅708中不被光刻膠710保護的部分(見圖6D)。然后去除剩余的光刻膠710(見圖6E)，并將新的一層光刻膠730形成在晶片上并圖案化以暴露其中待形成源極和漏極擴展區(qū)的區(qū)域。為形成用于P型阱區(qū)的源極和漏極擴展區(qū)733，在由光刻膠730保護N型阱區(qū)的同時植入n型摻雜物(見圖6F和6G)。類似地，為形成用于N型阱區(qū)的源極和漏極擴展區(qū)743，在由另一光刻膠740保護N型阱區(qū)的同時植入p型摻雜物(見圖6G和圖6H)。
接著是側壁以及源極和漏極制造階段480(見圖2)。圖7A-E中示出了此階段的工藝步驟。首先，通常通過使用CVD工藝沉積氧化物膜或氮化物膜800(見圖7A)。然后使用覆蓋刻蝕(blanket etch)去除氧化物或氮化物膜800的大部分，在柵極結構上留下后側壁802(見圖7B)。接著，用一層光刻膠806覆蓋晶片；該光刻膠被圖案化以暴露P型阱區(qū)520并保護N型阱區(qū)510；并將n型摻雜劑(例如砷、磷或銻)植入到P型阱區(qū)520之上的柵極多晶硅中并植入到P型阱區(qū)的源極和漏極區(qū)域中(見圖7C)，以形成用于P型阱區(qū)的源極810和漏極812(見圖7D)。去除光刻膠806，并使用類似的一系列步驟形成N型阱區(qū)的源極831和漏極833(見圖7E)。更具體而言，再次用一層光刻膠820覆蓋晶片；該光刻膠被圖案化以暴露N型阱區(qū)510并保護P型阱區(qū)520；并將p型摻雜劑(例如硼)植入到N型阱區(qū)之上的柵極多晶硅區(qū)域710中并植入到N型阱區(qū)的源極和漏極區(qū)域中(見圖7D)。這形成了用于N型阱區(qū)的源極831和漏極833(見圖7E)。并接著去除第二光刻膠820，使得可以進行退火以將摻雜劑驅入最近植入的源極和漏極區(qū)域中(見圖7E)。對于退火工藝，通常使用爐或RTP系統(tǒng)。這是晶片暴露于約1050℃的溫度的時間點。在CMOS制造工藝的該點之后，工藝溫度通常將不超過650℃。
如先前指出的，因為在此退火之后工藝溫度將不超過650℃，所以這是制造可能由于暴露到較高退火溫度而被毀壞的光檢測器的合適時間點。
再參考圖1，在CMOS LSI工藝中的此點，光檢測器的制造需要將溝槽向下形成到硅襯底12中位于氧化層14之下的光波導30的區(qū)域。注意，附圖扭曲了電器件和光器件的相對尺寸。通常，其中制造有CMOS器件的上硅層的厚度在10納米量級。將上硅與包含光電路的下硅隔開的硅層的厚度在數(shù)個納米量級。且下硅襯底中的波導的厚度在1至2微米的量級。換言之，光部件相對于其總體尺寸而言非常靠近表面，且其在豎直尺寸上比上覆的CMOS器件大幾個量級。
還應注意，如上所述，存在不同的可用襯底，且合適的晶體管和阱構造取決于使用了哪種襯底。例如，完全耗盡型SOI在絕緣層的頂部上具有僅15nm的硅，就是說，即使其可以實用，阱的構造也非常淺。然后，存在通過層轉移或通過epi層生長而產生的部分耗盡型SOI、epi襯底、光學就緒epi晶片。此外，例如使用不同的柵極長度和/或柵極氧化物厚度，可以在一個管芯或襯底上制造數(shù)種類型的晶體管。
圖8A-I圖示了用于將一種類型的光檢測器向下制造在下硅中的SiGe波導1000的水平處的步驟。這些圖示出了在與紙面垂直方向上延伸的光波導的端視圖。在此情況下，正被制造的光檢測器是SiGe超晶格光檢測器，其被稍后暴露于低至850℃的溫度時特別容易受損。
在準備制造這些檢測器時為了保護在此點之前已經(jīng)制造的CMOS器件，首先在晶片表面上沉積犧牲氧化物或氮化物層或其他材料疊層1010(見圖8A)。接著，將一層光刻膠1020沉積在晶片表面1010上并圖案化，以在將制造光檢測器處的位置之上界定開口(見圖8B)。然后，通過刻蝕除去所暴露的氧化層和下硅來形成溝槽1030(見圖8C)。該刻蝕被定時以挖掘出溝槽1030，其深度至少延伸到光波導1000的底部1035(見圖8B)。在制造了溝槽1030之后，光刻膠層1020被剝離，且晶片準備好在溝槽中制造光檢測器(見圖8D)。
SiGe超晶格檢測器由硅和SiGe的交替薄層構成。超晶格的基本結構塊是在硅層的頂部上生長的SiGe層。因為這兩種材料具有稍稍不同的晶格常數(shù)，所以在SiGe層中將存在改變其帶結構的引入應力使其吸收1200-1300nm的光。SiGe層在Ge比例至少約為60％的情況下保持足夠薄(例如約6nm)，以維持該應力而不松弛。硅層約29nm厚。此基本兩層結構塊重復約20次以產生約1微米高的疊層。在所述實施例中，使用外延工藝來生長這些層，在整個工藝中改變所供給氣體的成分以沉積各個層(見圖8E)。
硅和SiGe的多層1040沉積在晶片的整個表面之上并向下延伸到已經(jīng)形成的溝槽中。多層1040的第一層1041是將在成品器件中充當對檢測器結構的背接觸(back contact)的p型層。接著形成在初始p型層上的層的順序是硅和SiGe的交替層以形成超晶格結構。在已經(jīng)沉積了足夠多層硅和SiGe之后，沉積最終的n型層1042以填充溝槽的剩余部分。然后，使用CMP去除所沉積的氧化硅以及位于先前形成在晶片表面上的偽氧化層之上的硅和SiGe的層。當達到偽氧化層時，產生平面化表面的CMP被中止(見圖8F)。(可選地，SiGe可以選擇性地沉積在溝槽的區(qū)域中而極少或不沉積在犧牲層上。)這留下了在兩個區(qū)域1050a(檢測器每側有一個)中暴露的p型層1041。在這些暴露區(qū)域1050a處將接著形成對檢測器背側的接觸。
為形成對區(qū)域1050a的p型接觸，光刻膠1060的圖案化層形成在晶片表面之上，并在區(qū)域1050a處界定開口。然后，將p型摻雜劑(例如硼)植入到區(qū)域1050a中(見圖8G)。在此第一植入之后，去除光刻膠層1060，并涂覆第二層光刻膠以準備在溝槽中心的n型區(qū)域內形成n型接觸1050b。為形成n型接觸區(qū)域1050b，光刻膠層1066被圖案化以在區(qū)域1050b處界定開口。然后，將n型摻雜劑(例如砷)植入到區(qū)域1050b中(見圖8H)。最后，去除此第二層光刻膠1066。為將植入的摻雜劑更深地驅入到對應的接觸區(qū)域中，在約650℃的溫度下進行退火。
注意，此相同的工藝或類似的工藝可以用于制造利用較窄帶隙的其他類型檢測器，諸如SiGe合金或雜質吸收檢測器，這在2004年5月28日遞交的題為“Impurity-Based Waveguide Detector System”的U.S.S.N.10/856,127中描述，其整個內容通過引用被結合于此。此外在此時，其他設計的檢測器也可以集成到襯底中，包括例如肖特基檢測器、純Ge檢測器和基于雜質的檢測器。
在作為硅化階段的下一個階段之前，從晶片表面去除偽氧化物，從而暴露出先前制造的CMOS結構。
參考圖9，硅化階段使用公知工藝用于制造對柵極、漏極和源極的歐姆接觸。通過在CMOS器件的柵極柱以及源極和漏極的頂部上沉積鈦、鈷、鉑或鎳來形成硅化物(見圖9的區(qū)域960和962)。在硅化鈷工藝中，通過等離子體汽相沉積(例如濺射)將鈷沉積到晶片的表面上。然后，在RTP系統(tǒng)內將晶片在形成氣體的氣氛中迅速地加熱到約450℃；濕法刻蝕晶片以去除別處不需要的膜；并最后，在800℃下將晶片暴露于第二RTP。這就在接觸區(qū)域中產生了CoSi2。
FEOL工藝的最終階段(即W塞階段)涉及形成鎢塞，所述鎢塞將在CMOS器件與稍后將在生產線后端(BEOL)階段形成在這些器件之上的金屬化部分之間提供電連接。
參考圖10A-G，在W塞階段的開始，將薄的刻蝕阻擋層1210沉積到晶片表面上(見圖10A)。接著，將較厚的一層摻雜氧化硅1220沉積在刻蝕阻擋層1210的頂部上(見圖10B)。使用CVD反應器沉積摻雜氧化硅1220，且所沉積的材料通常是BSG或BPSG。接著使用CMP將晶片平面化(見圖10C)，并將圖案化的光刻膠層形成在平面化的表面上。光刻膠層中的開口界定了用于下至CMOS器件中硅化物接觸區(qū)域的接觸孔的期望位置，且鎢塞將稍后形成在其中。接觸孔接著被刻蝕通過氧化硅并向下到刻蝕阻擋層1210(見圖10D)。然后，使用不同的刻蝕，形成通過刻蝕阻擋層到硅化區(qū)域的開口(見圖10E)。現(xiàn)在接觸孔完全形成了，將一薄層諸如鈦或氮化鈦1260之類的隔離金屬1260沉積到晶片表面上并沉積到接觸孔中。然后，使用CVD反應器，用鎢填充孔(見圖10F)。最后，使用CMP將晶片頂部上的鎢和隔離層材料去除，只留下接觸孔中的鎢塞(見圖10G)。
下一個階段是生產線后端階段，在此期間在襯底的頂部上形成金屬化部分(通常為多層金屬化部分)，并將器件互連。
用于確定檢測器制造工藝在用于集成電路的總體制造工藝中的合適布置的更一般的標準稱作“熱預算(thermal budget)”。工藝步驟的熱預算是在不損壞所制造結構的情況下，對給定的工藝步驟可施加的溫度對時間的允許累積序列。每個相繼的工藝步驟將需要在一定時間內施加一定溫度，并影響先前工藝的熱預算。在提供合適序列中和用于確定序列順序的方法中的問題與工藝的熱預算相關。一般通過對每個相繼的步驟首先處理具有最高熱預算(最高的溫度對時間的容許量)的步驟，然后處理具有較低熱預算的步驟，來確定工藝順序。這樣，可以在沒有一個工藝會損壞先前制造的結構的情況下實現(xiàn)整個工藝序列。
在任何給定的工藝階段期間消耗的熱預算部分由在給定溫度下處理晶片的具體時間量來確定(不一定是溫度和時間的乘積)。例如，摻雜擴散工藝將允許摻雜物擴散這樣的距離，該距離隨溫度增加而成指數(shù)增長，但僅隨時間的平方根增長。溫度和該溫度下的時間兩者都影響該工藝，且兩者都必須考慮其效果。一般而言，溫度是主要的效果，但對于某些工藝，足夠長時間的低溫處理可能比短時間的高溫處理具有更大的效果。不過，類似于材料在給定應力下的相態(tài)改變(融化或凝固)的一些工藝幾乎完全由溫度決定，并且一旦達到溫度熔化將發(fā)生得非?？臁?br> 對于半導體制造工藝，通常存在約束可使用的工藝溫度和時間的相關熱預算。各個器件也具有若要實現(xiàn)所期望的器件性能就不能超出的相關熱預算。上述的光檢測器的制造被安排在整個電路制造工藝內，使得對光檢測器的熱預算不被將用于完成集成電路制造的接下來的工藝所超出。
其他實施例在所附權利要求的范圍內。
權利要求
1.一種制造光檢測器的方法，所述方法包括提供襯底，所述襯底包括形成在其中的光波導并具有用于在其上制造微電子電路的表面；在所述襯底的所述表面上制造所述微電子電路，所述制造步驟涉及多個相繼的工藝階段；在所述多個相繼的工藝階段中選定的一個已經(jīng)發(fā)生之后，并在所述多個工藝階段中所述選定的一個之后的下一個工藝階段開始之前，在所述光波導內制造光檢測器；以及在所述波導中制造所述光檢測器之后，完成用于制造所述微電子電路的所述多個相繼的工藝階段。
2.如權利要求1所述的方法，其中所述光檢測器具有與其相關的熱預算，且其中選擇所述選定的工藝階段以使得在制造所述光檢測器之后完成所述多個相繼的工藝階段時不超過所述光檢測器的所述熱預算。
3.如權利要求1所述的方法，其中正被制造的所述微電子電路具有與其相關的熱預算，且其中選擇所述選定的工藝階段以使得制造所述光檢測器時不超過用于正被制造的所述微電子電路的所述熱預算。
4.如權利要求1所述的方法，其中選擇所述選定的工藝階段以使得在制造所述光檢測器之后完成所述多個相繼的工藝階段時不損壞所述光檢測器。
5.如權利要求1所述的方法，其中選擇所述選定的工藝階段以使得制造所述光檢測器時不損壞正被制造的所述微電子電路。
6.如權利要求1所述的方法，其中制造所述光檢測器的步驟涉及采用最高的工藝溫度T(1)max，且其中所述選定的工藝階段被選擇為所述多個工藝階段中的一個，在所述選定的工藝階段期間將所述襯底暴露于所述工藝溫度T(1)max將不會損壞在所述襯底上正被制造的所述微電子電路，并且在所述選定的工藝階段后將所述襯底暴露于工藝溫度T(1)max將損壞在所述襯底上正被制造的所述微電子電路。
7.如權利要求1所述的方法，其中高于T(1)max的工藝溫度將損壞所述光檢測器，且其中所述選定的工藝階段被選擇為所述多個工藝階段中的一個，在所述選定的工藝階段后所述襯底將暴露于不高于T(1)max的工藝溫度。
8.如權利要求1所述的方法，其中制造所述微電子電路的步驟與互補金屬氧化物半導體制造技術一致。
9.如權利要求8所述的方法，其中所述多個相繼的工藝階段包括硅化階段，且其中所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。
10.如權利要求8所述的方法，其中所述多個相繼的工藝階段包括熱處理以使摻雜劑在互補金屬氧化物半導體器件的漏極和源極中擴散，且其中所述工藝階段中所述選定的一個是所述熱處理階段。
11.如權利要求10所述的方法，其中所述多個相繼的工藝階段包括硅化階段，且其中所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。
12.一種制造光檢測器的方法，所述方法包括提供襯底，所述襯底包括形成在其中的光波導并具有用于在其上制造微電子電路的表面；根據(jù)互補金屬氧化物半導體制造工藝，在所述襯底上制造所述微電子電路，所述互補金屬氧化物半導體制造工藝包括多個相繼的工藝階段；在所述多個相繼的工藝階段中選定的一個已經(jīng)發(fā)生之后，并在所述多個工藝階段中所述選定的一個之后的下一個工藝階段開始之前，在所述光波導內制造光檢測器；以及在所述波導中制造所述光檢測器之后，完成用于制造所述微電子電路的所述多個相繼的工藝階段。
13.如權利要求12所述的方法，其中所述多個相繼的工藝階段包括硅化階段，且其中所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。
14.如權利要求12所述的方法，其中所述多個相繼的工藝階段包括熱處理以使摻雜劑在互補金屬氧化物半導體器件的漏極和源極中擴散，且其中所述工藝階段中所述選定的一個是所述熱處理階段。
15.如權利要求14所述的方法，其中所述多個相繼的工藝階段包括硅化階段，且其中所述工藝階段中所述選定的一個發(fā)生在所述硅化階段之前。
全文摘要
一種制造光檢測器的方法，所述方法包括提供襯底，所述襯底包括形成在其中的光波導并具有用于在其上制造微電子電路的表面，所述制造步驟涉及多個相繼的工藝階段；在多個相繼的工藝階段中選定的一個已經(jīng)發(fā)生之后，并在多個工藝階段中選定的一個之后的下一個工藝階段開始之前，在光波導內制造光檢測器；以及在波導中制造光檢測器之后，完成用于制造微電子電路的多個相繼的工藝階段。
文檔編號H01L21/4763GK1947042SQ200480027425
公開日2007年4月11日 申請日期2004年7月22日 優(yōu)先權日2003年7月23日
發(fā)明者和田由一, 弗朗西斯科·A·利昂 申請人:應用材料公司